JP5333291B2 - 半導体回路の試験方法及び試験装置 - Google Patents
半導体回路の試験方法及び試験装置 Download PDFInfo
- Publication number
- JP5333291B2 JP5333291B2 JP2010044278A JP2010044278A JP5333291B2 JP 5333291 B2 JP5333291 B2 JP 5333291B2 JP 2010044278 A JP2010044278 A JP 2010044278A JP 2010044278 A JP2010044278 A JP 2010044278A JP 5333291 B2 JP5333291 B2 JP 5333291B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor chip
- probe card
- conductive adhesive
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
第1の実施の形態について説明する。本実施の形態は、半導体チップに形成された半導体回路の試験方法及び試験装置である。
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態とは異なる半導体チップに形成された半導体回路の試験方法である。
(付記1)
常温では固体であって第1の温度で溶融し第2の温度で揮発する有機材料に、導電性フィラを練入することにより作製された導電性接着剤を、前記第1の温度以上で加熱した状態で、半導体チップの電極端子の表面に付着させる導電性接着剤付着工程と、
前記導電性接着剤の温度が前記第1の温度以下となることにより、前記半導体チップの電極端子が、前記導電性接着剤を介し対応するプローブカードの電極端子と電気的に接続されるように固定する半導体チップ接続工程と、
前記半導体チップが前記プローブカードに電気的に接続されているものについて、前記半導体チップにおける半導体回路の試験を行う試験工程と、
前記半導体チップが前記プローブカードに電気的に接続されているものを第2の温度以上に加熱し、前記有機材料を揮発させることにより前記プローブカードより前記半導体チップを取外す半導体チップ取外工程と、
を有することを特徴とする半導体回路の試験方法。
(付記2)
前記半導体チップ取外工程の後、前記プローブカードに付着している前記導電性接着剤に含まれていた前記導電性フィラを除去するための洗浄工程を有することを特徴とする付記1に記載の半導体回路の試験方法。
(付記3)
常温では固体であって第1の温度で溶融する有機材料に、導電性フィラを練入することにより作製された導電性接着剤を、前記第1の温度以上で加熱した状態で、半導体チップの電極端子の表面に付着させる導電性接着剤付着工程と、
前記導電性接着剤の温度が前記第1の温度以下となることにより、前記半導体チップの電極端子が、前記導電性接着剤を介し対応するプローブカードの電極端子と電気的に接続されるように固定する半導体チップ接続工程と、
前記半導体チップが前記プローブカードに電気的に接続されているものについて、前記半導体チップにおける半導体回路の試験を行う試験工程と、
前記半導体チップが前記プローブカードに電気的に接続されているものを有機溶剤に浸漬させることにより、前記プローブカードより前記半導体チップを剥離し取外す有機溶剤浸漬工程と、
を有することを特徴とする半導体回路の試験方法。
(付記4)
前記導電性フィラは、金、銀、金合金の金属微粒子であって、前記金属微粒子の粒径は、0.1μmから0.5μmであることを特徴とする付記1から3のいずれかに記載の半導体回路の試験方法。
(付記5)
前記試験工程は、前記半導体チップの良否または前記半導体チップが所定の周波数で動作するか否かの検査であることを特徴とする付記1から4のいずれかに記載の半導体回路の試験方法。
(付記6)
前記半導体チップ接続工程の後、前記試験工程の前に、前記第1の温度より低く常温よりも高い第3の温度で溶融する絶縁性樹脂を、前記半導体チップと前記プローブカードとの間に液体の状態で供給し、前記絶縁性樹脂の温度が第3の温度以下となることにより、前記半導体チップと前記プローブカードとを固定する絶縁性樹脂固定化工程を有することを特徴とする付記1から5のいずれかに記載の半導体回路の試験方法。
(付記7)
前記導電性接着剤付着工程の前に、前記半導体チップの背面から電極端子の先端までの厚さを均一にする半導体チップ加工工程と、
前記半導体チップ接続工程の後、前記試験工程の前に、前記半導体チップの背面に背面板を設け、前記背面板により前記半導体チップが押さえつけられるように前記プローブカードに固定される背面板固定工程と、
前記試験工程の後、前記背面板を前記プローブカードより取外す背面板取外工程と、
を有することを特徴とする付記1から5のいずれかに記載の半導体回路の試験方法。
(付記8)
前記半導体チップ加工工程は、前記半導体チップの背面を基準として、前記電極端子の先端の高さを揃えることを特徴とする付記7に記載の半導体回路の試験方法。
(付記9)
前記背面板固定工程の後、前記試験工程の前に、前記第1の温度より低く常温よりも高い第3の温度で溶融する絶縁性樹脂を、前記半導体チップと前記プローブカードとの間に液体の状態で供給し、前記絶縁性樹脂の温度が第3の温度以下となることにより、前記半導体チップと前記プローブカードとを固定する絶縁性樹脂固定化工程を有することを特徴とする付記7または8に記載の半導体回路の試験方法。
(付記10)
半導体チップ接続工程において、前記プローブカードに取り付けられる前記半導体チップは複数であることを特徴とする付記1から9のいずれかに記載の半導体回路の試験方法。
(付記11)
半導体チップ接続工程において、前記プローブカードに取り付けられる前記半導体チップは複数であって、
前記半導体チップ加工工程において、すべての前記半導体チップの背面から電極端子の先端までの厚さを均一にすることを特徴とする付記7から9のいずれかに記載の半導体回路の試験方法。
(付記12)
前記試験工程において、不良と判断された半導体チップ及び前記所定の周波数では動作しないものと判断された半導体チップは、前記半導体チップ取外工程または前記有機溶剤浸漬工程の後、他の半導体チップと交換し、再度前記半導体回路の試験方法を行うものであることを特徴とする付記10または11に記載の半導体回路の試験方法。
(付記13)
前記半導体回路の試験方法は繰り返し行われるものであることを特徴とする付記12に記載の半導体回路の試験方法。
(付記14)
前記試験工程における試験の結果に基づき、複数の前記半導体チップを一つのセットとし、前記セットを動作周波数ごとに分類することを特徴とする付記10から13のいずれかに記載の半導体回路の試験方法。
(付記15)
前記試験工程は、所定の温度により行われるものであって、
前記第1の温度、または前記第1の温度及び前記第3の温度は、前記所定の温度よりも高い温度であることを特徴とする付記1から14のいずれかに記載の半導体回路の試験方法。
(付記16)
半導体チップに形成された半導体回路を試験するためのプローブカードと、
前記プローブカードの一方の面における電極端子と、対応する前記半導体チップの電極端子とを電気的に接続する、常温では固体であって第1の温度で溶融する有機材料に、導電性フィラを練入することにより作製された導電性接着剤と、
前記プローブカードの他方の面における電極端子と、電気的に接続するための複数のコンタクトピンを有する中継コンタクトと、
を有することを特徴とする半導体回路の試験装置。
(付記17)
前記導電性フィラは、金、銀、金合金の金属微粒子であって、前記金属微粒子の粒径は、0.1μmから0.5μmであることを特徴とする付記16に記載の半導体回路の試験装置。
(付記18)
前記プローブカードの一方の面には、
前記半導体チップの背面に設置された背面板と、
前記半導体チップを前記プローブカード側に前記背面板により押さえつけるように固定する固定部材と、
を有することを特徴とする付記16または17に記載の半導体回路の試験装置。
(付記19)
前記半導体チップと前記プローブカードの間には、前記半導体チップと前記プローブカードとを固定するための前記第1の温度より低く常温よりも高い第3の温度で溶融する絶縁性樹脂が設けられていることを特徴とする付記16から18のいずれかに記載の半導体回路の試験装置。
(付記20)
前記試験工程は、所定の温度により行われるものであって、
前記第1の温度、または前記第1の温度及び前記第3の温度は、前記所定の温度よりも高い温度であることを特徴とする付記16から19のいずれかに記載の半導体回路の試験装置。
11 電極端子
20 導電性接着剤
20a 導電性フィラ
21 平板
30 プローブカード
31 電極端子
32 電極端子
40 絶縁性樹脂
41 有機溶剤
50 中継コンタクト
51 コンタクトピン
51a 筒状部
51b 上部端子部
51c 下部端子部
51d バネ部
60 パフォーマンスボード
61 スティフナー
62 テストヘッド
63 接続ケーブル
70 プローバ
71 テスタ
Claims (6)
- 常温では固体であって第1の温度で溶融し第2の温度で揮発する有機材料に、導電性フィラを練入することにより作製された導電性接着剤を、前記第1の温度以上で加熱した状態で、半導体チップの電極端子の表面に付着させる導電性接着剤付着工程と、
前記導電性接着剤の温度が前記第1の温度以下となることにより、前記半導体チップの電極端子が、前記導電性接着剤を介し対応するプローブカードの電極端子と電気的に接続されるように固定する半導体チップ接続工程と、
前記半導体チップが前記プローブカードに電気的に接続されているものについて、前記半導体チップにおける半導体回路の試験を行う試験工程と、
前記半導体チップが前記プローブカードに電気的に接続されているものを第2の温度以上に加熱し、前記有機材料を揮発させることにより前記プローブカードより前記半導体チップを取外す半導体チップ取外工程と、
を有することを特徴とする半導体回路の試験方法。 - 前記半導体チップ取外工程の後、前記プローブカードに付着している前記導電性接着剤に含まれていた前記導電性フィラを除去するための洗浄工程を有することを特徴とする請求項1に記載の半導体回路の試験方法。
- 常温では固体であって第1の温度で溶融する有機材料に、導電性フィラを練入することにより作製された導電性接着剤を、前記第1の温度以上で加熱した状態で、半導体チップの電極端子の表面に付着させる導電性接着剤付着工程と、
前記導電性接着剤の温度が前記第1の温度以下となることにより、前記半導体チップの電極端子が、前記導電性接着剤を介し対応するプローブカードの電極端子と電気的に接続されるように固定する半導体チップ接続工程と、
前記半導体チップが前記プローブカードに電気的に接続されているものについて、前記半導体チップにおける半導体回路の試験を行う試験工程と、
前記半導体チップが前記プローブカードに電気的に接続されているものを有機溶剤に浸漬させることにより、前記プローブカードより前記半導体チップを剥離し取外す有機溶剤浸漬工程と、
を有することを特徴とする半導体回路の試験方法。 - 前記半導体チップ接続工程の後、前記試験工程の前に、前記第1の温度より低く常温よりも高い第3の温度で溶融する絶縁性樹脂を、前記半導体チップと前記プローブカードとの間に液体の状態で供給し、前記絶縁性樹脂の温度が第3の温度以下となることにより、前記半導体チップと前記プローブカードとを固定する絶縁性樹脂固定化工程を有することを特徴とする請求項1から3のいずれかに記載の半導体回路の試験方法。
- 前記導電性接着剤付着工程の前に、前記半導体チップの背面から電極端子の先端までの厚さを均一にする半導体チップ加工工程と、
前記半導体チップ接続工程の後、前記試験工程の前に、前記半導体チップの背面に背面板を設け、前記背面板により前記半導体チップが押さえつけられるように前記プローブカードに固定される背面板固定工程と、
前記試験工程の後、前記背面板を前記プローブカードより取外す背面板取外工程と、
を有することを特徴とする請求項1から3のいずれかに記載の半導体回路の試験方法。 - 前記背面板固定工程の後、前記試験工程の前に、前記第1の温度より低く常温よりも高い第3の温度で溶融する絶縁性樹脂を、前記半導体チップと前記プローブカードとの間に液体の状態で供給し、前記絶縁性樹脂の温度が第3の温度以下となることにより、前記半導体チップと前記プローブカードとを固定する絶縁性樹脂固定化工程を有することを特徴とする請求項5に記載の半導体回路の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010044278A JP5333291B2 (ja) | 2010-03-01 | 2010-03-01 | 半導体回路の試験方法及び試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010044278A JP5333291B2 (ja) | 2010-03-01 | 2010-03-01 | 半導体回路の試験方法及び試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011179958A JP2011179958A (ja) | 2011-09-15 |
JP5333291B2 true JP5333291B2 (ja) | 2013-11-06 |
Family
ID=44691611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010044278A Expired - Fee Related JP5333291B2 (ja) | 2010-03-01 | 2010-03-01 | 半導体回路の試験方法及び試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5333291B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117554779B (zh) * | 2023-11-14 | 2024-06-07 | 苏州微飞半导体有限公司 | 一种金属丝垂直导电胶acs测试设备及其使用方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63289824A (ja) * | 1987-05-21 | 1988-11-28 | Fuji Electric Co Ltd | 集積回路装置の実装方法 |
JP2574369B2 (ja) * | 1988-03-07 | 1997-01-22 | 松下電器産業株式会社 | 半導体チップの実装体およびその実装方法 |
JP2699726B2 (ja) * | 1991-11-15 | 1998-01-19 | 松下電器産業株式会社 | 半導体装置の実装方法 |
JP3720887B2 (ja) * | 1994-11-18 | 2005-11-30 | 富士通株式会社 | 接触子装置 |
JP3260253B2 (ja) * | 1995-01-06 | 2002-02-25 | 松下電器産業株式会社 | 半導体装置の検査方法と検査用導電性接着剤 |
JPH09197007A (ja) * | 1995-12-29 | 1997-07-31 | Texas Instr Inc <Ti> | 半導体ダイを仮パッケージする方法 |
JPH09283555A (ja) * | 1996-04-16 | 1997-10-31 | Toshiba Corp | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ |
JPH1022342A (ja) * | 1996-07-08 | 1998-01-23 | Sony Corp | 半導体装置の製造方法 |
JP2001015227A (ja) * | 1999-06-30 | 2001-01-19 | Matsushita Electronics Industry Corp | 半導体装置の検査装置 |
JP2003297877A (ja) * | 2003-03-06 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 電子部品の実装体 |
JP2006032632A (ja) * | 2004-07-15 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 実装構造およびその製造方法 |
-
2010
- 2010-03-01 JP JP2010044278A patent/JP5333291B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011179958A (ja) | 2011-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5576630A (en) | Probe structure for measuring electric characteristics of a semiconductor element | |
KR100838434B1 (ko) | 프로브 카드 | |
TW300373B (ja) | ||
US7637007B2 (en) | Approach for fabricating cantilever probes for probe card assemblies | |
JP5918205B2 (ja) | 試験装置及びその試験方法 | |
JP3052074B2 (ja) | 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法 | |
JP5333291B2 (ja) | 半導体回路の試験方法及び試験装置 | |
US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
JP6155725B2 (ja) | 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法 | |
JP2009536735A (ja) | エアブリッジ構造体ならびにエアブリッジ構造体の作製方法および使用方法 | |
US7566575B2 (en) | Mounting circuit and method for producing semiconductor-chip-mounting circuit | |
JPH05267393A (ja) | 半導体装置及びその製造方法 | |
JP5859834B2 (ja) | プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法 | |
JP6333225B2 (ja) | プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法 | |
WO2004019668A1 (ja) | ホール形成基板及びその製造方法並びにウェハ一括コンタクトボード | |
JP2009276090A (ja) | インターポーザを備えたプローブカード | |
JP2002151558A (ja) | 半導体検査装置の製造方法および半導体検査装置、ならびに半導体装置の検査方法 | |
JPH0763787A (ja) | プローブ構造 | |
JP2013007603A (ja) | 半導体装置の製造方法 | |
Lorenz et al. | Reliability characterization of blind-hole vias for a System-in-Foil | |
JP4246558B2 (ja) | プローブ用配線基板及び半導体素子の製造方法 | |
JPH0763786A (ja) | プローブ構造 | |
JP3741222B2 (ja) | 半導体集積回路装置の製造方法 | |
WO2007066643A1 (ja) | プローブピン、プローブカード及びプローブ装置 | |
JP6451206B2 (ja) | プローブ針、プローブカード、プローブ針の製造方法及びプローブ針の再生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
LAPS | Cancellation because of no payment of annual fees |