CN111366756B - 一种芯片引脚夹具及芯片引脚夹具阵列 - Google Patents

一种芯片引脚夹具及芯片引脚夹具阵列 Download PDF

Info

Publication number
CN111366756B
CN111366756B CN202010141730.9A CN202010141730A CN111366756B CN 111366756 B CN111366756 B CN 111366756B CN 202010141730 A CN202010141730 A CN 202010141730A CN 111366756 B CN111366756 B CN 111366756B
Authority
CN
China
Prior art keywords
chip pin
chip
groove
array
elastic sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010141730.9A
Other languages
English (en)
Other versions
CN111366756A (zh
Inventor
王博赟
杨龚轶凡
郑瀚寻
闯小明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhonghao Xinying Hangzhou Technology Co ltd
Original Assignee
Zhonghao Xinying Hangzhou Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhonghao Xinying Hangzhou Technology Co ltd filed Critical Zhonghao Xinying Hangzhou Technology Co ltd
Priority to CN202010141730.9A priority Critical patent/CN111366756B/zh
Publication of CN111366756A publication Critical patent/CN111366756A/zh
Application granted granted Critical
Publication of CN111366756B publication Critical patent/CN111366756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425Test clips, e.g. for IC's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供了一种芯片引脚夹具及芯片引脚夹具阵列,芯片引脚夹具包括绝缘壳体和导电弹片,基于壳体的结构,芯片引脚夹具可以稳定可靠的夹持于芯片引脚上,此时弹片的触点部与芯片引脚接触实现导通,并通过弹片的转接部与外部设备连接,由此实现芯片引脚的检测或者外部信号输入。此外,本发明提供的芯片引脚夹具阵列可以覆盖引脚数量各异的芯片检测需求,高效便捷的实现多引脚的测量及信号输入。

Description

一种芯片引脚夹具及芯片引脚夹具阵列
技术领域
本发明涉及集成电路领域,具体涉及一种芯片引脚夹具及芯片引脚夹具阵列。
背景技术
电路板是电子产品中不可或缺的基础电路元件之一,目前已被广泛应用于工业控制、人工智能等各个领域。为保证电路板稳定运转,需要对焊接在电路板中的芯片进行检测,也即是需要对芯片引脚的实际工况进行检测或监控。
检测芯片引脚常用的技术手段包括使用万用表、示波器等诊断工具对芯片引脚进行直接诊断。采用万用表检测已经焊接于电路板的芯片引脚,由于定位困难,容易对电路板或芯片引脚造成不可逆的物理损伤,同时,万用表无法诊断模拟电路瞬态响应,使用场景十分有限;示波器等并联接入电路的诊断工具自由度十分有限,无法同时检测多引脚,并且每次更换检测的目标引脚时,需要重新接线,效率低下。若使用转接板进行多引脚检测,则需要针对不同引脚数量或结构的芯片定制多套不同的转接板,成本高昂,且转接板在多次复用之后,其内的导电部件容易产生随机阻抗,造成诊断误差。
发明内容
针对上述问题,本发明第一方面的目的在于提供一种芯片引脚夹具,用于辅助外部设备与芯片引脚连接,以灵活便捷地满足芯片引脚检测需求。同时,还可以使用该夹具外接输入设备或信号发生设备,实时向芯片引脚发送输入数据,对电路进行实时操作。此外,该夹具的制造成本低廉,可作为消耗品使用,从而保证高精度检测或输入。
本发明提供的芯片引脚夹具用于辅助外部设备与芯片引脚相连,该芯片引脚夹具包括绝缘的壳体和导电的弹片。壳体包括柱体,柱体包括第一侧平面,在第一侧平面上设有第一凹槽,第一凹槽沿柱体的轴向方向延伸至壳体的底面,第一凹槽中部的深度大于第一凹槽上部及第一凹槽下部的深度。第一凹槽的左侧面和/或右侧面设置有凸起,凸起沿柱体的轴向方向延伸,凸起与第一凹槽的上侧面之间具有第一间隙,凸起与第一凹槽下部的底面之间具有第二间隙,第一间隙和第二间隙均不小于待测芯片的引脚厚度,芯片引脚夹具通过第一间隙和第二间隙夹持芯片引脚。壳体的顶面设有第二凹槽。壳体还包括通孔,通孔贯通第一凹槽的上侧面和第二凹槽的底面。
弹片与上述通孔的内壁紧靠,弹片延伸至第一凹槽中部形成触点部,触点部与凸起的最短距离不大于芯片引脚的厚度,触点部用于与芯片引脚接触。弹片还延伸至第二凹槽形成转接部,转接部通过第二凹槽暴露于壳体外,转接部用于连接外部设备。
本发明通过凸起、第一间隙以及第二间隙可以稳定可靠的固定芯片引脚,使芯片引脚夹具夹持于芯片引脚上。同时,当芯片引脚夹具夹持于芯片引脚时,弹片的触点部与芯片引脚接触实现导通,并通过暴露于第二凹槽的转接部,连接外部设备,即可实现引脚检测或外部信号输入。第一凹槽中部深度大于第一凹槽上部及下部深度的设计,可以保证位于第一凹槽中部的触点部在于芯片引脚接触发生弹性形变时,可以避免与第一凹槽的中部底面接触,从而减少触点部不必要的受力,以保证弹片的使用寿命。
优选的,上述通孔紧贴第一凹槽上部的底面,第一凹槽上部的底面包括曲面。当芯片引脚夹具夹持于芯片引脚上,且触点部与芯片引脚发生接触实现导通时,弹片将发生弹性形变,将通孔紧贴第一凹槽上部的底面,并将第一凹槽上部的底面设计为曲面,能够让弹片在发生弹性形变时与第一凹槽上部的底面相切,确保弹片上没有应力集中点,以保证弹片的使用寿命。同时,第一凹槽上部的底面曲率也限制了弹片在弹性形变过程中弯曲的最大曲率,确保弹片始终处于弹性形变的范围内。
优选的,弹片触点部远离第一凹槽底面的一侧包括曲面。当芯片引脚夹具夹持于芯片引脚上时,触点部直接与芯片引脚接触,曲面与芯片引脚以相切的方式接触时,可以大幅度降低触点部对于芯片引脚的物理损伤。同时,也避免了芯片引脚出现应力集中点,确保芯片引脚的使用寿命。
本发明第二方面的目的在于提供一种芯片引脚夹具阵列,用于辅助外部设备与多个芯片引脚连接,以高效便捷地满足多样化的芯片引脚检测需求,同时,还可以使用该芯片引脚夹具阵列外接输入设备或信号发生设备,实时向多个芯片引脚发送输入数据,对电路进行实时操作。此外,该芯片引脚夹具阵列的制造成本低廉,可作为消耗品使用,从而保证高精度检测或输入。
为实现上述目的,本发明提供一种芯片引脚夹具阵列。该芯片引脚夹具阵列由多个上述第一方面所述的芯片引脚夹具耦合而成。其中,芯片引脚夹具的顶面位于同一平面内且耦合成芯片引脚夹具阵列的顶面,芯片引脚夹具的第一侧平面位于同一平面内且耦合成芯片引脚夹具阵列的侧面。
耦合而成的芯片引脚夹具阵列可夹持芯片上的多个引脚,并可以根据实际需要,分别采用不同的外接设备对各个芯片引脚进行操作。例如,可以同时对多个引脚进行检测,相较于现有技术对芯片引脚进行逐个检测的技术方案,具有更高的检测效率。或者,可以通过输入设备或信号发生设备对某几个引脚进行信号输入,同时检测其它引脚的输出,实现芯片多样化的测试需求。
优选的,上述芯片引脚夹具阵列的侧面设有剪切导槽,剪切导槽沿芯片引脚夹具的轴向方向延伸。通过剪切导槽,在实际使用的过程中可根据实际需要,灵活的从芯片引脚夹具阵列中截取目标片段,以满足引脚数量各异的芯片检测需求。
更为优选的,剪切导槽包括第一剪切导槽,第一剪切导槽位于芯片引脚夹具阵列侧面的芯片引脚夹具耦合处。通过第一剪切导槽,可以准确地从芯片引脚夹具阵列中截取包含目标数量的芯片引脚夹具,以最大化芯片引脚夹具阵列的利用率。
更为优选的,剪切导槽包括第二剪切导槽,第二剪切导槽位于芯片引脚夹具第一侧平面的中部。通过第二剪切导槽,可以从芯片引脚夹具阵列中截取出一段两端均为半个芯片引脚夹具的片段,该片段两端的半个芯片引脚夹具可以夹持于芯片引脚,起到加紧的作用。与单个芯片引脚夹具或者完整的芯片引脚夹具阵列相比,这种带有半个芯片引脚夹具的固定更加稳定。
更为优选的,上述剪切导槽为V型槽。V型槽的受力比较集中,可以提供良好的应力集中点,使剪切更为方便。
更为优选的,芯片引脚夹具阵列的壳体部分为一体成型。一体成型的工艺可以大幅度的简化工艺流程,降低加工成本。同时,由于本发明提供的芯片引脚夹具阵列可灵活剪切为单个的芯片引脚夹具或包含一定芯片引脚夹具数量的芯片引脚夹具阵列,因此,仅需生产制造足够长度的芯片引脚夹具阵列,即可满足多样化的使用需求。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种芯片引脚夹具100的结构示意图;
图2是本发明实施例提供的一种壳体210的结构示意图;
图3是本发明实施例提供的一种弹片320的结构示意图;
图4是本发明实施例提供的一种芯片引脚夹具400的剖面示意图;
图5是本发明实施例提供的一种芯片引脚夹具的工况示意图;
图6是本发明实施例提供的另一种芯片引脚夹具的工况示意图;
图7是本发明实施例提供的一种芯片引脚夹具夹持于芯片引脚的剖面示意图;
图8是本发明实施例提供的一种芯片引脚夹具阵列800的结构示意图;
图9是本发明实施例提供的一种芯片引脚夹具阵列的工况示意图;
图10是本发明实施例提供的另一种芯片引脚夹具阵列的工况示意图;
图11是本发明实施例提供的一种芯片引脚夹具阵列1100的结构示意图;
图12是本发明实施例提供的一种芯片引脚夹具阵列的工况示意图;
图13是本发明实施例提供的另一种芯片引脚夹具阵列的工况示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及所述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。术语“上”、“下”、“左”、“右”、“顶面”、“底面”仅是表示相对位置关系,而不是具体的空间限定。术语“至少一个”的含义是一个或一个以上,术语“多个”的含义是两个或两个以上,除非另有明确具体的限定。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。需要说明的是,当一个元件被称作与另一个或多个元件“耦合”、“连接”时,它可以是一个元件直接连接到另一个或多个元件,也可以是间接连接至该另一个或多个元件。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
请参见图1,是本发明实施例提供的一种芯片引脚夹具100的结构示意图,芯片引脚夹具100包括绝缘的壳体110和导电的弹片120。壳体110的材料可以是塑料和橡胶等,壳体110起到夹持芯片引脚以及屏蔽其它引脚干扰的作用。弹片120的材料可以是导电性能较好的金属或者合金等,在一种优选的实施方式中,弹片120的材料可以选择弹性较好的金属。
请参见图2,是本发明实施例提供的一种壳体210的结构示意图,在一种优选的实施方式中,壳体为柱体。壳体210的侧平面设置有第一凹槽211,第一凹槽的左侧面和/或右侧面设置有凸起213,凸起213沿柱体的轴向方向延伸。壳体210的顶面设置有第二凹槽212,在一种优选的实施方式中,第一凹槽211和第二凹槽212的开口形状为矩形,但在其它的实施方式中,也可以将开口设置为其它形状。
请参见图3,是本发明实施例提供的一种弹片320的结构示意图,弹片320包括触点部321和转接部322。在一种优选的实施方式中,触点部321的一侧包括曲面,例如可设置为圆弧形。转接部322的形状应与壳体的第二凹槽的开口形状相匹配,以确保安装精度和稳定性。
为更清楚的阐述芯片引脚夹具的内部结构,请参见图4,是本发明实施例提供的一种芯片引脚夹具400的剖面示意图。壳体410的第一凹槽411可分为三个部分,分别为上部、中部和下部,第一凹槽411的中部的深度大于上部深度及下部的深度。壳体410上还设置有通孔(未标号),弹片420紧靠通孔内壁安装,弹片420延伸至第一凹槽411中部形成触点部421,弹片420还延伸至第二凹槽(未标号)形成转接部422,转接部422暴露于壳体410外。在其它一些实施方式中,转接部422可以仅覆盖第二凹槽的部分底面。凸起413与第一凹槽上侧面之间具有第一间隙414,凸起413与第一凹槽下部的底面之间具有第二间隙415,第一间隙414和第二间隙415均不小于待测芯片的引脚厚度。在一些优选的实施方式中,待测芯片包括DIP封装的芯片,该类型芯片引脚厚度为0.25mm,考虑到本夹具安装精度,第一间隙414及第二间隙415可设置为0.25mm~0.5mm。
在使用时,将芯片引脚夹具400的第一凹槽411对准芯片引脚压入,此时壳体410及凸起413产生弹性形变,芯片引脚将通过凸起413卡在第一凹槽411中,实现固定。显而易见的是,在将芯片引脚夹具400压入芯片引脚过程中,可以先压入其中一侧,再压入对应的另一侧。例如,在一种优选的实施方式中,可以先压入第一凹槽的411的上端再压入第一凹槽411的下端;或者,将芯片引脚压入左侧的凸起413之后,再将芯片引脚压入右侧的凸起413实现固定。类似的,芯片引脚夹具的取出也是依靠壳体410及凸起413的弹性形变。芯片引脚夹具400夹持于芯片引脚上的工况示意图请参见图5、图6及图7。
由于芯片引脚430的插入,触点部421抵在芯片引脚430上发生弹性形变,确保导体导通。此时,通过暴露于第二凹槽外的转接部422,即可使用检测设备对芯片引脚进行检测。此外,也可以通过转接部422外接信号发生设备或输入设备,实现信号输入。此外,还可以通过转接部422外接导线。在实际使用中,由于第一凹槽411中部的深度较深,触点部421可以减少与第一凹槽411中部底面的接触。在一种优选的实施方式中,第一凹槽411的上部底面可设置为曲面,从而使弹片420背面与第一凹槽411上部底面相切,使用这种设计时,在弹片420挤压第一凹槽411上部底面的情况下,确保没有应力集中点。同时,第一凹槽411的上部底面的曲率限制了弹片420发生弹性变形时的最大曲率,确保弹片420在使用过程中始终处于弹性形变范围内,从而保证使用寿命。
在实际使用中,有很多的使用场景需要对芯片进行多引脚测量,因此,本发明实施例提供了一种芯片引脚夹具阵列。请参见图8,芯片引脚夹具阵列800由多个芯片引脚夹具耦合而成。具体的,芯片引脚夹具的顶面位于同一平面内且耦合形成芯片引脚夹具阵列800的顶面,芯片引脚夹具设有第一凹槽的侧平面位于同一平面内且耦合形成芯片引脚夹具阵列800的侧面。
使用该芯片引脚夹具阵列,可同时夹持多个芯片引脚,以满足多引脚测量的需求,芯片引脚夹具阵列800夹持于芯片的工况请参见图9及图10。
目前的芯片类型及芯片的引脚数量不尽相同,若仅针对某种芯片设计对应的芯片引脚夹具阵列则会导致通用性较差,不利于大规模普及。因此,本发明实施例提供了可自行调整芯片引脚夹具数量的芯片引脚夹具阵列。其技术方案是在芯片引脚夹具阵列的侧面设置剪切导槽,剪切导槽沿芯片引脚夹具的轴向方向延伸。
请参见图8,在一种优选的实施方式中,第一剪切导槽810可设置于芯片引脚夹具阵列侧面的芯片引脚夹具耦合处。在实际使用时,可根据待测芯片的引脚数量,采用合适的剪切工具自行剪切对应的夹具阵列片段。通过这种方式,仅需生产一种规格的芯片引脚夹具阵列即可覆盖多种不同芯片的测量需求。
在本发明另一种优选的实施方案中,还可在芯片引脚夹具的侧平面中部设置第二剪切导槽820。通过第二剪切导槽820对芯片引脚夹具阵列800进行剪切,可得到带有半个芯片引脚夹具的芯片引脚夹具阵列1100,具体请参见图11。
与使用单个芯片引脚夹具400夹持芯片引脚相比,使用芯片引脚夹具阵列1100对引脚进行夹持更加牢固,特别适用于夹持芯片末端的半尺寸引脚。使用芯片引脚夹具阵列1100对引脚进行夹持的工况示意图请参见图12及图13。
在本发明一种优选的实施方式中,第一剪切导槽810和第二剪切导槽均可设置为V型槽。V型槽的应力较为集中,便于剪切。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种芯片引脚夹具,用于辅助外部设备与芯片引脚相连,其特征在于,包括绝缘的壳体和导电的弹片;
所述壳体包括柱体,所述柱体包括第一侧平面,所述第一侧平面设有第一凹槽,所述第一凹槽沿所述柱体轴向方向延伸至所述壳体的底面,所述第一凹槽中部的深度大于所述第一凹槽上部的深度以及所述第一凹槽下部的深度,所述第一凹槽的左侧面和/或所述第一凹槽的右侧面设置有凸起,所述凸起沿所述柱体轴向方向延伸,所述凸起与所述第一凹槽的上侧面之间具有第一间隙,所述凸起与所述第一凹槽下部的底面之间具有第二间隙,所述第一间隙和所述第二间隙均不小于所述芯片引脚的厚度,所述芯片引脚夹具通过所述第一间隙和所述第二间隙夹持所述芯片引脚;所述壳体的顶面设有第二凹槽;所述壳体还包括通孔,所述通孔贯通所述第一凹槽的上侧面和所述第二凹槽的底面;
所述弹片与所述通孔的内壁紧靠,所述弹片延伸至所述第一凹槽的中部形成触点部,所述触点部与所述凸起的最短距离不大于所述芯片引脚的厚度,所述触点部用于与所述芯片引脚接触;所述弹片延伸至所述第二凹槽形成转接部,所述转接部通过所述第二凹槽暴露于所述壳体外,所述转接部用于连接外部设备。
2.根据权利要求1所述的芯片引脚夹具,其特征在于,所述通孔紧贴所述第一凹槽上部的底面,所述第一凹槽上部的底面包括曲面。
3.根据权利要求1所述的芯片引脚夹具,其特征在于,所述触点部远离所述第一凹槽底面的一侧包括曲面。
4.一种芯片引脚夹具阵列,其特征在于,所述芯片引脚夹具阵列由多个如权利要求1至3中任一权利要求所述的芯片引脚夹具耦合而成;其中,所述芯片引脚夹具的顶面位于同一平面内且耦合成所述芯片引脚夹具阵列的顶面,所述芯片引脚夹具的第一侧平面位于同一平面内且耦合成芯片引脚夹具阵列的侧面。
5.根据权利要求4所述的芯片引脚夹具阵列,其特征在于,所述芯片引脚夹具阵列的侧面设有剪切导槽,所述剪切导槽沿所述芯片引脚夹具的轴向方向延伸。
6.根据权利要求5所述的芯片引脚夹具阵列,其特征在于,所述剪切导槽包括第一剪切导槽,所述第一剪切导槽位于所述芯片引脚夹具阵列侧面的芯片引脚夹具耦合处。
7.根据权利要求5所述的芯片引脚夹具阵列,其特征在于,所述剪切导槽包括第二剪切导槽,所述第二剪切导槽位于所述芯片引脚夹具的第一侧平面中部。
8.根据权利要求5所述的芯片引脚夹具阵列,其特征在于,所述剪切导槽为V型槽。
9.根据权利要求4所述的芯片引脚夹具阵列,其特征在于,所述芯片引脚夹具阵列的壳体部分为一体成型。
CN202010141730.9A 2020-03-04 2020-03-04 一种芯片引脚夹具及芯片引脚夹具阵列 Active CN111366756B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010141730.9A CN111366756B (zh) 2020-03-04 2020-03-04 一种芯片引脚夹具及芯片引脚夹具阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010141730.9A CN111366756B (zh) 2020-03-04 2020-03-04 一种芯片引脚夹具及芯片引脚夹具阵列

Publications (2)

Publication Number Publication Date
CN111366756A CN111366756A (zh) 2020-07-03
CN111366756B true CN111366756B (zh) 2022-08-16

Family

ID=71204271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010141730.9A Active CN111366756B (zh) 2020-03-04 2020-03-04 一种芯片引脚夹具及芯片引脚夹具阵列

Country Status (1)

Country Link
CN (1) CN111366756B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114859215B (zh) * 2022-07-06 2022-11-11 四川明泰微电子有限公司 一种半导体集成芯片通用测试工装
CN116520137A (zh) * 2023-06-27 2023-08-01 北京智芯微电子科技有限公司 低噪声芯片引脚干扰测量辅助装置及测量系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768195A (en) * 1985-07-03 1988-08-30 Stoner Donald W Chip tester
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
DE102004033302A1 (de) * 2004-07-08 2006-02-16 Endress + Hauser Gmbh + Co. Kg Testvorrichtung für elektronische Schaltungen
CN205484687U (zh) * 2015-12-10 2016-08-17 华测检测认证集团股份有限公司 通用型芯片失效分析的测试装置
CN207067182U (zh) * 2017-06-29 2018-03-02 南京扬贺扬微电子科技有限公司 一种集成电路芯片可靠性检测夹具
CN109239575B (zh) * 2018-08-01 2020-12-29 上海移远通信技术股份有限公司 一种检测装置、检测方法及自动化检测系统

Also Published As

Publication number Publication date
CN111366756A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US9140722B2 (en) Contact and connector
CN111366756B (zh) 一种芯片引脚夹具及芯片引脚夹具阵列
CN107492729B (zh) 电连接器以及电连接器的检查方法
CN110024491B (zh) 印刷电路板和用于制造印刷电路板的方法
KR20230082674A (ko) 호환 접지 블록 및 상기 호환 접지 블록을 갖는 테스트 시스템
CN104515880A (zh) 检测用夹具、电极部、探针及检测用夹具的制造方法
CN211505715U (zh) 通电环境测试工装
JP6582780B2 (ja) プローブピンおよびこれを用いた検査治具
CN215641664U (zh) 一种芯片测试结构
CN211426701U (zh) 一种板载芯片测试辅助装置
JP2005283218A (ja) コネクタ検査用治具
CN109932535B (zh) 电流探针结构
CN107942223B (zh) 用于芯片测试和编程的装置及其制造方法
CN221281125U (zh) 弹片针测试模组及电路测试装置
CN220105108U (zh) 一种可拆解的测试样品托架和低温测试样品托
CN201060959Y (zh) 线缆连接器
US12000862B2 (en) Probe apparatus
KR20190117365A (ko) 전류 프로브
CN112421249B (zh) 电连接器、供电座及电子设备
CN118151081B (zh) 一种电流传感器的测试工装
TWI735119B (zh) 電連接器
CN117647350B (zh) 一种压力传感器
CN211698009U (zh) 用于多点柔性电极线的检测装置
CN108169618B (zh) 一种测试装置及测试方法
CN216117701U (zh) 弹簧片电连接夹具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210209

Address after: 311201 No. 602-11, complex building, 1099 Qingxi 2nd Road, Hezhuang street, Qiantang New District, Hangzhou City, Zhejiang Province

Applicant after: Zhonghao Xinying (Hangzhou) Technology Co.,Ltd.

Address before: 518057 5-15, block B, building 10, science and technology ecological park, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen Xinying Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Chip Pin Fixture and Chip Pin Fixture Array

Effective date of registration: 20230721

Granted publication date: 20220816

Pledgee: Hangzhou High-tech Financing Guarantee Co.,Ltd.

Pledgor: Zhonghao Xinying (Hangzhou) Technology Co.,Ltd.

Registration number: Y2023330001536

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20220816

Pledgee: Hangzhou High-tech Financing Guarantee Co.,Ltd.

Pledgor: Zhonghao Xinying (Hangzhou) Technology Co.,Ltd.

Registration number: Y2023330001536

PC01 Cancellation of the registration of the contract for pledge of patent right