CN118248564A - 一种多芯片集成电路封装方法 - Google Patents
一种多芯片集成电路封装方法 Download PDFInfo
- Publication number
- CN118248564A CN118248564A CN202410330875.1A CN202410330875A CN118248564A CN 118248564 A CN118248564 A CN 118248564A CN 202410330875 A CN202410330875 A CN 202410330875A CN 118248564 A CN118248564 A CN 118248564A
- Authority
- CN
- China
- Prior art keywords
- packaging
- package
- chip
- test
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000012360 testing method Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000013461 design Methods 0.000 claims abstract description 21
- 230000005855 radiation Effects 0.000 claims abstract description 20
- 239000003292 glue Substances 0.000 claims abstract description 19
- 238000001465 metallisation Methods 0.000 claims abstract description 17
- 238000011056 performance test Methods 0.000 claims abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000007689 inspection Methods 0.000 claims abstract description 12
- 230000017525 heat dissipation Effects 0.000 claims abstract description 10
- 239000005022 packaging material Substances 0.000 claims abstract description 10
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 238000007639 printing Methods 0.000 claims abstract description 7
- 238000005245 sintering Methods 0.000 claims abstract description 7
- 238000012858 packaging process Methods 0.000 claims abstract description 5
- 238000004026 adhesive bonding Methods 0.000 claims abstract description 4
- 238000013021 overheating Methods 0.000 claims abstract description 4
- 238000005516 engineering process Methods 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000011889 copper foil Substances 0.000 claims description 9
- 230000035939 shock Effects 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000012536 packaging technology Methods 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 230000032683 aging Effects 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- 238000012795 verification Methods 0.000 claims description 3
- 239000008393 encapsulating agent Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供一种多芯片集成电路封装方法，属于芯片封装技术领域。包括以下步骤：S1、封装设计，在进行封装设计时，需要确定多芯片的排布方式和互连方式，最大程度地减少互连长度和排布空间，随后同步进行散热设计，确保多芯片在高功率工作时能够有效散热，避免出现过热现象；S2、封装材料，封装材料包括封装基底、胶水、导电胶、封装胶、金属化材料；S3、封装工艺，在进行封装时，需要将芯片集成电路进行胶水粘合、金属化、印刷、烧结、切割；S4、封装测试，在多芯片集成电路封装完成后，需要进行的封装测试，包括外观检查、尺寸检测、电气特性测试、散热性能测试和可靠性测试，本发明设计合理，设计与生产工艺优化效果提升大。
Description
技术领域
本发明涉及芯片封装技术领域，特别涉及一种多芯片集成电路封装方法。
背景技术
多芯片集成电路封装(MCM)是一种将多个芯片集成在同一封装内的技术。这种封装方式可以将多个功能相近或互补的芯片集成在一起，从而提高整体的性能和功能密度，MCM封装通常包括多个芯片、封装材料和连接线路。芯片可以是不同功能的集成电路，比如处理器、存储器、传感器等。封装材料一般是高性能的塑料或陶瓷材料，用于保护和支撑芯片。连接线路则用于连接不同芯片之间以及与外部系统的通信，
MCM封装的优点包括：可以实现更高的集成度，降低系统的体积和重量；可以提高系统的性能，因为不同功能的芯片可以更紧密地协同工作；可以减少系统的能耗，因为集成在一起的芯片可以共享资源；然而，MCM封装也面临一些挑战，比如设计上的复杂性、信号干扰和热管理等问题，因此，MCM封装需要综合考虑多个因素，并进行精心的设计和制造，才能发挥其优势，近年来，随着封装技术的不断发展，MCM封装也在越来越多的应用中得到了广泛的应用，但就设计上的复杂性、信号干扰和热管理等问题上依然有待改进，因此发明人提出一种多芯片集成电路封装方法。
发明内容
本发明要解决的技术问题是提供一种多芯片集成电路封装方法以解决现有设计上的复杂性、信号干扰和热管理等问题上依然有待改进的问题。
为解决上述技术问题，本发明提供如下技术方案：
一种多芯片集成电路封装方法，包括以下步骤：
S1、封装设计，在进行封装设计时，需要确定多芯片的排布方式和互连方式，最大程度地减少互连长度和排布空间，随后同步进行散热设计，确保多芯片在高功率工作时能够有效散热，避免出现过热现象；
S2、封装材料，封装材料包括封装基底、胶水、导电胶、封装胶、金属化材料；
S3、封装工艺，在进行封装时，需要将芯片集成电路进行胶水粘合、金属化、印刷、烧结、切割，需要将多个芯片采用胶水粘合到封装基底上，然后使用金属化工艺进行互连和电气连接，采用印刷工艺在封装基底上印制电路图案，然后进行烧结使其固化，需要采用切割工艺将封装切割成单个芯片，并进行测试验证其性能和可靠性；
S4、封装测试，在多芯片集成电路封装完成后，需要进行的封装测试，包括外观检查、尺寸检测、电气特性测试、散热性能测试和可靠性测试，外观检查需要确保封装外观无损伤和变形，并符合设计要求，尺寸检测需要确保封装尺寸满足系统的要求，电气特性测试需要验证多芯片的电气性能和互连的稳定性，散热性能测试需要确保多芯片在高功率工作时能够有效散热，可靠性测试需要验证多芯片在长时间工作下的稳定性和耐久性。
优选地，S3中，封装过程包括：
a、基板准备：选择合适的基板材料，并进行清洁和表面处理，以确保良好的焊接和封装质量；
b、芯片定位：将各个芯片准确地定位在基板上，采用自动化设备或精密机械来完成此步骤；
c、连接封装：采用焊接或金属线连接技术，将各个芯片与基板连接起来，并形成电路连接；
d、封装铜箔：将封装材料覆盖在芯片和基板上，并采用进行固化工艺，以保护芯片和电路不受外部环境的影响。
优选地，S3中，封装基底需要具有优良的导热性能和机械强度，以确保多芯片在工作时能够有效散热和稳定性，胶水和导电胶需要具有极好的粘接和导电性能，以确保多芯片之间的稳定连接，而封装胶需要具有优良的耐热性和抗老化性能，以确保多芯片在高功率工作时能够有效保护，金属化材料需要具有良好的封装性能和导电性能，以确保多芯片之间的互连和电气连接。
优选地，S1中，多芯片集成电路封装的设计需要考虑多个芯片之间的互连、散热、尺寸和电气特性等因素，封装设计也需要考虑封装尺寸和可靠性等因素，确保封装尺寸能够满足系统的要求，同时还需要考虑封装材料的可靠性和耐久性。
优选地，S4中，测试步骤包括：
外观检查：使用显微镜或裸眼检查IC封装外观，确保没有裂纹、瑕疵或其他表面缺陷，工具可采用显微镜、放大镜或者裸眼直接观察；
尺寸检测：使用卡尺或光学测量仪器检测IC封装的尺寸，包括长度、宽度、高度，工具可采用卡尺、光学测量仪器。
优选地，电气特性测试：使用测试夹具和测试仪器进行IC封装的电气特性测试，包括电压、电流、频率，工具可采用测试夹具、数字万用表、示波器；
散热性能测试：使用散热测试仪器进行IC封装的散热性能测试，包括热阻、导热性能，工具可采用散热测试仪器、热导率测试仪器；
可靠性测试：使用可靠性测试系统进行IC封装的可靠性测试，包括热冲击测试、湿热循环测试，工具可采用可靠性测试系统、热冲击测试箱、湿热循环箱。
优选地，S3中，封装基底为封装基板：用于支撑和连接芯片、导热、导电以及提供机械支撑等作用，封装基板材料包括FR-4、陶瓷基板。
优选地，封装胶：用于封装芯片和封装基板之间的空隙，起到绝缘、导热和固定芯片作用，封装胶材料包括环氧树脂、聚酰亚胺。
优选地，金属化材料为封装铜箔：用于提供电气连接和导电作用，封装铜箔通常被应用在封装基板的内层，用于制作电路布线。
本发明与现有技术相比，至少具有如下有益效果：
上述方案中，进行多芯片集成电路封装的测试涉及外观检查、尺寸检测、电气特性测试、散热性能测试和可靠性测试多个方面，确保IC封装的品质和性能符合要求，进行封装后的多芯片集成电路进行功能测试和可靠性测试，确保电路工作稳定可靠，对封装后的多芯片集成电路进行质量控制和检验，确保产品符合规定的标准和要求，设计合理，设计与生产工艺优化效果提升大，集成电路的尺寸小，多芯片集成电路封装可以将多个芯片集成在一个封装中，有效减小封装体积，节省空间，降低生产和装配成本，多芯片集成电路封装可以集成多个功能不同的芯片在一个封装中，实现多功能集成，提高系统性能，多芯片集成电路封装可以减少器件数量，减少功耗，实现节能环保的效果。
附图说明
并入本文中并且构成说明书的部分的附图示出了本发明的实施例，并且与说明书一起进一步用来对本发明的原理进行解释，并且使相关领域技术人员能够实施和使用本发明。
图1为一种多芯片集成电路封装方法示意图；
图2为封装工艺示意图；
图3为测试步骤示意图；
图4为封装材料部分示意图；
图5为检测工具示意图。
如图所示，为了能明确实现本发明的实施例的结构，在图中标注了特定的结构和器件，但这仅为示意需要，并非意图将本发明限定在该特定结构、器件和环境中，根据具体需要，本领域的普通技术人员可以将这些器件和环境进行调整或者修改。
具体实施方式
下面结合附图和具体实施例对本发明提供的一种多芯片集成电路封装方法进行详细描述。同时在这里做以说明的是，为了使实施例更加详尽，下面的实施例为最佳、优选实施例，对于一些公知技术本领域技术人员也可采用其他替代方式而进行实施；而且附图部分仅是为了更具体的描述实施例，而并不旨在对本发明进行具体的限定。
需要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。
通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中使用的术语“一个或多个”可以用于描述单数意义的任何特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。另外，术语“基于”可以被理解为不一定旨在传达一组排他性的因素，而是可以替代地，至少部分地取决于上下文，允许存在不一定明确描述的其他因素。
可以理解的是，本发明中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其间有居间特征或层的含义，并且“在……之上”或“在……上方”不仅表示“在”某物“之上”或“上方”的含义，而且还可以包括其“在”某物“之上”或“上方”且其间没有居间特征或层的含义。
此外，诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。空间相关术语旨在涵盖除了在附图所描绘的取向之外的在设备使用或操作中的不同取向。设备可以以另外的方式被定向，并且本文中使用的空间相关描述词可以类似地被相应解释。
如图1和图2所示的，本发明的实施例提供一种多芯片集成电路封装方法，包括以下步骤：
S1、封装设计，在进行封装设计时，需要确定多芯片的排布方式和互连方式，最大程度地减少互连长度和排布空间，随后同步进行散热设计，确保多芯片在高功率工作时能够有效散热，避免出现过热现象；
S2、封装材料，封装材料包括封装基底、胶水、导电胶、封装胶、金属化材料；
S3、封装工艺，在进行封装时，需要将芯片集成电路进行胶水粘合、金属化、印刷、烧结、切割，需要将多个芯片采用胶水粘合到封装基底上，然后使用金属化工艺进行互连和电气连接，采用印刷工艺在封装基底上印制电路图案，然后进行烧结使其固化，需要采用切割工艺将封装切割成单个芯片，并进行测试验证其性能和可靠性；
S4、封装测试，在多芯片集成电路封装完成后，需要进行的封装测试，包括外观检查、尺寸检测、电气特性测试、散热性能测试和可靠性测试，外观检查需要确保封装外观无损伤和变形，并符合设计要求，尺寸检测需要确保封装尺寸满足系统的要求，电气特性测试需要验证多芯片的电气性能和互连的稳定性，散热性能测试需要确保多芯片在高功率工作时能够有效散热，可靠性测试需要验证多芯片在长时间工作下的稳定性和耐久性。
S3中，封装过程包括：
a、基板准备：选择合适的基板材料，并进行清洁和表面处理，以确保良好的焊接和封装质量；
b、芯片定位：将各个芯片准确地定位在基板上，采用自动化设备或精密机械来完成此步骤；
c、连接封装：采用焊接或金属线连接技术，将各个芯片与基板连接起来，并形成电路连接；
d、封装铜箔：将封装材料覆盖在芯片和基板上，并采用进行固化工艺，以保护芯片和电路不受外部环境的影响。
S3中，封装基底需要具有优良的导热性能和机械强度，以确保多芯片在工作时能够有效散热和稳定性，胶水和导电胶需要具有极好的粘接和导电性能，以确保多芯片之间的稳定连接，而封装胶需要具有优良的耐热性和抗老化性能，以确保多芯片在高功率工作时能够有效保护，金属化材料需要具有良好的封装性能和导电性能，以确保多芯片之间的互连和电气连接。
S1中，多芯片集成电路封装的设计需要考虑多个芯片之间的互连、散热、尺寸和电气特性等因素，封装设计也需要考虑封装尺寸和可靠性等因素，确保封装尺寸能够满足系统的要求，同时还需要考虑封装材料的可靠性和耐久性。
S4中，测试步骤包括：
外观检查：使用显微镜或裸眼检查IC封装外观，确保没有裂纹、瑕疵或其他表面缺陷，工具可采用显微镜、放大镜或者裸眼直接观察；
尺寸检测：使用卡尺或光学测量仪器检测IC封装的尺寸，包括长度、宽度、高度，工具可采用卡尺、光学测量仪器。
电气特性测试：使用测试夹具和测试仪器进行IC封装的电气特性测试，包括电压、电流、频率，工具可采用测试夹具、数字万用表、示波器；
散热性能测试：使用散热测试仪器进行IC封装的散热性能测试，包括热阻、导热性能，工具可采用散热测试仪器、热导率测试仪器；
可靠性测试：使用可靠性测试系统进行IC封装的可靠性测试，包括热冲击测试、湿热循环测试，工具可采用可靠性测试系统、热冲击测试箱、湿热循环箱。
S3中，封装基底为封装基板：用于支撑和连接芯片、导热、导电以及提供机械支撑等作用，封装基板材料包括FR-4、陶瓷基板。
封装胶：用于封装芯片和封装基板之间的空隙，起到绝缘、导热和固定芯片作用，封装胶材料包括环氧树脂、聚酰亚胺。
金属化材料为封装铜箔：用于提供电气连接和导电作用，封装铜箔通常被应用在封装基板的内层，用于制作电路布线。
本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。另外，为了避免对本发明的实质造成不必要的混淆，并没有详细说明众所周知的方法、过程、流程、元件和电路等。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种多芯片集成电路封装方法，其特征在于，包括以下步骤：
S1、封装设计，在进行封装设计时，需要确定多芯片的排布方式和互连方式，最大程度地减少互连长度和排布空间，随后同步进行散热设计，确保多芯片在高功率工作时能够有效散热，避免出现过热现象；
S2、封装材料，封装材料包括封装基底、胶水、导电胶、封装胶、金属化材料；
S3、封装工艺，在进行封装时，需要将芯片集成电路进行胶水粘合、金属化、印刷、烧结、切割，需要将多个芯片采用胶水粘合到封装基底上，然后使用金属化工艺进行互连和电气连接，采用印刷工艺在封装基底上印制电路图案，然后进行烧结使其固化，需要采用切割工艺将封装切割成单个芯片，并进行测试验证其性能和可靠性；
S4、封装测试，在多芯片集成电路封装完成后，需要进行的封装测试，包括外观检查、尺寸检测、电气特性测试、散热性能测试和可靠性测试，外观检查需要确保封装外观无损伤和变形，并符合设计要求，尺寸检测需要确保封装尺寸满足系统的要求，电气特性测试需要验证多芯片的电气性能和互连的稳定性，散热性能测试需要确保多芯片在高功率工作时能够有效散热，可靠性测试需要验证多芯片在长时间工作下的稳定性和耐久性。
2.根据权利要求1所述的一种多芯片集成电路封装方法，其特征在于，S3中，封装过程包括：
a、基板准备：选择合适的基板材料，并进行清洁和表面处理，以确保良好的焊接和封装质量；
b、芯片定位：将各个芯片准确地定位在基板上，采用自动化设备或精密机械来完成此步骤；
c、连接封装：采用焊接或金属线连接技术，将各个芯片与基板连接起来，并形成电路连接；
d、封装铜箔：将封装材料覆盖在芯片和基板上，并采用进行固化工艺，以保护芯片和电路不受外部环境的影响。
3.根据权利要求1所述的一种多芯片集成电路封装方法，其特征在于，S3中，封装基底需要具有优良的导热性能和机械强度，以确保多芯片在工作时能够有效散热和稳定性，胶水和导电胶需要具有极好的粘接和导电性能，以确保多芯片之间的稳定连接，而封装胶需要具有优良的耐热性和抗老化性能，以确保多芯片在高功率工作时能够有效保护，金属化材料需要具有良好的封装性能和导电性能，以确保多芯片之间的互连和电气连接。
4.根据权利要求1所述的一种多芯片集成电路封装方法，其特征在于，S1中，多芯片集成电路封装的设计需要考虑多个芯片之间的互连、散热、尺寸和电气特性等因素，封装设计也需要考虑封装尺寸和可靠性等因素，确保封装尺寸能够满足系统的要求，同时还需要考虑封装材料的可靠性和耐久性。
5.根据权利要求1所述的一种多芯片集成电路封装方法，其特征在于，S4中，测试步骤包括：
外观检查：使用显微镜或裸眼检查IC封装外观，确保没有裂纹、瑕疵或其他表面缺陷，工具可采用显微镜、放大镜或者裸眼直接观察；
尺寸检测：使用卡尺或光学测量仪器检测IC封装的尺寸，包括长度、宽度、高度，工具可采用卡尺、光学测量仪器。
6.根据权利要求5所述的一种多芯片集成电路封装方法，其特征在于，电气特性测试：使用测试夹具和测试仪器进行IC封装的电气特性测试，包括电压、电流、频率，工具可采用测试夹具、数字万用表、示波器；
散热性能测试：使用散热测试仪器进行IC封装的散热性能测试，包括热阻、导热性能，工具可采用散热测试仪器、热导率测试仪器；
可靠性测试：使用可靠性测试系统进行IC封装的可靠性测试，包括热冲击测试、湿热循环测试，工具可采用可靠性测试系统、热冲击测试箱、湿热循环箱。
7.根据权利要求1所述的一种多芯片集成电路封装方法，其特征在于，S3中，封装基底为封装基板：用于支撑和连接芯片、导热、导电以及提供机械支撑等作用，封装基板材料包括FR-4、陶瓷基板。
8.根据权利要求7所述的一种多芯片集成电路封装方法，其特征在于，封装胶：用于封装芯片和封装基板之间的空隙，起到绝缘、导热和固定芯片作用，封装胶材料包括环氧树脂、聚酰亚胺。
9.根据权利要求8所述的一种多芯片集成电路封装方法，其特征在于，金属化材料为封装铜箔：用于提供电气连接和导电作用，封装铜箔通常被应用在封装基板的内层，用于制作电路布线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410330875.1A CN118248564A (zh) | 2024-03-22 | 2024-03-22 | 一种多芯片集成电路封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410330875.1A CN118248564A (zh) | 2024-03-22 | 2024-03-22 | 一种多芯片集成电路封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118248564A true CN118248564A (zh) | 2024-06-25 |
Family
ID=91554102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410330875.1A Pending CN118248564A (zh) | 2024-03-22 | 2024-03-22 | 一种多芯片集成电路封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118248564A (zh) |
-
2024
- 2024-03-22 CN CN202410330875.1A patent/CN118248564A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7521794B2 (en) | Intrinsic thermal enhancement for FBGA package | |
| US7872335B2 (en) | Lead frame-BGA package with enhanced thermal performance and I/O counts | |
| US6600335B2 (en) | Method for ball grid array chip packages having improved testing and stacking characteristics | |
| EP2845020B1 (en) | Tj temperature calibration, measurement and control of semiconductor devices | |
| EP0687382B1 (en) | Device and method for reducing effects of thermal cycling in a semiconductor package | |
| US9147600B2 (en) | Packages for multiple semiconductor chips | |
| CN103515838A (zh) | 光半导体装置 | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| CN102339811A (zh) | 具有cob封装功率器件的电路板 | |
| CN109786265B (zh) | 一种封装器件、制备方法及信号测量的方法 | |
| CN118248564A (zh) | 一种多芯片集成电路封装方法 | |
| Stahr et al. | Investigation of a power module with double sided cooling using a new concept for chip embedding | |
| CN102332410A (zh) | 一种芯片的封装方法及其封装结构 | |
| Ma et al. | On the thermal characterization of an exposed top quad flat no-lead package | |
| KR101469975B1 (ko) | 멀티 칩 모듈 및 그 제조방법 | |
| CN115774181A (zh) | 陶瓷封装芯片的失效分析方法 | |
| CN115825677A (zh) | 表面贴片封装器件的结壳热阻测试结构及测试方法 | |
| TR2022009018A2 (tr) | Yüksek frekans entegre devreleri̇ i̇çi̇n yonga boyutlu qfn plasti̇k paketleme si̇stemi̇ | |
| Cooper et al. | Advanced Packaging Technologies: Imbedding Components for Increased Reliability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication |