CN1103495C - 未封装半导体芯片的测试装置 - Google Patents
未封装半导体芯片的测试装置 Download PDFInfo
- Publication number
- CN1103495C CN1103495C CN97104304A CN97104304A CN1103495C CN 1103495 C CN1103495 C CN 1103495C CN 97104304 A CN97104304 A CN 97104304A CN 97104304 A CN97104304 A CN 97104304A CN 1103495 C CN1103495 C CN 1103495C
- Authority
- CN
- China
- Prior art keywords
- lead
- lead frame
- test
- testing apparatus
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Abstract
根据本发明的未封装半导体芯片测试装置包括:引线框,该引线框带有与由胶带支撑的其它引线隔离开并通过连线键合到引线上的芯片。引线框置于有窗口的支撑板上,以便可以通过窗口暴露出引线框的引线,使之与置于板下的测试探针接触。底座容纳基板,基板上的电缆穿过底座的开口,并与测试板相连。压盖按压引线框时,支撑板上的引线框向下移动,引线与测试探针接触。测试后,该压盖借驱动装置复位,同样引线框借助弹力复位。
Description
本发明一般涉及一种半导体器件的测试装置,特别涉及一种用于未封装或裸芯片的交流(AC)测试和老化试验的装置。
半导体工业已进入一个崭新的发展阶段。已提出一种在一块电路板上安装数块半导体芯片的多芯片组件(MCM)代替单芯片封装。这种多芯片组件(MCM)具有比已往更快的工作速度、更大的电容量和更高的集成度。除这些优点外,MCM存在一个要解决的问题,即,与单芯片封装技术相比,MCM的集成规模增大,但生产率极大地降低。这样一种低生产率会产生所不希望的大量废料,因而需要花钱又费力的再处理。因此,要求用那些通过了常规封装技术中那样的测试的、已知为好的芯片(KGD)来生产MCM,这些芯片未经封装但已证实是可靠的。MCM的成功的开发取决于KGD的有效性。
为了确保半导体芯片的可靠性,一般要对半导体芯片进行一系列的测试。其中一个测试是AC测试,测试中,所有的输入和输出端皆连接到测试信号发生电路上,用以验证输入和输出端子的信号间的传输特性。另一测试为令给定的芯片处于高于正常工作温度和电压的过度条件下,用以验证其寿命。这些测试可以检测出有缺陷的芯片,并消除组装或处理后可能发生的失效。
然而,电连接未封装或裸芯片与测试信号发生电路很困难,除非芯片已封装。所以,一般要用与芯片焊盘连接的外引线来封装芯片,并把外引线插入其中后再安装到测试板上的测试插座中,方可进行测试。但这种测试技术的缺点是,封装可能的劣质芯片会造成浪费,而且限制了一次测试裸芯片数量的增加。
美国专利5006792中提出了解决这些问题的方法,即,提供一种倒装芯片测试插座转接器,对其芯片键合焊盘上形成有多个焊料凸点的裸芯片进行老化试验。倒装片插入测试插座转接器中,进行老化试验。这种测试插座转接器包括具有与外壳相配的悬臂梁的基片。用这种插座转接器的这种技术可以在封装前测试裸芯片。
然而,按这种已有技术,由于键合焊盘间间距细,所以必须提供能在芯片的键合焊盘上精确形成焊料凸点的芯片测试装置。另一个问题是,为了确保测试的可靠性,一次只能测一块芯片。所以,一个KGD的成本会增加,且这种测试对生产大量的KGD无益。而且,在这种很难处理芯片的测试期间只能单个地处理芯片。另外,在要测试的芯片改变时,必须改变上述插座转接器的结构,使之与另一种构形的键合焊盘相适应。
测试裸芯片的另一技术公开于美国专利5479105,该专利提供了一种管芯测试装置,其中包括带有安装在管芯焊盘上的裸芯片的引线框。管芯焊盘由拉杆支撑,引线由胶带支撑。裸芯片通过连线与引线相连。该引线框置于包括下插口和上插口的测试插座中。下插口有狭槽,悬于下插口的上插口有槽洞和与引线框的引线接触的测试探针。销钉穿过槽洞,并导入置于引线框外围的孔中,然后插入狭槽中,引线框借助于该销钉固定于上下插口之间,引线框的一侧由夹具夹持于上下插口之间。测试插座有一其上带电触点的柱塞部分,该部分设置于插座的边缘,以便可以插入测试板中。
尽管这种测试技术克服了上述技术中的问题,但仍存在一些缺陷。首先,由于这种测试插座的柱塞部分必须垂直插入测试板中,引线框带有通过连线与其引线相连的裸芯片,引线框处于直立状态。因而,连线在刚性环境中易折断。第二,在测试插座关闭时,销钉必须穿通槽洞、导向孔和狭槽,这会导致生产率降低。
因此,本发明的目的是提供一种低成本测试未封装半导体芯片的改进装置。
本发明的另一个目的是提供一种测试各种未封装半导体芯片的改进装置,可以不考虑芯片数量的多少或芯片键合焊盘的构形如何。
本发明还有一个目的是提供一种稳定测试未封装半导体芯片的装置。
可以实现本发明的这些和其它目的的测试装置包括:装有芯片的引线框;支撑引线框的板;带有测试探针的基板;容纳基板的底座;及按压引线框的盖。所述引线框带有多根彼此电隔离的引线,这些引线实际由胶带来支撑。至少一块要测试的半导体芯片借助连线与所述引线键合。该引线框至少包括一组引线。每组引线分别属于与所述引线键合的一块芯片,而且各组引线彼此是隔开的。每组引线还包括于其上安装芯片的焊盘。
支撑板带有多个窗口,形成这些窗口为的是通过它们暴露引线框的引线。基板上的测试探针与通过支撑板的窗口暴露的引线接触。基板上可形成带探针孔的保护层。测试探针可以是弹簧高跷针(resilient pogopin)或弹性弯曲引线。基板还包括用连接测试探针与测试信号发生电路的电缆。
底座包括用于容纳基板的上开口和用于穿过电缆的下开口。上开口大于下开口,这样基板便可以插到上开口中,并安装于其上,底座可以包括弹性联接支撑板的弹簧。压盖置于引线框之上,以便按压引线框。压盖上有保护连线的凹腔。
本发明的测试装置还包括驱动装置,该装置固定于压盖上,用于上下移动压盖。测试装置的底座至少包括一个垂直延伸到压盖的导向件,导向件至少有一斜的狭长切口。压盖可以通过导向件中斜的狭长切口固定于驱动装置上。因此,压盖可以倾斜地上下移动。
本发明的测试装置还至少包括一个在底座的上开口外的导向钉。底座上的导向钉穿过支撑板的通孔和线结框的导向孔,然后,插到压盖的凹槽中。
图1是展示本发明的未封装半导体芯片测试装置的主要部件间的立体关系的分解透视图。
图2是展示用于图1中的测试装置的引线框的放大透视图。
图3是整体展示本发明的测试装置的剖面示意图。
图4A和4B是说明利用图3的测试装置测试未封装半导体芯片的工艺过程的放大剖面图。
图5是展示本发明的测试装置中的基板底面的平面图。
图6A和6B是说明本发明的测试装置的压盖的运作的透视图。
图7是展示本发明的另一未封装半导体芯片测试装置的各主要部件间的立体关系的局部拆分分解透视图。
图8是展示图7的测试装置的主要零部件的剖面示意图。
以下将结合展示本发明的优选实施例的各附图更充分地说明本发明。然而,本发明可以有许多不同形式的具体体现,并不限于这里所述的实施例;提供这些实施例仅是为了充分完全地公开本发明,并向本领域的技术人员展示本发明的范围。在各附图中,相同的数字始终表示相同的部件。
图1示出了本发明的未封装半导体芯片1的测试装置100的主要部件间的立体关系,图2示出了用于图1的测试装置100的引线框10。参见图1,测试装置100包括带有至少一个要测试半导体芯片的引线框10。如图2所示,引线框10带有多根引线12和不导电的胶带18。属于一块芯片1的每组引线12与其它引线及引线框10电隔离,并且实际上由胶带18支撑。引线12包围半导体芯片1,特别是未封装芯片或裸芯片,然后,利用连线14将它们键合。导向孔16可以使引线框10就位。引线框10可以没有焊盘,如图2所示。另一方面,引线框10也可以包括焊盘,如这里引证的I1 U.Kim的美国专利5548884制造KGD阵列的方法所述。尽管没有安装芯片的焊盘,但芯片可以借助于连线与引线机械且电连接。
引线框10放置在支撑板20上。为了支撑引线框10,在支撑板20上设置与引线框10的导向孔16相应的通孔26。引线框10的引线12通过形成于支撑板20上的窗口22暴露出来,以便引线12可以与置于其下的基板30连接。
基板30包括多个将通过支撑板20的窗口与引线框10的引线12接触的测试探针33。测试探针33从基板30向上延伸,每个探针33皆连到相应的一根向下延伸的电缆34上。这多根电缆34又与未示出的测试信号发生电路相连,用于向和从芯片1传输电信号。弹簧高跷针或弹性弯曲引线可用作测试探针33。尽管本实施例中使用了弹簧高跷针,但也可以用弯曲引线,如图7和8所示。可以在基板30上设置保护层32,以保护测试探针33。这种情况下,测试探针33插入保护层32中的探针孔中。为了防止由于测试中产生的热而变形,保护层32最好由如聚酰胺等材料构成。
基板30插入底座40的开口中。各开口皆分成两部分,即,上开口42和下开口44。由于每个上开口42的尺寸大于下开口44所以每块基板30能安装在邻近下开口44的上表面43上。基板30容纳于上开口42中,电缆34穿过下开口44。可以在底座40的上开口42之外区域上设置导向钉46或弹簧48。每个导向钉46同时插在支撑板20的通孔26和引线框10的导向孔16中。弹簧48弹性联接支撑板30与底座40,这样便支撑板20可以上下移动。另外可以在支撑板20上设置联接弹簧48的孔28。而且,可以分别在底座40和基板30上设置接合件45和对应的孔35,以便基板30牢固地安装于底座40的上开口42中。底座40最好由如玻璃纤维等低热膨胀系数(TEC)的材料构成,从而使之免受测试时所产生热的影响。
而且,在引线框10之上役有向下按压引线框10的盖50。在压盖50的下表面上形成有凹腔52和凹槽56,如图3至4B所示,当压盖50按压引线框10时,可以由凹腔52保护连接芯片1与引线框10的引线12的连线14。每个凹槽56与穿过导向孔16和通孔26的各导向钉46相配。压盖50由不导电材料构成。
图3所示的凹槽56、底座40上的导向钉46、引线框10中的导向孔16和支撑板20中的通孔26是对准的。另外,图1所示的主要部件即底座40、基板30、支撑板20、引线框10和压盖50水平地安装在一起。特别是,由于未封装芯片1和引线框10的引线12置于同一水平面上,并进行了引线键合,所以可以很稳定地进行本发明的测试。
图3示意性地示出了本发明的整个测试装置100,图4A和4B示出了利用图3的测试装置100测试未封装半导体芯片1的工艺过程。图1示出的测试装置的主要部件结合在一起,如图3所示。图3中,测试装置100还包括驱动压盖50的装置60。驱动装置60固定在压盖50上。图3中的参考数字60、62、64和66表示的是驱动装置及有关的部件。下面是对此的详细说明。
如图3至4B所示,包括保护层32、如弹簧高跷针的测试探针33及电缆34的基板30插在如图1所示的底座40的上开口42中。支撑板20上的引线框10置于基板30和压盖50之间。弹簧48弹性地支撑着支撑板20,而压盖50是可移动地支撑着。以下是对压盖50的说明。
引线12和芯片1通过支撑板20的窗口22暴露出来。由于窗口22的尺寸大于基板30上的保护层32,所以在引线框10向下移动时,测试探针33可以与窗口22中的引线12接触。压盖50按压引线框10时,压盖50的凹腔52的大小足以与其中的芯片1、连线14和胶带8相配。而且,为了有效地散发芯片1产生的热,尽管未示出,但基板30和保护层32上可形成有开口。如上所述,底座40上的导向钉46穿过支撑板20和引线框10,并插在压盖50的凹槽56中。
驱动装置60工作时,压盖50向下移动,按压引线框10。因此,在图3所示的弹簧48压缩的同时,支撑板20上的引线框10也向下移动,然后与基板30上的测试探针33接触,从而可以进行合适的测试过程。测试后,驱动装置60向相反的方向动作,压盖50恢复原来的位置。引线框10也借助与支撑板20联接的弹簧48复位。
图5示出了测试装置的基板30的底表面。如图5所示,基板30有多个测试探针孔33a、电缆孔34a和在底座上固定基板30的孔35。相应于每个探针孔33a形成有两个电缆孔34a。两个电缆孔34a分别插输入和输出电缆。参考数字37表示连接测试探针与电缆的线。
图6A和6B示出了测试装置的压盖50的运作。参见图6A和6B,驱动装置60可以是由气缸操纵的连杆。导向部件66垂直延伸到压盖50,并且其中有斜槽68。压盖50借助连接部件62、64通过斜槽68固定到驱动装置60上。因此,当驱动装置60垂直上下移动时,压盖50沿槽68的倾斜角相对于一侧倾斜地上下移动,便于引线框10的负载或卸载。
此后,将详细说明本发明的另一实施例。图7是本发明的另一未封装半导体芯片测试装置的主要部件的局部拆分分解透视图,图8示出了图7的测试装置200的主要零部件。图7和8中,本实施例和前述实施例相同的部件用相同的参考数字表示。因此,不再详细说明这些相同的部件,以下主要说明的是两者间的不同点。
图7和8中,包括一个未封装芯片1的引线框110可以放在支撑板20上。另外,底座40的开口数大于要测芯片1的数量。因此,可以用单独的引线框110单独测试芯片1。弹性弯曲引线133也是本实施例的特点。弯曲引线133用作测试探针,代替前述实施例中的弹簧高跷针。这种情况下,不形成例如前述实施例中的保护层等部件。由于弯曲引线133有弹力,所经其长度可经减小。因此,由于信号路径缩短,所以可以改善电性能。
各附图和说明书公开了本发明的典型优选实施例,尽管上述公开中用了特定术语,但它们只是一般性和说明性的,并不是为了限定,以下的权利要求书阐述了本发明的范围。
Claims (13)
1.一种测试未封装半导体芯片的装置,包括:
带有多根彼此电隔离的引线的引线框,所述引线由不导电的胶带来支撑,其中至少有一块要测试的半导体芯片借助多根连线与所述每根引线键合;
支撑所述引线框的板,所述支撑板形成有多个窗口,用以通过它们暴露所述引线框的所述引线;
至少一块基板,所述基板带有多个测试探针,测试探针通过所述支撑板的窗口分别与所述引线框的每根所述引线接触,所述基板还带有多根连接所述测试探针与测试信号发生电路的电缆;
具有多个容纳所述基板的上开口的底座,所述底座还具有多个用于所述电缆穿过的下开口,其中所述上开口大于所述下开口,以便所述基板可以插入所述上开口,并装于其中;及
按压所述引线框使所述引线框的所述引线能与所述基板的所述探针接触的盖,所述压盖至少具有一个保护所述连线的凹腔。
2.根据权利要求1的测试装置,还包括:
驱动所述压盖的装置,所述驱动装置固定于所述压盖上,因而所述压盖可以上下移动。
3.根据权利要求2的测试装置,其特征在于,所述底座至少包括一个导向件,该导向件延伸到所述压盖,且其中至少有一个斜槽,所述压盖通过所述导向件中的斜槽固定于所述驱动装置上,因而所述压盖可以倾斜地上下移动。
4.根据权利要求1的测试装置,还包括:
在所述底座上所述上开口之外的至少一个导向钉,其中所述引线框中至少具有一个插入所述导向钉的导向孔。
5.根据权利要求4的测试装置,其特征在于,所述压盖至少包括一个插入所述底座上的所述导向钉的凹槽。
6.根据权利要求5的测试装置,其特征在于,所述支撑板中至少包括一个插入所述底座上的所述导向钉的通孔。
7.根据权利要求6的测试装置,其特征在于,所述底座上的所述导向钉、所述引线框中的导向孔、所述压盖的凹槽、和所述支撑板中的通孔是对准的。
8.根据权利要求1的测试装置,其特征在于,所述引线框至少包括一组引线,每组引线分别属于键合到所述引线上的一块半导体芯片。
9.根据权利要求8的测试装置,其特征在于,每组引线彼此是隔开的。
10.根据权利要求8的测试装置,其特征在于,每组引线分别包括于其上安装所述半导体芯片的焊盘。
11.根据权利要求1的测试装置,其特征在于,所述基板包括带有多个探针孔的保护层,探针孔中可以分别插入所述基板的所述测试探针。
12.根据权利要求1的测试装置,其特征在于,所述测试探针是弹簧高跷针或弹性弯曲引线。
13.根据权利要求1的测试装置,其特征在于,所述底座至少包括一个弹性联接所述支撑板的弹簧。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR15463/96 | 1996-05-10 | ||
KR1019960015463A KR0175268B1 (ko) | 1996-05-10 | 1996-05-10 | 수평 하향식 접속 방식의 베어 칩 테스트 장치 |
KR15463/1996 | 1996-05-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1165401A CN1165401A (zh) | 1997-11-19 |
CN1103495C true CN1103495C (zh) | 2003-03-19 |
Family
ID=19458327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97104304A Expired - Lifetime CN1103495C (zh) | 1996-05-10 | 1997-05-04 | 未封装半导体芯片的测试装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5990692A (zh) |
JP (1) | JP3014338B2 (zh) |
KR (1) | KR0175268B1 (zh) |
CN (1) | CN1103495C (zh) |
DE (1) | DE19718870B4 (zh) |
TW (1) | TW455977B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101975921A (zh) * | 2010-09-29 | 2011-02-16 | 上海天臣威讯信息技术有限公司 | 芯片测试板及测试方法、dfn封装器件测试板及测试方法 |
CN101452030B (zh) * | 2007-11-28 | 2012-07-04 | 京元电子股份有限公司 | 插座基板上具有开关元件的测试装置 |
CN102650676A (zh) * | 2012-05-02 | 2012-08-29 | 威力盟电子(苏州)有限公司 | Led测试装置以及led测试方法 |
CN101625394B (zh) * | 2008-07-08 | 2012-10-03 | 瑞萨电子株式会社 | 半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法 |
Families Citing this family (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6437586B1 (en) * | 1997-11-03 | 2002-08-20 | Micron Technology, Inc. | Load board socket adapter and interface method |
US6392427B1 (en) | 1998-12-21 | 2002-05-21 | Kaitech Engineering, Inc. | Testing electronic devices |
US6164984A (en) * | 1999-04-01 | 2000-12-26 | Schreiner Etiketten Und Selbstkelbetechnik Gmbh & Co. | Electrical connecting element |
US6560735B1 (en) * | 1999-08-03 | 2003-05-06 | Agere Systems Inc | Methods and apparatus for testing integrated circuits |
US6242933B1 (en) * | 1999-10-04 | 2001-06-05 | St Assembly Test Services | Device probe socket forming part of a test head, interfacing between test head and a probe handler, used for device strip testing |
EP1160579A1 (en) * | 2000-05-30 | 2001-12-05 | EMA Equipment Pte Ltd. | Containment device for burn-in boards, for testing integrated circuits and the like |
JP4716066B2 (ja) * | 2001-02-09 | 2011-07-06 | 日本電気株式会社 | ピッチ送り機構 |
US20020199159A1 (en) * | 2001-06-22 | 2002-12-26 | Vinson Dong | Naked chip motherboard module |
US6783316B2 (en) * | 2001-06-26 | 2004-08-31 | Asm Assembly Automation Limited | Apparatus and method for testing semiconductor devices |
US6677770B2 (en) * | 2001-07-17 | 2004-01-13 | Infineon Technologies | Programmable test socket |
US6960923B2 (en) * | 2001-12-19 | 2005-11-01 | Formfactor, Inc. | Probe card covering system and method |
CN100339981C (zh) * | 2002-08-26 | 2007-09-26 | 日月光半导体制造股份有限公司 | 具有凹凸侧边的封装基板 |
CN100388446C (zh) * | 2004-06-02 | 2008-05-14 | 鸿骐昶驎科技股份有限公司 | 用于芯片基板封装的具粘着定位技术的系统及方法 |
WO2006028812A1 (en) * | 2004-09-03 | 2006-03-16 | Celadon Systems, Inc. | Replaceable probe apparatus for probing semiconductor wafer |
US7371459B2 (en) | 2004-09-03 | 2008-05-13 | Tyco Electronics Corporation | Electrical devices having an oxygen barrier coating |
CN1328779C (zh) * | 2004-09-21 | 2007-07-25 | 威盛电子股份有限公司 | 芯片测试夹具及其上盖 |
CN100397962C (zh) * | 2004-10-26 | 2008-06-25 | 赵建铭 | 半导体元件的封装体及其封装方法 |
US7656173B1 (en) * | 2006-04-27 | 2010-02-02 | Utac Thai Limited | Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in |
US8461694B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
US8460970B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
US8492906B2 (en) | 2006-04-28 | 2013-07-23 | Utac Thai Limited | Lead frame ball grid array with traces under die |
US8487451B2 (en) | 2006-04-28 | 2013-07-16 | Utac Thai Limited | Lead frame land grid array with routing connector trace under unit |
US8310060B1 (en) * | 2006-04-28 | 2012-11-13 | Utac Thai Limited | Lead frame land grid array |
JP4458077B2 (ja) * | 2006-08-21 | 2010-04-28 | ヤマハ株式会社 | 検査用チップソケット |
US8013437B1 (en) | 2006-09-26 | 2011-09-06 | Utac Thai Limited | Package with heat transfer |
US8125077B2 (en) | 2006-09-26 | 2012-02-28 | Utac Thai Limited | Package with heat transfer |
KR100822281B1 (ko) * | 2006-11-29 | 2008-04-16 | 미래산업 주식회사 | 반도체 소자 테스트 핸들러용 캐리어모듈 |
US9761435B1 (en) | 2006-12-14 | 2017-09-12 | Utac Thai Limited | Flip chip cavity package |
US9711343B1 (en) | 2006-12-14 | 2017-07-18 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
US7790512B1 (en) | 2007-11-06 | 2010-09-07 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
US7857646B2 (en) * | 2008-05-02 | 2010-12-28 | Micron Technology, Inc. | Electrical testing apparatus having masked sockets and associated systems and methods |
US8063470B1 (en) | 2008-05-22 | 2011-11-22 | Utac Thai Limited | Method and apparatus for no lead semiconductor package |
JP2009294187A (ja) * | 2008-06-09 | 2009-12-17 | Fujitsu Microelectronics Ltd | 電子部品の試験装置用部品及び試験方法 |
US9947605B2 (en) | 2008-09-04 | 2018-04-17 | UTAC Headquarters Pte. Ltd. | Flip chip cavity package |
JP2010151794A (ja) * | 2008-11-27 | 2010-07-08 | Panasonic Corp | 電子部品試験装置 |
US8334764B1 (en) | 2008-12-17 | 2012-12-18 | Utac Thai Limited | Method and apparatus to prevent double semiconductor units in test socket |
US8367476B2 (en) | 2009-03-12 | 2013-02-05 | Utac Thai Limited | Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide |
US9449900B2 (en) * | 2009-07-23 | 2016-09-20 | UTAC Headquarters Pte. Ltd. | Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow |
US9355940B1 (en) | 2009-12-04 | 2016-05-31 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
US8368189B2 (en) | 2009-12-04 | 2013-02-05 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
US8575732B2 (en) | 2010-03-11 | 2013-11-05 | Utac Thai Limited | Leadframe based multi terminal IC package |
US8871571B2 (en) | 2010-04-02 | 2014-10-28 | Utac Thai Limited | Apparatus for and methods of attaching heat slugs to package tops |
KR100989673B1 (ko) | 2010-04-23 | 2010-10-26 | 지에프텍 주식회사 | 표면 실장형 집적회로 패키지용 테스트 소켓 |
CN102565652A (zh) * | 2010-12-30 | 2012-07-11 | 展晶科技(深圳)有限公司 | 发光二极管封装结构检测装置及检测方法 |
JP5702701B2 (ja) * | 2011-04-20 | 2015-04-15 | 株式会社アドバンテスト | 試験用キャリア |
CN103326231B (zh) * | 2012-03-20 | 2015-06-24 | 山东浪潮华光光电子股份有限公司 | 一种半导体激光器老化方法及固定夹具 |
CN102654558A (zh) * | 2012-05-03 | 2012-09-05 | 威力盟电子(苏州)有限公司 | Led测试装置 |
US9029198B2 (en) | 2012-05-10 | 2015-05-12 | Utac Thai Limited | Methods of manufacturing semiconductor devices including terminals with internal routing interconnections |
US9449905B2 (en) | 2012-05-10 | 2016-09-20 | Utac Thai Limited | Plated terminals with routing interconnections semiconductor device |
US9397031B2 (en) | 2012-06-11 | 2016-07-19 | Utac Thai Limited | Post-mold for semiconductor package having exposed traces |
EP2677326A1 (de) * | 2012-06-18 | 2013-12-25 | Multitest elektronische Systeme GmbH | Vorrichtung zum Prüfen von elektronischen Bauteilelementen |
US9395404B2 (en) * | 2012-12-14 | 2016-07-19 | Infineon Technologies Ag | Method for testing semiconductor chips or semiconductor chip modules |
TWM461699U (zh) * | 2013-02-06 | 2013-09-11 | Jim Technology Co Ltd | 含氧感知器之訊號修訂裝置 |
CN103453924A (zh) * | 2013-09-18 | 2013-12-18 | 镇江艾科半导体有限公司 | 半导体芯片测试底板 |
US10242934B1 (en) | 2014-05-07 | 2019-03-26 | Utac Headquarters Pte Ltd. | Semiconductor package with full plating on contact side surfaces and methods thereof |
CN104464583B (zh) * | 2014-12-09 | 2018-05-25 | 合肥鑫晟光电科技有限公司 | 一种点灯检测装置以及方法 |
US10269686B1 (en) | 2015-05-27 | 2019-04-23 | UTAC Headquarters PTE, LTD. | Method of improving adhesion between molding compounds and an apparatus thereof |
US9805955B1 (en) | 2015-11-10 | 2017-10-31 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple molding routing layers and a method of manufacturing the same |
US10338131B2 (en) * | 2015-11-24 | 2019-07-02 | Texas Instruments Incorporated | System and method for high voltage stress testing plurality of parallel units |
CN105489544B (zh) * | 2016-01-12 | 2018-05-29 | 惠州Tcl移动通信有限公司 | 打胶集成电路再利用的方法及其所需的植锡夹具 |
DE102016001425B4 (de) | 2016-02-10 | 2019-08-14 | Tdk-Micronas Gmbh | Testmatrixadaptervorrichtung |
CN107300668A (zh) * | 2016-04-14 | 2017-10-27 | 深圳市三联光智能设备股份有限公司 | 贴片轻触开关测试机构和贴片轻触开关编带机 |
US10276477B1 (en) | 2016-05-20 | 2019-04-30 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple stacked leadframes and a method of manufacturing the same |
CN107369632A (zh) * | 2017-07-12 | 2017-11-21 | 欧阳慧琳 | 一种未封装功率器件芯片的可靠性测试方法和系统 |
CN107589279B (zh) * | 2017-08-11 | 2020-01-14 | 中国人民解放军63686部队 | 小间距接线座的测试转接器 |
CN111103444A (zh) * | 2018-10-29 | 2020-05-05 | 三赢科技(深圳)有限公司 | 检测装置 |
CN109884502A (zh) * | 2019-03-06 | 2019-06-14 | 长江存储科技有限责任公司 | 芯片测试方法及装置、系统、控制设备及存储介质 |
JP7245721B2 (ja) | 2019-05-31 | 2023-03-24 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
KR102077471B1 (ko) * | 2019-12-09 | 2020-02-14 | 장병철 | 표면 실장형 집적회로 패키지용 테스트 소켓 |
KR102088699B1 (ko) * | 2019-12-09 | 2020-03-13 | 장병철 | 표면 실장형 집적회로 패키지를 테스트하는 방법 |
CN111696880B (zh) * | 2020-06-15 | 2021-08-20 | 西安微电子技术研究所 | 一种基于tsv硅晶圆重构的裸芯片kgd筛选方法 |
CN111696879B (zh) * | 2020-06-15 | 2021-08-31 | 西安微电子技术研究所 | 一种基于转接基板的裸芯片kgd筛选方法 |
JP7386190B2 (ja) | 2021-01-21 | 2023-11-24 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
JP7355773B2 (ja) | 2021-02-26 | 2023-10-03 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
CN113770068B (zh) * | 2021-11-11 | 2022-01-25 | 成都英思嘉半导体技术有限公司 | 一种高速射频芯片自动化测试装置及测试方法 |
CN114325001B (zh) * | 2021-12-31 | 2023-04-18 | 苏州英世米半导体技术有限公司 | 一种新型的翻盖式芯片测试座 |
KR102568131B1 (ko) * | 2023-02-06 | 2023-08-18 | 주식회사 비이링크 | 소켓 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60195465A (ja) * | 1984-03-19 | 1985-10-03 | Hitachi Ltd | 特性検査装置及び特性検査方法 |
US5006792A (en) * | 1989-03-30 | 1991-04-09 | Texas Instruments Incorporated | Flip-chip test socket adaptor and method |
US5559444A (en) * | 1991-06-04 | 1996-09-24 | Micron Technology, Inc. | Method and apparatus for testing unpackaged semiconductor dice |
US5495179A (en) * | 1991-06-04 | 1996-02-27 | Micron Technology, Inc. | Carrier having interchangeable substrate used for testing of semiconductor dies |
US5227717A (en) * | 1991-12-03 | 1993-07-13 | Sym-Tek Systems, Inc. | Contact assembly for automatic test handler |
US5483174A (en) * | 1992-06-10 | 1996-01-09 | Micron Technology, Inc. | Temporary connection of semiconductor die using optical alignment techniques |
KR960000793B1 (ko) * | 1993-04-07 | 1996-01-12 | 삼성전자주식회사 | 노운 굳 다이 어레이 및 그 제조방법 |
KR960011265B1 (ko) * | 1993-06-25 | 1996-08-21 | 삼성전자 주식회사 | 노운 굳 다이 어레이용 테스트 소켓 |
US5633122A (en) * | 1993-08-16 | 1997-05-27 | Micron Technology, Inc. | Test fixture and method for producing a test fixture for testing unpackaged semiconductor die |
US5572140A (en) * | 1993-08-25 | 1996-11-05 | Sunright Limited | Reusable carrier for burn-in/testing on non packaged die |
JP2908747B2 (ja) * | 1996-01-10 | 1999-06-21 | 三菱電機株式会社 | Icソケット |
US5721496A (en) * | 1996-01-23 | 1998-02-24 | Micron Technology, Inc. | Method and apparatus for leak checking unpackaged semiconductor dice |
-
1996
- 1996-05-10 KR KR1019960015463A patent/KR0175268B1/ko not_active IP Right Cessation
-
1997
- 1997-05-03 DE DE19718870A patent/DE19718870B4/de not_active Expired - Lifetime
- 1997-05-04 CN CN97104304A patent/CN1103495C/zh not_active Expired - Lifetime
- 1997-05-06 JP JP9115798A patent/JP3014338B2/ja not_active Expired - Fee Related
- 1997-05-09 US US08/853,906 patent/US5990692A/en not_active Expired - Lifetime
- 1997-07-22 TW TW086106157A patent/TW455977B/zh not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101452030B (zh) * | 2007-11-28 | 2012-07-04 | 京元电子股份有限公司 | 插座基板上具有开关元件的测试装置 |
CN101625394B (zh) * | 2008-07-08 | 2012-10-03 | 瑞萨电子株式会社 | 半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法 |
CN101975921A (zh) * | 2010-09-29 | 2011-02-16 | 上海天臣威讯信息技术有限公司 | 芯片测试板及测试方法、dfn封装器件测试板及测试方法 |
CN102650676A (zh) * | 2012-05-02 | 2012-08-29 | 威力盟电子(苏州)有限公司 | Led测试装置以及led测试方法 |
Also Published As
Publication number | Publication date |
---|---|
KR0175268B1 (ko) | 1999-04-01 |
KR970077411A (ko) | 1997-12-12 |
TW455977B (en) | 2001-09-21 |
JPH1090350A (ja) | 1998-04-10 |
US5990692A (en) | 1999-11-23 |
DE19718870A1 (de) | 1997-11-13 |
CN1165401A (zh) | 1997-11-19 |
DE19718870B4 (de) | 2005-07-07 |
JP3014338B2 (ja) | 2000-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1103495C (zh) | 未封装半导体芯片的测试装置 | |
JP2960649B2 (ja) | Kgdアレイ用テストアセンブリ | |
US5408190A (en) | Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die | |
KR101411565B1 (ko) | 싱귤레이션된 다이를 테스트하는 장치 및 방법 | |
US5367253A (en) | Clamped carrier for testing of semiconductor dies | |
KR101176858B1 (ko) | 인지된 양호한 다이를 산출하기 위한 테스트 방법 | |
US5534784A (en) | Method for probing a semiconductor wafer | |
KR960000793B1 (ko) | 노운 굳 다이 어레이 및 그 제조방법 | |
US5644247A (en) | Test socket and method for producing known good dies using the test socket | |
US5721496A (en) | Method and apparatus for leak checking unpackaged semiconductor dice | |
US6433410B2 (en) | Semiconductor device tester and method of testing semiconductor device | |
JP2846813B2 (ja) | バーンインソケット及びこれを使ったバーンインテスト方法 | |
KR950013605B1 (ko) | 번인 테스트용 칩 홀딩장치 및 그 제조방법 | |
US6828812B2 (en) | Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections | |
KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
KR950012291B1 (ko) | 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법 | |
US20020075023A1 (en) | Method for electrically testing a wafer interposer | |
KR100264907B1 (ko) | 반도체 다이스를 테스팅하기 위한 장치 | |
JPS62223679A (ja) | インサ−キツトテスタ用フイクスチヤ | |
KR950014752B1 (ko) | 인쇄회로보드를 이용한 노운 굳 다이 제조방법 | |
TW202318014A (zh) | 封裝陣列基板的測試裝置及其測試方法 | |
KR0151827B1 (ko) | 리드프레임을 이용한 노운 굳 다이 제조방법 | |
US20020003301A1 (en) | Method of connecting a die in an integrated circuit module | |
JPH10115659A (ja) | ベアチップテスト用治具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20030319 |
|
CX01 | Expiry of patent term |