TW202318014A - 封裝陣列基板的測試裝置及其測試方法 - Google Patents
封裝陣列基板的測試裝置及其測試方法 Download PDFInfo
- Publication number
- TW202318014A TW202318014A TW110139794A TW110139794A TW202318014A TW 202318014 A TW202318014 A TW 202318014A TW 110139794 A TW110139794 A TW 110139794A TW 110139794 A TW110139794 A TW 110139794A TW 202318014 A TW202318014 A TW 202318014A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- carrier plate
- jig
- circuit board
- floating
- Prior art date
Links
Images
Abstract
一種封裝陣列基板的測試裝置,包含:治具承載盤具有多個放置槽。具有插座彈簧連接器的球柵陣列封裝元件設置在治具承載盤的放置槽內。浮動載盤具有多個孔位,且孔位對應具有插座彈簧連接器的球柵陣列封裝元件。具有晶片的基板設置於浮動載盤上,基板的背面由浮動載盤的孔位暴露出來;電路板設置於治具承載盤的下表面,電路板與治具承載盤電性連接,且電路板經由排線與外部元件電性連接。上壓塊具有接觸面,當上壓塊的接觸面朝下與基板接觸,插座彈簧連接器與暴露於浮動載板的孔位的基板接觸時,以測試並判斷基板上的晶片是否有異常錯誤。
Description
本發明提供一種測試裝置及測試方法,特別的是一種封裝陣列基板的測試裝置及其測試方法。
近年來隨著電子科技、網路等相關技術的進步,全球電子市場需求升溫,尤其是多媒體、電腦、工作站、網路、通信相關設備等電子產品的需求量激增,帶動整個半導體產業蓬勃發展。
在電子產品中,積體電路晶片被視為核心樞紐,在現下對積體電路晶片需求大增的情況下,供應商除了確保測試準確無誤外,也需要擁有迅速且大量出貨的效率。
為了確保測試準確無誤需要進行檢測,目前的檢測尚需耗費大量的工時,在現今對積體電路晶片有大量需求的情況下,測試的效率將大幅影響整體的收益。
因此,如何提出一種快速且維持高準確性檢測的方式,能夠有效提升測試效率已成為一個重要的課題。
為了解決現有技術的缺陷,本發明的主目的是提供了一種封裝陣列基板的測試裝置及其測試方法,能夠降低檢測所花費的時間,提升測試效率。
本發明的另一目的是在晶片完成打線製程之後及在模壓之前進行測試,以判斷晶片是否完整及導線是否有焊接到連接點,若有異常錯誤則可以在模壓之前先排除異常錯誤,以解決現有技術中在模壓之後再進行測而無法進行重工的技術問題。
根據上述目的,本發明主要提出一種封裝陣列基板的測試裝置,包含:治具承載盤、多個球柵陣列封裝元件、浮動載盤、具有多個晶片的基板、上壓塊與電路板。其中,治具承載盤還具有上表面和下表面以及貫穿上表面及下表面的多個放置槽。多個球柵陣列封裝元件,各球柵陣列封裝元件上具有至少一對插座彈簧連接器(socket pogo pin),且各球柵陣列封裝元件分別設置在治具承載盤的放置槽內。具有多個晶片的基板,設置於浮動載盤的主動面上,使得基板的背面由浮動載盤的孔位暴露出來,上壓塊還具有接觸面,接觸面與基板的上表面接觸。浮動載盤具有主動面、背面及貫穿主動面及背面的多個孔位,且浮動載盤的各個孔位分別對應具有一對插座彈簧連接器的球柵陣列封裝元件。電路板設置於治具承載盤的下表面,電路板與治具承載盤電性連接,且電路板經由排線與外部元件電性連接,當上壓塊朝下使得上壓塊的接觸面與基板接觸,在各球柵陣列封裝元件上的插座彈簧連接器與暴露於浮動載板的各孔位的基板的該背面接觸時,以測試並判斷在基板上的各晶片是否有異常錯誤。
根據上述目的,本發明另外又提出一種封裝陣列基板的測試方法,包含:提供具有多個放置槽的治具承載盤;提供多個球柵陣列元件,各球柵陣列元件具有至少一對插座彈簧連接器,並將各插座彈簧連接器分別對應設置於治具承載盤的各放置槽內;提供具有多個孔位的浮動載盤,將浮動載盤對應設置在治具承載盤上方,使得各孔位對應在治具承載盤上的各放置槽;提供具有多個晶片的基板,並將各晶片分別對應浮動載盤上的各孔位;設置電路板在治具承載盤的下方,且電路板與在治具承載盤電性連接;及置放上壓塊在具有晶片的基板的上方,且上壓塊朝向基板的接觸面上具有多個接觸點,當上壓塊的該接觸面的接觸點與在基板上的晶片接觸時,電路板可以透過排線與外部元件電性連接以測試並判斷在基板上的各晶片是否有異常錯誤。
本發明的優點及特徵以及達到其方法將參照例示性實施例及附圖進行更詳細的描述而更容易理解。然而,本發明可以不同形式來實現且不應被理解僅限於此處所陳述的實施例。相反地,對所屬技術領域具有通常知識者而言,所提供的此些實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇。
請參考圖1,圖1為封裝陣列基板的測試裝置的示意圖。如圖1所示,本發明之封裝陣列基板的測試裝置包含:治具承載盤10、具有至少一對插座彈簧連接器902的球柵陣列封裝元件90、浮動載盤40、具有多顆晶片20的基板80、上壓塊30與電路板50。其中治具承載盤10還具有上表面11和下表面12以及貫穿上表面11及下表面12的多個放置槽13,將具有至少一對插座彈簧連接器902的球柵陣列封裝元件90放置於治具承載盤10的放置槽13中,使具有至少一對插座彈簧連接器902的球柵陣列封裝元件90固定不會晃動,並將電路板50設置於治具承載盤10的下表面12,與在治具承載盤10的放置槽13內的插座彈簧連接器90電性連接。具有多顆晶片20的基板80,其各晶片20與基板80之間以打線製程(wire bonding)形成導線(未在圖中表示),以電性連接各晶片20及基板80。
上壓塊30具有接觸面31,同時在接觸面31上還具有多個接觸點32可以與基板80上的晶片20電性連接。另外,浮動載盤40具有主動面41、背面42及貫穿主動面41及背面42的多個孔位43,其中浮動載盤40的主動面41朝上的孔位43與基板80的晶片20連接,同時孔位43與設置在治具承載盤10的放置槽13內的插座彈簧連接器90對應,使晶片20可通過孔位43與具有至少一對插座彈簧連接器902的球柵陣列封裝元件90電性連接,並且藉由浮動載盤40的孔位43與上壓塊30的接觸點32固定晶片20,使晶片20與插座彈簧連接器90接觸時不易變形,降低晶片20破損或金線倒塌的風險。
接下來請繼續參考圖1,在另一實施例中,本發明之封裝陣列基板的測試裝置包含:治具承載盤10、具有至少一對插座彈簧連接器902的球柵陣列封裝元件90、浮動載盤40、具有多個晶片20的基板80、上壓塊30與電路板50。將上壓塊30放置在基板80的多個晶片20上方,且朝向基板80方向的上壓塊30的接觸面31具有多個接觸點32,當上壓塊30的接觸面31的接觸點32與在基板80的多個晶片20接觸時,電路板50可以透過外部排線與晶片20電性連接以同時測試多個晶片20並判斷晶片20是否有異常錯誤。
再來請參考圖2,在另一實施例中,本發明之封裝陣列基板的測試裝置及其測試方法包含:治具承載盤10、具有至少一對插座彈簧連接器902的球柵陣列封裝元件90、浮動載盤40、具有多個晶片20的基板80、上壓塊30與電路板50。其中治具承載盤10還具有上表面11、下表面12、多個放置槽13、多個彈簧60及多個定位孔70,將具有至少一對插座彈簧連接器902的球柵陣列封裝元件90放置於治具承載盤10的放置槽13中,使具有至少一對插座彈簧連接器902的球柵陣列封裝元件90固定不會晃動,並將電路板50藉由多個定位孔70固接於治具承載盤10的下表面12,與在治具承載盤10的放置槽13內的具有至少一對插座彈簧連接器902的球柵陣列封裝元件90電性連接,然後將上壓塊30放置在基板80的多個晶片20上方,且上壓塊30朝向基板80的接觸面31具有多個接觸點32,另外,接觸點32的結構可為針錐狀體或是片狀體,當晶片20長邊超過15mm時使用片狀體,可以減少晶片20破片的風險,但此接觸點32結構不應被理解僅限於此處所陳述的實施例。
當上壓塊30朝基板80、晶片20及浮動載盤40接近時,上壓塊30的接觸面31的接觸點32可透過晶片20與在治具承載盤10上的具有至少一對插座彈簧連接器902的球柵陣列封裝元件90電性連接,同時彈簧60會受力收縮並分擔插座彈簧連接器90的壓力,接著電路板50將透過外部排線與晶片20電性連接以測試晶片20並判斷晶片20是否有異常錯誤,測試完畢後,當上壓塊30遠離基板80、晶片20及浮動載盤40時彈簧60會回復彈性且使得浮動載盤40遠離治具承載盤10,降低測試過程中晶片20及插座彈簧連接器90的使用壽命減損及破損風險。
接著請繼續參考圖1,在又一實施例中,本發明之封裝陣列基板的測試裝置及其測試方法包含:治具承載盤10、具有至少一對插座彈簧連接器902的球柵陣列封裝元件90、浮動載盤40、具有多個晶片20的基板80、上壓塊30與電路板50。其中電路板50為功能測試板,將上壓塊30放置在基板80的多個晶片20上方,且上壓塊30朝向基板80的接觸面31具有多個接觸點32,當上壓塊30的接觸面31的接觸點32透過晶片20與在治具承載盤10上的具有至少一對插座彈簧連接器902的球柵陣列封裝元件90電性連接時,功能測試板可以透過外部排線與晶片20電性連接以同時測試多個晶片20並判斷晶片20本身與銲線是否有異常錯誤,同時可通過外部排線電性連接電腦(未在圖中顯示)來具體定位出有異常錯誤的晶片20數量及位置。
再來請參考圖3,圖3為本發明的封裝陣列基板的測試裝置的測試流程圖。在說明圖3時也一併參考圖1。在本實施例中,首先,於步驟A01:將晶片20與基板80放置浮動載盤40的孔位43內,使晶片20與基板80固定不會晃動。接著,步驟A02:將浮動載盤40設置在治具承載盤10上方與具有至少一對插座彈簧連接器902的球柵陣列封裝元件90接觸,藉由浮動載盤40的連接孔43連接晶片20與具有至少一對插座彈簧連接器902的球柵陣列封裝元件90,使晶片20與具有至少一對插座彈簧連接器902的球柵陣列封裝元件90接觸時不易變形,降低晶片20破損或金線倒塌的風險。然後,步驟A03:將電路板50放在治具承載盤10下方與具有至少一對插座彈簧連接器902的球柵陣列封裝元件90電性連接。接下來,步驟A04:將上壓塊30放在晶片20與基板80上方,透過上壓塊30的接觸點32與晶片20電性連接。再來,步驟A05:電路板50透過外部排線與電腦(未在圖中顯示)電性連接以測試晶片20並判斷晶片20本身與銲線(未在圖中顯示)是否有異常錯誤。
上述所述者僅為本發明的較佳實施例,舉凡依本發明精神所作的等效修飾或變化,依照相同概念所提出的封裝陣列基板的測試裝置及其測試方法,皆應仍屬本發明涵蓋的範圍內。
10:治具承載盤
11:上表面
12:下表面
13:放置槽
20:晶片
30:上壓塊
31:接觸面
32:接觸點
40:浮動載盤
41:主動面
42:背面
43:孔位
50:電路板
60:彈簧
70:定位孔
80:基板
90:球柵陣列封裝元件
902:插座彈簧連接器
A01~A05:封裝陣列基板之測試流程
圖1為根據本發明所揭露的技術,表示封裝陣列基板的測試裝置的示意圖。
圖2為根據本發明所揭露的技術,表示封裝陣列基板的測試裝置的另一示意圖。
圖3為根據本發明所揭露的技術,表示封裝陣列基板的測試裝置的測試流程圖。
10:治具承載盤
11:上表面
12:下表面
13:放置槽
20:晶片
30:上壓塊
31:接觸面
32:接觸點
40:浮動載盤
41:主動面
42:背面
43:連接孔
50:電路板
80:基板
90:球柵陣列封裝結構
902:插座彈簧連接器
Claims (10)
- 一種封裝陣列基板的測試裝置,包含: 一治具承載盤,具有一上表面和一下表面,該治具承載盤具有貫穿該上表面及該下表面的多個放置槽; 多個球柵陣列封裝元件,各該球柵陣列封裝元件上具有至少一對插座彈簧連接器,且各該球柵陣列封裝元件設置於該治具承載盤的各該放置槽內; 一浮動載盤,具有一主動面、一背面及貫穿該主動面及該背面的多個孔位,該浮動載盤的該些孔位分別對應具有該對插座彈彈簧連接器的各該球柵陣列封裝元件; 具有多個晶片的一基板,設置於該浮動載盤的該主動面上,使得該基板的一背面由該浮動載盤的該些孔位暴露出來; 一上壓塊,具有一接觸面,該接觸面朝下與該基板的一上表面接觸;以及 一電路板,設置於該治具承載盤的一下方,該電路板與在該治具承載盤電性連接,且該電路板經由一排線與一外部元件電性連接, 當該上壓塊朝下使得該上壓塊的該接觸面與該基板接觸,在各該球柵陣列封裝元件上的該對插座彈簧連接器與暴露於該浮動載板的各該孔位的該基板的該背面接觸時,以測試並判斷在該基板上的各該晶片是否有一異常錯誤。
- 如請求項1所述的封裝陣列基板的測試裝置,其中該治具承載盤上還設有多個彈簧,當該上壓塊遠離開該浮動載盤時該些彈簧會回復彈性且使得該浮動載盤遠離該治具承載盤。
- 如請求項1所述的封裝陣列基板的測試裝置,其中該治具承載盤還設有多個定位孔,該電路板藉由該些定位孔固接於該治具承載盤的該下表面。
- 如請求項1所述的封裝陣列基板的測試裝置,其中該上壓塊的該接觸面上還具有多個接觸點結構,該些接觸點結構可以是一針錐狀體或是一片狀體。
- 如請求項1所述的封裝陣列基板的測試裝置,其中各該晶片利用一導線與該基板電性連接。
- 一種封裝陣列基板之測試方法,包含: 提供具有多個放置槽的一治具承載盤; 提供多個球柵陣列元件,各該球柵陣列元件具有至少一對插座彈簧連接器,並將各該插座彈簧連接器分別對應設置於該治具承載盤的各該放置槽內; 提供具有多個孔位的一浮動載盤,將該浮動載盤對應設置在該治具承載盤上方,使得各該孔位對應在該治具承載盤上的各該放置槽; 提供具有多個晶片的一基板,並將各該晶片分別對應該浮動載盤上的各該孔位; 設置一電路板在該治具承載盤的一下方,且該電路板與在該治具承載盤電性連接;及 置放一上壓塊在具有該些晶片的該基板的上方,且該上壓塊朝向該基板的一接觸面上具有多個接觸點,當該上壓塊的該接觸面的該些接觸點與在該基板上的該些晶片接觸時,該電路板可以透過一排線與一外部元件電性連接以測試並判斷在該基板上的各該晶片是否有一異常錯誤。
- 如請求項6所述的封裝陣列基板之測試方法,其中該電路板為一功能測試板。
- 如請求項6所述的封裝陣列基板之測試方法,其中該接觸點為一針錐狀體或是一片狀體。
- 如請求項6所述的封裝陣列基板之測試方法,其中該異常錯誤由與該排線電性連接的一電腦來定位其中之該或是其中該些晶片有異常錯誤。
- 如請求項6所述的封裝陣列基板的測試裝置,其中在各該晶片與該基板之間以一打線製程形成一導線以電性連接各該晶片及該基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110139794A TWI767860B (zh) | 2021-10-27 | 2021-10-27 | 封裝陣列基板的測試裝置及其測試方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110139794A TWI767860B (zh) | 2021-10-27 | 2021-10-27 | 封裝陣列基板的測試裝置及其測試方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI767860B TWI767860B (zh) | 2022-06-11 |
TW202318014A true TW202318014A (zh) | 2023-05-01 |
Family
ID=83103864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110139794A TWI767860B (zh) | 2021-10-27 | 2021-10-27 | 封裝陣列基板的測試裝置及其測試方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI767860B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006292727A (ja) * | 2005-03-18 | 2006-10-26 | Alps Electric Co Ltd | 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法 |
JP2007227341A (ja) * | 2006-01-30 | 2007-09-06 | Alps Electric Co Ltd | ガイド部材及びガイド部材を備えた接続ボード並びにガイド部材の製造方法 |
CN201606971U (zh) * | 2009-11-28 | 2010-10-13 | 杭州吴泰印刷包装机械有限公司 | 机组式凹版印刷机专用空气调节装置 |
US10564212B2 (en) * | 2017-11-02 | 2020-02-18 | Xilinx, Inc. | Integrated circuit package testing system |
-
2021
- 2021-10-27 TW TW110139794A patent/TWI767860B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI767860B (zh) | 2022-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101411565B1 (ko) | 싱귤레이션된 다이를 테스트하는 장치 및 방법 | |
US7112985B2 (en) | Method for testing using a universal wafer carrier for wafer level die burn-in | |
KR960008514B1 (ko) | 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법 | |
US7129730B2 (en) | Probe card assembly | |
US5721496A (en) | Method and apparatus for leak checking unpackaged semiconductor dice | |
US11199578B2 (en) | Testing apparatus and testing method | |
TWI767860B (zh) | 封裝陣列基板的測試裝置及其測試方法 | |
US20070285115A1 (en) | Universal wafer carrier for wafer level die burn-in | |
TWM624753U (zh) | 封裝陣列基板的測試裝置 | |
KR102366589B1 (ko) | 시스템 보드의 dut 특성 분석용 일체형 인터포저 | |
JPH07113840A (ja) | 半導体ダイの試験に使用される交換可能な基板を備えたキャリア | |
US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
JP2011038930A (ja) | プローブカード及び被検査装置のテスト方法 | |
TW201443454A (zh) | 晶片測試機 | |
US6335226B1 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
TWI311350B (en) | A testing method of ball grid array package | |
JPH09329646A (ja) | 半導体装置の試験装置 | |
TW201443451A (zh) | 測試模組 | |
CN113161251A (zh) | 芯片封装的工艺内测试方法及装置 |