CN101625394B - 半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法 - Google Patents
半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法 Download PDFInfo
- Publication number
- CN101625394B CN101625394B CN2009101401520A CN200910140152A CN101625394B CN 101625394 B CN101625394 B CN 101625394B CN 2009101401520 A CN2009101401520 A CN 2009101401520A CN 200910140152 A CN200910140152 A CN 200910140152A CN 101625394 B CN101625394 B CN 101625394B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- device area
- inspection
- semi
- conductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
一种半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法。检查用夹具需要根据不同设计的承载带的品种而分别设计吸附孔的位置。检查用夹具(10)将具有器件区域和非器件区域的承载带按压到探测器而进行半导体芯片的特性检查,器件区域和非器件区域均形成为带状,器件区域是在行进方向上重复配置有半导体芯片及与半导体芯片电连接的导体图案的区域,非器件区域设置在器件区域的侧方,在行进方向上排列形成有多个扣齿孔,上述检查用夹具具有按压承载带的按压面(20),并且按压面(20)在与非器件区域且没有形成扣齿孔的区域相对的共用部相对区域(FCA)上具有吸附承载带的吸附孔(21)的开口部(22)。
Description
技术领域
本发明涉及到一种半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法。
背景技术
近些年来,液晶显示器的驱动电路等中使用在称为TAB(TapeAutomated Bonding:卷带自动结合)带的承载带上安装了半导体芯片的半导体产品。在进行这种半导体芯片的电气特性试验时,一般在长尺状的承载带上安装了多个半导体芯片的状态下进行。在承载带上,在长尺方向上预先重复排列形成有导体图案,多个半导体芯片分别安装在导体图案上。
根据电气特性检查的结果,判断为合格品的半导体芯片从TAB带切断,单片化为带TAB的半导体装置,并安装于液晶面板等。
电气特性合格与否的检查是在将承载带抵接于在与半导体芯片之间接收检查信号的探测器的状态下进行。作为这种检查中使用的工具种类之一,有被称为吸附板的检查用夹具。
吸附板是如下夹具:对承载带进行真空吸附而定位后,将和半导体芯片连接的测试焊盘与探测器抵接而电连接。
作为上述检查用夹具,公知有图7所示的压力板201(参照下述专利文献1)。在压力板201上,在按预定间隔形成的器件孔202~206的周围分别设置有吸附孔212。并且,通过使吸附孔212真空化,可将承载带吸附保持于按压面207~209。
该压力板201在躲避检查对象的半导体芯片的躲避槽的器件孔204周围不设置吸附孔,对其前后的器件孔202、203、205、206在周围分别设置吸附孔212。
专利文献1:日本特开2006-250855号公报
但是,上述专利文献1所述的压力板201在与检查对象的半导体芯片对应的器件孔204的周围未设置吸附孔。因此,在该半导体芯片的附近对承载带的吸附力较弱,存在测试焊盘和探测器的接触不良的问题。
针对这一点,在上述压力板201中,在器件孔204的周围也同样设置吸附孔212的情况下,仍会出现测试焊盘和探测器之间接触不良的问题。这是因为,吸附孔212设置在承载带的测试焊盘的正上方。即,当进行承载带的真空抽气时,检查对象的半导体芯片的测试焊盘被吸起,与探测器的接触状态改变,造成检查信号的接收不均匀。
另一方面,现有的检查用夹具需要根据半导体芯片、导体图案的形状、尺寸按照各承载带进行专门的设计。这是因为,当吸附了包括测试焊盘在内的导体图案时,如上所述探测器和测试焊盘的接触状态改变,可能将合格的半导体芯片判断为不合格。
因此,现有的检查用夹具的吸附孔需要根据不同设计的承载带的品种而分别设计。因此,除了夹具本身的设计及制造成本外,多个夹具的管理成本、对不同承载带进行电气特性检查时更换夹具的作业成本等也很高。
发明内容
本发明的一种检查用夹具,将具有器件区域和非器件区域的承载带按压到探测器而进行半导体芯片的特性检查,上述器件区域和非器件区域均形成为带状,上述器件区域是在行进方向上重复配置有上述半导体芯片及与上述半导体芯片电连接的导体图案的区域,上述非器件区域设置在上述器件区域的侧方,在上述行进方向上排列形成有多个扣齿孔,上述检查用夹具具有按压上述承载带的按压面,并且,上述按压面在与上述非器件区域且没有形成上述扣齿孔的区域相对的位置上具有吸附上述承载带的吸附孔的开口部。
在上述发明中,行进方向是指承载带的长度方向。并且,侧方是指与行进方向交叉的方向。
并且,器件区域和非器件区域分别是在承载带的行进方向上带状延伸的区域。
在本发明中,器件区域是指包含重复配置的半导体芯片及导体图案的最小宽度的带状区域。并且,非器件区域是指承载带中除了器件区域以外的区域。
具体而言,在半导体芯片及导体图案在承载带上重复排列成一列时,器件区域形成为一条带状,非器件区域形成为在器件区域的一侧或两侧延伸的带状。并且,在半导体芯片及导体图案在承载带上排列为多列时,器件区域形成为多条带状。并且,非器件区域在器件区域之间或宽度方向的端部侧形成为一条或二条以上的带状。
并且,作为本发明的检查用夹具的更具体的实施方式,也可以是如下构造,多个上述开口部在上述行进方向上等间隔地排列形成。
并且,作为本发明的检查用夹具的更具体的实施方式,也可以是如下构造,多个上述开口部在上述行进方向上排列而形成在直线上,上述开口部所排列的直线与上述扣齿孔所排列的直线相对设置。
并且,作为本发明的检查用夹具的更具体的实施方式,也可以是如下构造,上述开口部与在上述行进方向上彼此相邻的上述扣齿孔之间的中间位置相对设置。
在上述发明中,相邻的扣齿孔的中间位置不一定是指连接该扣齿孔的中心的线段的严格的中央位置,只要可发挥本发明的效果,也可位于其周围的预定范围内。
并且,作为本发明的检查用夹具的更具体的实施方式,也可以是如下构造,上述开口部在上述按压面上仅设置于与上述非器件区域且没有形成上述扣齿孔的区域相对的位置。
并且,作为本发明的检查用夹具的更具体的实施方式,也可以是如下构造,上述按压面在与上述半导体芯片相对的位置上具有器件孔。
并且,本发明的一种半导体芯片的检查装置,具有:上述检查用夹具;链轮,使旋转齿与上述扣齿孔扣合而在上述行进方向上传送上述承载带;升降装置,使上述检查用夹具相对于上述承载带进行升降驱动;抽气装置,对上述吸附孔进行真空抽气,使上述承载带吸附于上述开口部;以及探测器,与吸附于上述检查用夹具的上述承载带抵接,在与上述半导体芯片之间接收检查信号。
在上述发明中,对吸附孔进行真空抽气是指使吸附孔的内部成为氛围气压以下的负压,其真空度没有特别限定。
并且,本发明的一种半导体芯片的检查方法,使用具有器件区域和非器件区域的承载带检查上述半导体芯片,上述器件区域和非器件区域均形成为带状,上述器件区域是在行进方向上重复配置有上述半导体芯片及与上述半导体芯片电连接的导体图案的区域,上述非器件区域设置在上述器件区域的侧方,在上述行进方向上排列形成有多个扣齿孔,上述半导体芯片的检查方法包括以下步骤:吸附步骤,对上述非器件区域且没有形成上述扣齿孔的区域进行真空吸附,从而对上述承载带进行定位;和检查步骤,使定位的上述承载带按压探测器,进行上述半导体芯片的特性检查。
在上述发明中,真空吸附是指利用负压吸附承载带,其真空度没有特别限定。
并且,本发明的一种半导体装置的检查方法,包括以下步骤:安装步骤,在承载带的导体图案上分别接合半导体芯片,上述承载带具有均形成为带状的器件区域和非器件区域,上述器件区域是重复配置有上述导体图案的区域,上述非器件区域设置在上述器件区域的侧方,重复配置有扣齿孔;吸附步骤,对上述承载带上的上述非器件区域且没有形成上述扣齿孔的区域进行真空吸附,从而对上述承载带进行定位;检查步骤,使定位的上述承载带按压探测器,进行上述半导体芯片的特性检查;以及切断步骤,将所检查的上述半导体芯片及与该半导体芯片接合的上述导体图案从上述承载带切断。
此外,本发明的各种构成要素无需分别独立存在,也可使多个构成要素形成为一个部件,或一个构成要素由多个部件形成,或构成要素是其他构成要素的一部分,或某构成要素的一部分和其他构成要素的一部分重复。
并且,在说明本发明的半导体芯片的检查方法、半导体装置的制造方法时,依次记载了多个步骤,但除了特别声明的情况外,该记载顺序不一定是执行工序的顺序。并且,除了特别声明的情况外,多个步骤不限于分别在不同的时序进行,也可在某个步骤的进行过程中进行其他步骤,或者某步骤的执行时序和其他步骤的执行时序部分或全部重叠。例如,通过检查用夹具吸附承载带的步骤和通过检查用夹具将承载带按压到探测器的步骤可以是前后进行,也可同时进行。
根据本发明,提供一种能够对不同设计的多种承载带通用的半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法。由此,能够大幅降低检查用夹具的设计、制造及管理成本、电气特性检查时的作业成本。
附图说明
图1(a)是表示本发明的实施方式涉及的检查用夹具的一例的俯视图,图1(b)是其B-B剖视图。
图2是本实施方式中使用的承载带的俯视图。
图3(a)至图3(c)是表示承载带和半导体芯片的位置关系的示意图。
图4是包括本实施方式的检查用夹具的检查装置的示意图。
图5是表示检查用夹具的变形例的俯视图。
图6是表示检查用夹具的其他变形例的俯视图。
图7是现有的检查用夹具的透视图。
具体实施方式
以下参照附图说明本发明的实施方式。此外,在所有附图中,对同样的构成要素标以相同的标号,并适当省略说明。
图1(a)是表示本发明的实施方式涉及的检查用夹具10的一例的俯视图,图1(b)是其B-B剖视图。图2是和本实施方式的检查用夹具10一起使用的承载带50的俯视图。
首先说明检查用夹具10及承载带50的概要。
承载带50具有均形成为带状的器件区域D和非器件区域ND,上述器件区域D是半导体芯片60及与其电连接的导体图案62在行进方向(图1、2中的左右方向)上重复配置的区域,上述非器件区域ND设置在器件区域D的侧方,在行进方向上排列形成有多个扣齿孔(Sprocket hole)52。
另一方面,检查用夹具10将承载带50压向探测器70(参照图4),进行半导体芯片60的特性检查。
并且,检查用夹具10具有按压承载带50的按压面20,并且按压面20在非器件区域ND且与没有形成扣齿孔52的区域(共用部CA)相对的位置(共用部相对区域FCA)上具有吸附承载带50的吸附孔21的开口部22。
接着详细说明承载带50及本实施方式的检查用夹具10。
(承载带)
承载带50是在内部布置有内部导线的挠性树脂薄膜66的表面上形成有导体图案62的柔性基板。导体图案62包括:与半导体芯片60的凸块电极64接合的接合焊盘;与检查装置100(参照图4)的探测器70抵接的测试焊盘。
树脂薄膜66一般使用聚酰亚胺,导体图案62一般使用铜。
测试焊盘有设置在承载带50上搭载的半导体芯片60的表面侧的情况及设置在背面侧的情况。
图3是表示承载带50和半导体芯片60的位置关系的示意图。该图3(a)是所谓COF(Chip On Film:薄膜覆晶)构造,是在树脂薄膜66的上表面上形成的导体图案62上安装半导体芯片60的凸块电极64的方式。
在对COF构造的半导体芯片60进行特性检查时,导体图案62(测试焊盘)设置在半导体芯片60的搭载面一侧,所以从该图3(a)的上侧将探测器70按压到承载带50。
该图3(b)和图3(c)是所谓TCP(Tape Carrier Package:带载封装)构造。其中,图3(b)称为面朝下类型,图3(c)是面朝上类型。TCP构造下,导体图案62中,接合焊盘部分成为不被树脂薄膜66支持的飞线(Flying lead)。焊盘上安装的半导体芯片60与飞线一起被树脂密封。
在面朝下类型的TCP构造的情况下,特性检查用的探测器70从半导体芯片60的搭载面侧即图(b)的上方侧与承载带50抵接。
另一方面,在面朝上类型的TCP构造的情况下,探测器70从半导体芯片60的非搭载面侧即图(c)的上方侧与承载带50抵接。
因此,对承载带50进行真空吸附的本实施方式的检查用夹具10,在COF构造及面朝下类型的TCP构造时,与半导体芯片60的背面侧抵接。另一方面,对于面朝上类型的TCP构造的承载带50,检查用夹具10与半导体芯片60的表面侧抵接。
如图2所示,本实施方式中使用的承载带50上,半导体芯片60及导体图案62在宽度方向(图2的上下方向)的中央重复配置。即,承载带50在宽度方向的中央具有器件区域D,在其两侧具有非器件区域ND。
非器件区域ND中,沿着承载带50的行进方向穿透设置多个扣齿孔52。
扣齿孔52上扣合下述链轮72(参照图4)的旋转齿,使承载带50和半导体芯片60一起在行进方向上传送。
在本实施方式中,承载带50上在行进方向上彼此相邻的扣齿孔52的中间位置被检查用夹具10吸附。
(检查用夹具)
检查用夹具10中,在绝缘性基材26上器件孔24和吸附孔21分别在预定方向上重复形成,在和承载带50相对的一侧(图1(b)中的下方)形成有平坦的按压面20。
并且,按压面20上,配列设置有吸附孔21的开口部22,且在和半导体芯片60相对的位置上形成有器件孔24。
使器件孔24和吸附孔21的重复方向与承载带50的行进方向一致,使按压面20接近承载带50,将吸附孔21抽气为负压,从而可将承载带50吸附保持于按压面20。
检查用夹具10的宽度尺寸(图1(a)的上下方向)与被其吸附的承载带50的宽度尺寸相同,或比承载带50的宽度大。
因此,可在检查用夹具10的按压面20上吸附保持承载带50的整个面。
如图1、2所示,按压面20上在与包含半导体芯片60及导体图案62在内的器件区域D相对的位置上,虚拟地形成有器件相对区域FD。本实施方式的器件相对区域FD在将承载带50吸附保持于按压面20时包括用于躲避半导体芯片60的器件孔24的一部分或全部。
在器件相对区域FD的宽度方向两侧虚拟地形成有和非器件区域ND(参照图2)相对的非器件相对区域FND(参照图1)。
此外,承载带50的宽度尺寸和按压面20的宽度尺寸相等的本实施方式中,非器件相对区域FND形成在按压面20的宽度方向的端部。并且,非器件相对区域FND在进行特性检查时与承载带50的非器件区域ND相对而重合。并且,承载带50被检查用夹具10吸附时,扣齿孔52与按压面20的非器件相对区域FND抵接。换言之,本实施方式的按压面20的宽度尺寸覆盖承载带50的扣齿孔52。
另一方面,当承载带50的宽度尺寸小于按压面20的宽度尺寸时,按压面20的宽度方向的端部产生不与承载带50抵接的剩余区域。这种情况下,将和非器件区域ND相对的按压面20内的区域称为非器件相对区域FND。并且,在按压面20的宽度方向的端部上虚拟地形成的上述剩余区域不属于非器件相对区域FND,也不属于器件相对区域FD。
吸附孔21的开口部22在按压面20上形成于上述非器件相对区域FND。这样一来,通过检查用夹具10吸附保持承载带50时,在承载带50的非器件区域ND的内部可设置吸附位置54。
并且,开口部22在按压面20的非器件相对区域FND上与承载带50中的扣齿孔52的非形成区域相对设置。
这是因为,当吸附位置54与扣齿孔52干扰时,周边空气从扣齿孔52流入该吸附孔21,因此无法对吸附孔21的内部进行真空抽气。
因此,在本实施方式的检查用夹具10中,在共用部相对区域FCA的内部设置开口部22。
在共用部相对区域FCA的内部,开口部22的配置位置及个数没有特别限定。开口部22的配置图案也不特别限定为直线状、锯齿状等。
在本实施方式的检查用夹具10中,如图1(a)所示,多个开口部22在承载带50的行进方向上等间隔地排列形成。并且,在本实施方式的检查用夹具10中,多个开口部22在行进方向上配列而形成在直线上,开口部22(吸附位置54)所排列的直线和扣齿孔52排列的直线相对设置(参照图2)。
进一步,本实施方式的开口部22与承载带50上在行进方向上彼此相邻的扣齿孔52之间的中间位置相对设置。因此,承载带50的吸附位置54为在排列方向上相邻的扣齿孔52的中间位置。
并且,在本实施方式中,开口部22仅设置于承载带50上的非器件区域ND中且没有形成扣齿孔52的共用部CA(参照图2)所相对的共用部相对区域FCA上。
此外,开口部22形成在器件孔24的内部,或靠近器件孔24而形成。这种情况下,抽气装置90(参照图4)对吸附孔21内部的空气及器件孔24内部的空气进行抽气,从而可将承载带50吸附在按压面20上。
(检查装置)
图4是包括检查用夹具10的检查装置100的示意图。
检查装置100具有:本实施方式的检查用夹具10;链轮72,使旋转齿与扣齿孔52扣合,在行进方向上传送承载带50;升降装置96,使检查用夹具10相对于承载带50进行升降驱动;抽气装置90,对吸附孔21进行真空抽气,使承载带50吸附到开口部22;以及探测器70,与吸附于检查用夹具10的承载带50抵接,在与半导体芯片60之间接收检查信号。
在本实施方式中,如该图4所示,使用面朝上类型的TCP构造的承载带50。承载带50辊状缠绕到供给卷轴(未图示)上而用于特性试验。并且,在包括一个或多个(图4中为三个)半导体芯片60的预定长度范围内,承载带50吸附于检查用夹具10而按压到探测器70。
探测器70从基台82上放置的信号处理装置80的上表面突出,设置有多个探测器70。探测器70的前端分别与导体图案62的测试焊盘分别抵接,从而使信号处理装置80生成的测试信号输入到半导体芯片60。并且,预定的输出信号从探测器70取入到信号处理装置80,从而进行半导体芯片60的电气特性检查。
也可在信号处理装置80上设置多部探测器70,以同时从多个半导体芯片60接收检查信号。
抽气装置90具有:覆盖检查用夹具10的上表面的盖子92;和经由盖子92而与各吸附孔21连通的抽气管94。抽气管94具有挠性,可与升降驱动的检查用夹具10的高度位置无关地对吸附孔21进行真空抽气。
链轮72在承载带50的行进方向上设置在检查用夹具10的前后。本实施方式中,对应于设置在承载带50的宽度方向两侧的扣齿孔52,在检查用夹具10的前后各配置两部链轮72。
在本实施方式的检查装置100中,通过进行以下步骤可进行半导体芯片60的电气特性检查。
(半导体芯片的检查方法)
本实施方式的检查方法包括以下步骤:吸附步骤,对非器件区域ND且没有形成扣齿孔52的共用部CA进行真空吸附,定位承载带50;和检查步骤,使定位的承载带50按压探测器70,进行半导体芯片60的特性检查。
在吸附步骤中,首先旋转驱动链轮72,使搭载了半导体芯片60的长尺状的承载带50在行进方向上移动预定长度。并且,以器件孔24和半导体芯片60、开口部22和吸附位置54在预定的位置高精度地重合的方式,将承载带50定位于按压面20。
接着,运行升降装置96,使检查用夹具10从承载带50的上方靠近,并且运行抽气装置90,对吸附孔21进行真空抽气。这样一来,承载带50的上表面吸附保持于按压面20,承载带50相对于检查用夹具10定位。
在检查步骤中,首先,升降装置96继续使检查用夹具10朝向探测器70下降,以预定的按压力将导体图案62的测试焊盘与探测器70的前端抵接。
接着,经由探测器70在信号处理装置80和半导体芯片60之间接收测试信号,进行半导体芯片60的合格与否的检查。
(半导体装置的制造方法)
本实施方式的半导体装置的制造方法包括以下步骤:安装步骤,在上述承载带50的导体图案62上分别接合半导体芯片60;与电气特性检查相关的上述各步骤;以及切断步骤,将检查的半导体芯片60及与其接合的异体图案62从承载带50切断。
在安装步骤中,将半导体芯片60的凸块电极64通过所谓金凸块而与导体图案62的接合焊盘结合。
吸附步骤和检查步骤如上所述。
并且,仅保留特性检查的结果判断为合格品的半导体芯片60,将判断为非合格品的半导体芯片60从承载带50去除。仅保留了合格品的半导体芯片60的承载带50在辊状缠绕的状态下传送。并且,例如在液晶面板的组装线的切断步骤中,辊状的承载带50再次平坦地拉伸。并且,半导体芯片60和导体图案62及包含导体图案62的树脂薄膜66一起从承载带50切断,单片化为半导体装置。
说明上述实施方式的检查用夹具10的作用效果。
在本实施方式的检查用夹具10中,按压面20在与承载带50上非器件区域ND且没有形成扣齿孔52的区域(共用部CA)相对的位置(共用部相对区域FCA)上具有吸附承载带50的吸附孔21的开口部22。根据上述构成,检查用夹具10可真空吸附承载带50的非器件区域ND而对其定位。因此,即使是品种固有的区域即器件区域D的设置不同的承载带50,也可通用检查用装置10。
并且,开口部22设置在与非器件区域ND相对的非器件相对区域FND上,因此不会吸附承载带50的导体图案62。因此,不会出现导体图案62和探测器70的电接触不良,可良好地进行半导体芯片60的电气特性检查。
并且,开口部22相对于扣齿孔52的非形成区域而设置,因此在吸附承载带50时,周边空气不会通过扣齿孔52流入到开口部22。因此,承载带50不会局部或整体吸附不良。
并且,在本实施方式中,开口部22在行进方向上等间隔地排列形成。因此,在作为特性检查对象的半导体芯片60的附近也均匀地配置有吸附孔21,按压面20和承载带50均衡地紧密贴合。
并且,在本实施方式中,开口部22与和在行进方向上排列的扣齿孔52分别相对的位置设置在同一直线上。这样一来,和开口部22相对的吸附位置54的位置可与扣齿孔52及导体图案62均衡地分离。
并且,承载带50的器件区域D根据品种固有的设计不同而其宽度尺寸增减,最大时非常接近扣齿孔52。但是,器件区域D不进入到在行进方向上排列的扣齿孔52的形成区域的内侧,因此通过将吸附位置54设置在和扣齿孔52同一直线上,可对应各种宽度尺寸的器件区域D。
此外,在更换多种承载带50而进行特性检查时,作为承载带50,优选在行进方向上排列的扣齿孔52的间隙及在宽度方向上相对的扣齿孔52之间的间隔相同。
并且,在本实施方式中,开口部22与在行进方向上彼此相邻的扣齿孔52的中间位置相对而设置。根据上述构成,可使承载带50上的吸附位置54在行进方向上与扣齿孔52及导体图案62均衡地分离。
并且,在本实施方式中,在按压面20上,仅在非器件区域ND且与没有形成扣齿孔52的区域相对的位置上(共用部相对区域FCA)设置开口部22。根据上述构成,在根据承载带50的各品种而不同设计的器件区域D中不存在开口部22,可最大限度地实现检查用夹具10的通用化。
并且,在本实施方式中,按压面20在和半导体芯片60相对的位置上具有器件孔24。根据上述构成,即使在从承载带50上被按压面20按压的上表面突出有半导体芯片60时(TCP构造的面朝上类型:参照图3(c)),也可通过器件孔24而避开半导体芯片60。这样一来,可通过开口部22在吸附位置54进行吸附,通过按压面20对承载带50进行按压。
并且,根据具有器件孔24的按压面20,即使在从承载带50上与按压面20相反的一侧突出有半导体芯片60时(COF构造或TCP构造的面朝下类型:参照图3(a)、(b)),也同样可进行承载带50的吸附及按压。
因此,根据在按压面20上具有器件孔24的检查用夹具10,可进一步提高通用性。
并且,在本实施方式的半导体芯片的检查方法及包含该方法在内的半导体装置的制造方法中,包括吸附步骤,对非器件区域ND且没有形成扣齿孔52的区域(共用部CA)进行真空吸附而定位承载带50。这样一来,对于品种固有的区域即器件区域D的设计不同的承载带50,也可同样进行定位。
此外,本发明不限于上述实施方式,只要可实现本发明的目的,则还包括各种变形、改良等。
图5是表示检查用夹具的第一变形例的俯视图。该检查用夹具12和图1所示的检查用夹具10的不同点在于,在按压面20上不设置器件孔24,器件相对区域FD是平坦面。
即,上述检查用夹具12用于对COF构造的承载带50、搭载在面朝下类型的TCP构造的承载带50上的半导体芯片60进行电气特性检查。
对于检查用夹具12,与吸附的承载带50的器件区域D对应地,在按压面20上也虚拟地划分形成有器件相对区域FD和非器件相对区域FND。并且,非器件相对区域FND中,在按压面20的相对位置上未设置扣齿孔52的共用部相对区域FCA上,形成有开口部22。
图6是表示检查用夹具的第二变形例的俯视图。该检查用夹具14中,在行进方向上排列设置的多个开口部22排列的直线与扣齿孔52排列的直线不相对。即,在检查用夹具10的俯视图中,开口部22和扣齿孔52分别配置在平行且不同的直线上。
具体而言,开口部22排列设置在比扣齿孔52的相对位置靠宽度方向外侧的位置上。即,在检查用夹具14中,开口部22排列的直线与在承载带50上扣齿孔52排列的直线不重合。
通过在上述位置上设置开口部22,检查用夹具14和图1所示的检查用夹具10相比,在承载带50中可使扣齿孔52和吸附位置54的距离进一步分离,并在行进方向可将承载带50稳定地吸附到按压面20上。
此外,在检查用夹具10、12、14中,开口部22均和扣齿孔52等间距地设置,但本发明不限于此,也可使在行进方向上排列的开口部22的间距和扣齿孔52的间距不同。这种情况下,为了使吸附位置54和扣齿孔52互不干扰,可以将开口部22(吸附位置54)的间距设置为扣齿孔52的间距的整数倍。
除此以外,检查用夹具10、12、14中,在按压面20的宽度方向的一侧或两侧,也可以在行进方向上延伸地竖立设置用于引导承载带50的肋。
这样一来,只要不妨碍按压面20对承载带50的吸附,则在检查用夹具10、12、14中也可在按压面20上形成有凹凸。
进一步,在本实施方式中,吸附位置54不仅可设置在共用部CA的内部,一部分吸附位置54也可设置在器件区域D的内部。这种情况下,虽然检查用夹具10、12、14的通用性减少,但承载带50被更良好地吸附,可提高其位置精度。
Claims (9)
1.一种检查用夹具,将具有器件区域和非器件区域的承载带按压到探测器而进行半导体芯片的特性检查,
上述器件区域和非器件区域均形成为带状,
上述器件区域是在行进方向上重复配置有上述半导体芯片及与上述半导体芯片电连接的导体图案的区域,
上述非器件区域设置在上述器件区域的侧方,在上述行进方向上排列形成有多个扣齿孔,
上述检查用夹具的特征在于,
具有按压上述承载带的按压面,并且,
上述按压面在与上述非器件区域且没有形成上述扣齿孔的区域相对的位置上具有吸附上述承载带的吸附孔的开口部。
2.根据权利要求1所述的检查用夹具,其中,
多个上述开口部在上述行进方向上等间隔地排列形成。
3.根据权利要求1所述的检查用夹具,其中,
多个上述开口部在上述行进方向上排列而形成在直线上,
上述开口部排列而成的直线与上述扣齿孔排列而成的直线相对设置并重合。
4.根据权利要求3所述的检查用夹具,其中,
上述开口部与在上述行进方向上彼此相邻的上述扣齿孔之间的中间位置相对设置。
5.根据权利要求1所述的检查用夹具,其中,
上述开口部在上述按压面上仅设置于与上述非器件区域且没有形成上述扣齿孔的区域相对的位置。
6.根据权利要求1所述的检查用夹具,其中,
上述按压面在与上述半导体芯片相对的位置上具有器件孔。
7.一种半导体芯片的检查装置,具有:
权利要求1至6中任一项所述的检查用夹具;
链轮,使旋转齿与上述扣齿孔扣合而在上述行进方向上传送上述承载带;
升降装置,使上述检查用夹具相对于上述承载带进行升降驱动;
抽气装置,对上述吸附孔进行真空抽气,使上述承载带吸附于上述开口部;以及
探测器,与吸附于上述检查用夹具的上述承载带抵接,在与上述半导体芯片之间接收检查信号。
8.一种半导体芯片的检查方法,使用具有器件区域和非器件区域的承载带检查上述半导体芯片,
上述器件区域和非器件区域均形成为带状,
上述器件区域是在行进方向上重复配置有上述半导体芯片及与上述半导体芯片电连接的导体图案的区域,
上述非器件区域设置在上述器件区域的侧方,在上述行进方向上排列形成有多个扣齿孔,
上述半导体芯片的检查方法包括以下步骤:
吸附步骤,对上述非器件区域且没有形成上述扣齿孔的区域进行真空吸附,从而对上述承载带进行定位;和
检查步骤,使被定位的上述承载带按压探测器,进行上述半导体芯片的特性检查。
9.一种半导体装置的制造方法,包括以下步骤:
安装步骤,在承载带的导体图案上分别接合半导体芯片,上述承载带具有均形成为带状的器件区域和非器件区域,上述器件区域是重复配置有上述导体图案的区域,上述非器件区域设置在上述器件区域的侧方,重复配置有扣齿孔;
吸附步骤,对上述承载带上的上述非器件区域且没有形成上述扣齿孔的区域进行真空吸附,从而对上述承载带进行定位;
检查步骤,使被定位的上述承载带按压探测器,进行上述半导体芯片的特性检查;以及
切断步骤,将所检查的上述半导体芯片及与该半导体芯片接合的上述导体图案从上述承载带切断。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178243A JP5073599B2 (ja) | 2008-07-08 | 2008-07-08 | 半導体チップの検査用治具、検査装置および検査方法、ならびに半導体装置の製造方法 |
JP2008-178243 | 2008-07-08 | ||
JP2008178243 | 2008-07-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101625394A CN101625394A (zh) | 2010-01-13 |
CN101625394B true CN101625394B (zh) | 2012-10-03 |
Family
ID=41521307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101401520A Expired - Fee Related CN101625394B (zh) | 2008-07-08 | 2009-07-08 | 半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5073599B2 (zh) |
KR (1) | KR101128752B1 (zh) |
CN (1) | CN101625394B (zh) |
TW (1) | TW201013832A (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101283298B1 (ko) | 2011-11-21 | 2013-07-11 | 금오공과대학교 산학협력단 | 피엘씨 칩의 세정 및 검사용 지그 |
JP5591852B2 (ja) * | 2012-03-19 | 2014-09-17 | 株式会社東芝 | 半導体装置の検査方法、半導体装置の製造方法、検査用治具 |
KR101389047B1 (ko) * | 2013-12-03 | 2014-04-23 | 주식회사 원진산업 | 휴대단말기의 카메라커버 조립방법 및 그를 위한 조립장치 |
CN107817435A (zh) * | 2017-11-20 | 2018-03-20 | 上海御渡半导体科技有限公司 | 一种用于测试电路板的吸附夹具工装 |
CN109283452A (zh) * | 2018-10-19 | 2019-01-29 | 义乌臻格科技有限公司 | 一种激光二极管芯片光电属性检测方法和检测装置 |
CN110209009B (zh) * | 2019-07-01 | 2024-09-13 | 深圳市深立精机科技有限公司 | 摄像头自动调焦机夹具 |
EP4022671A4 (en) * | 2019-08-29 | 2023-09-27 | HRL Laboratories LLC | INTEGRATED CUTTING EDGE WITH LOW INCLINE FOR TEMPORARY CONNECTING MICROSTRUCTURES |
US11971320B2 (en) * | 2019-09-30 | 2024-04-30 | Mitsubishi Electric Corporation | Inspection jig |
CN113092994B (zh) * | 2021-06-08 | 2021-09-10 | 上海菲莱测试技术有限公司 | 一种大功率光芯片检测平台 |
CN116705671B (zh) * | 2023-08-07 | 2023-10-13 | 江苏海纳电子科技有限公司 | 一种芯片ft测试装置及测试方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1103495C (zh) * | 1996-05-10 | 2003-03-19 | 三星电子株式会社 | 未封装半导体芯片的测试装置 |
KR20080042204A (ko) * | 2006-11-09 | 2008-05-15 | 스테코 주식회사 | 반도체 패키지를 테스트하는 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0812874B2 (ja) * | 1987-09-19 | 1996-02-07 | 松下電子工業株式会社 | 半導体素子移送装置 |
JPH0262972A (ja) * | 1988-08-29 | 1990-03-02 | Teru Tohoku Kk | テープキャリアの検査装置 |
JPH03173146A (ja) * | 1989-12-01 | 1991-07-26 | Hitachi Ltd | 検査装置 |
KR19980020142A (ko) * | 1996-09-05 | 1998-06-25 | 김광호 | 액정 표시 장치(lcd) 탭(tab) 제품의 테스트 장치 및 그를 이용한 테스트 방법 |
JPH1167845A (ja) | 1997-08-11 | 1999-03-09 | Oki Electric Ind Co Ltd | テープキャリア |
JP3214420B2 (ja) | 1997-11-06 | 2001-10-02 | 日本電気株式会社 | フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法 |
WO2004074858A1 (ja) * | 2003-02-21 | 2004-09-02 | Nhk Spring Co., Ltd. | チップ実装用テープの検査方法及び検査に用いるプローブユニット |
-
2008
- 2008-07-08 JP JP2008178243A patent/JP5073599B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-16 TW TW098120133A patent/TW201013832A/zh unknown
- 2009-07-07 KR KR1020090061537A patent/KR101128752B1/ko not_active IP Right Cessation
- 2009-07-08 CN CN2009101401520A patent/CN101625394B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1103495C (zh) * | 1996-05-10 | 2003-03-19 | 三星电子株式会社 | 未封装半导体芯片的测试装置 |
KR20080042204A (ko) * | 2006-11-09 | 2008-05-15 | 스테코 주식회사 | 반도체 패키지를 테스트하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW201013832A (en) | 2010-04-01 |
CN101625394A (zh) | 2010-01-13 |
JP2010019599A (ja) | 2010-01-28 |
KR101128752B1 (ko) | 2012-04-12 |
JP5073599B2 (ja) | 2012-11-14 |
KR20100006127A (ko) | 2010-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101625394B (zh) | 半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法 | |
US5960961A (en) | Tab means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes | |
US7682874B2 (en) | Chip scale package (CSP) assembly apparatus and method | |
JP2008538453A (ja) | 半導体パッケージピックアップ装置 | |
KR102158024B1 (ko) | 절단 장치, 반도체 패키지의 부착 방법 및 전자 부품의 제조 방법 | |
US6737285B2 (en) | Semiconductor device manufacturing method | |
KR20160005649A (ko) | 반도체 장치의 제조방법 | |
TW201349367A (zh) | 黏晶裝置 | |
KR100206026B1 (ko) | 반도체 집적회로장치 | |
KR101160192B1 (ko) | 제조 장치, 시험 장치, 제조 방법 및 집적 회로 패키지 | |
JP2009206166A (ja) | 半導体装置の製造方法 | |
JP2002289628A (ja) | 画像認識方法及び画像認識装置並びに半導体装置の製造方法及び製造装置 | |
JP2011181936A (ja) | 半導体装置の製造方法 | |
JP3966728B2 (ja) | チップ部品収容装置及びそれを備えたチップ部品検査装置 | |
JP5507725B2 (ja) | 半導体装置の製造方法 | |
JP4769839B2 (ja) | 半導体装置の製造方法 | |
KR100797512B1 (ko) | 언로딩테이블 및 이를 포함하는 반도체 패키지 언로딩장치 | |
CN218849430U (zh) | 一种工装模块及封装工位 | |
JPH1012993A (ja) | 電子部品の製造方法、電子部品の出荷形態化方法、電子部品集合体、およびこの電子部品集合体の使用方法 | |
US7030473B2 (en) | Substrate-based IC package | |
KR100327759B1 (ko) | 반도체 장비용 마운터장치 | |
KR100594505B1 (ko) | 볼 그리드 어레이 패키지 소터 및 소팅 방법 | |
TW200421510A (en) | Method and apparatus for processing an array of components | |
US20100184255A1 (en) | Manufacturing method for package structure | |
KR20020042204A (ko) | 웨이퍼 프레임에 접착된 테이프제거기용 트랜스퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121003 Termination date: 20140708 |
|
EXPY | Termination of patent right or utility model |