KR20080042204A - 반도체 패키지를 테스트하는 방법 - Google Patents

반도체 패키지를 테스트하는 방법 Download PDF

Info

Publication number
KR20080042204A
KR20080042204A KR1020060110267A KR20060110267A KR20080042204A KR 20080042204 A KR20080042204 A KR 20080042204A KR 1020060110267 A KR1020060110267 A KR 1020060110267A KR 20060110267 A KR20060110267 A KR 20060110267A KR 20080042204 A KR20080042204 A KR 20080042204A
Authority
KR
South Korea
Prior art keywords
package
semiconductor
semiconductor package
pusher plate
needle
Prior art date
Application number
KR1020060110267A
Other languages
English (en)
Other versions
KR100835431B1 (ko
Inventor
황규철
김승리
Original Assignee
스테코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스테코 주식회사 filed Critical 스테코 주식회사
Priority to KR1020060110267A priority Critical patent/KR100835431B1/ko
Publication of KR20080042204A publication Critical patent/KR20080042204A/ko
Application granted granted Critical
Publication of KR100835431B1 publication Critical patent/KR100835431B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 패키지를 테스트하는 방법에 관한 것으로, 테스트를 위한 니들(Needle)이 배열되어 있는 테스트 스테이지를 준비하는 단계와; 상기 니들 상부에, 연속적으로 형성되어 있는 반도체 패키지들 중 2개 이상 반도체 패키지들의 패드를 위치시키는 단계와; 상기 반도체 패키지들의 패드를 상기 니들에 접촉시키는 단계와; 상기 니들에 신호를 인가하여 상기 반도체 패키지를 테스트하는 단계를 포함하여 구성된다.
따라서, 본 발명은 반도체 패키지를 적어도 2개 이상 테스트할 수 있어 테스트 공정의 생산성을 향상시킬 수 있는 효과가 있다.
그리고, 푸셔 플레이트의 공기 흡입공들로 반도체 패키지를 흡착한 후 가압하여 반도체 패키지의 패드와 니들의 접촉을 원활하게 하여 테스트 오류를 방지할 수 있는 효과가 있다.
패키지, 패드, 니들, 테스트, 흡입, 복수

Description

반도체 패키지를 테스트하는 방법 { Method for testing semiconductor package }
도 1은 일반적인 COF 패키지를 도시한 개략적인 사시도
도 2는 종래 기술에 따른 COF 패키지의 전극 패드를 테스트하는 방법을 설명하기 위한 COF 패키지의 평면도
도 3a와 3b은 본 발명에 따라 COF 패키지의 전극 패드를 테스트하는 방법을 설명하기 위한 COF 패키지의 개략적인 평면도
도 4a와 4b는 본 발명에 따른 반도체 패키지를 테스트하는 공정을 도시한 단면도
도 5는 본 발명에 따른 반도체 패키지를 테스트하기 위한 푸셔 플레이트(Pusher Plate)의 저면도
도 6a와 6b는 본 발명에 따라 푸셔 플레이트로 COF 패키지를 가압시키기 위한 공정을 설명하기 위한 단면도
<도면의 주요부분에 대한 부호의 설명>
110 : 베이스 필름 121,122,123 : COF 패키지
131,132,310 : 칩 200 : 스테이지
211,212,213,214 : 니들 311,312 : 패드
400 : 카메라 500 : 푸셔 플레이트
511,512 : 수용홈 520 : 흡입공
본 발명은 반도체 패키지를 테스트하는 방법에 관한 것으로, 보다 상세하게는 반도체 패키지를 적어도 2개 이상 테스트할 수 있어 테스트 공정의 생산성을 향상시킬 수 있으며, 푸셔 플레이트의 공기 흡입공들로 반도체 패키지를 흡착한 후 가압하여 반도체 패키지의 패드와 니들의 접촉을 원활하게 하여 테스트 오류를 방지할 수 있는반도체 패키지를 테스트하는 방법에 관한 것이다.
최근, 디스플레이와 같은 전자 제품은 경박화 및 단소화를 요구하는 추세에 있다.
그리고, 전자 제품들은 다양한 기능이 추가되고 있어 입출력 단자가 증가됨과 동시에 박형화가 더욱 요구되고 있다.
이러한 요구를 충족하기 위해, 집적회로(Intergrated Circuit, IC) 칩을 테이프 형태의 패키지로 형성한 테이프 캐리어 패키지(Tape Carrier Package, TCP) 기술이 개발되었다.
그리고, 테이프 자동 본딩(Tape Automated Bonding, TAB) 패키지와 칩 온 필름(Chip on Film, COF) 패키지가 있다.
TAB 패키지는 베이스 필름으로 이용되는 테이프 위에 접착제를 도포하고, 접착제에 의해 동박을 접착시킨다.
따라서, 접착된 동박은 설계된 패턴으로 배선되며, 테이프 위에 배선된 리드와 칩이 연결된다.
이러한 TAB 패키지는 디스플레이가 부착되는 노트북 컴퓨터, 핸드폰, 시계 및 계측기 등 여러 분야에서 많이 사용되고 있다.
또한, COF 패키지는 플렉서블(Flexible)한 고분자 필름을 이용하기 때문에, 굽힘성이 향상시킬 수 있다.
도 1은 일반적인 COF 패키지를 도시한 개략적인 사시도로서, 먼저, 하나의 COF 패키지(10)는 베이스 필름(11)과; 상기 베이스 필름(11) 상부에 형성되어 있고, 상기 베이스 필름(11) 양단에 배열되어 있는 복수개의 전극라인들과; 상기 복수개의 전극라인들에 전기적으로 본딩되어 있는 칩(12)을 포함하여 구성된다.
이런, COF 패키지는 베이스 필름(11)에 복수개의 패키지들이 제조된 후, 단일의 COF 패키지로 절단된다.
도 2는 종래 기술에 따른 COF 패키지의 전극 패드를 테스트하는 방법을 설명하기 위한 COF 패키지의 평면도로서, 베이스 필름(11)에 복수개의 COF 패키지가 형성되어 있다.
종래 기술에서는, COF 패키지를 전기적으로 테스트하기 위해서는 베이스 필 름에 연속적으로 형성되어 있는 COF 패키지들에서, 하나의 COF 패키지(10) 단위로 테스트를 수행할 수밖에 없었다.
그러므로, 종래 기술은 일정시간에 하나의 반도체 패키지만을 테스트하게 되므로 생산성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 반도체 패키지를 적어도 2개 이상 테스트할 수 있어 테스트 공정의 생산성을 향상시킬 수 있는 반도체 패키지를 테스트하는 방법을 제공하는 데 목적이 있다.
본 발명의 다른 목적은 푸셔 플레이트의 공기 흡입공들로 반도체 패키지를 흡착한 후 가압하여 반도체 패키지의 패드와 니들의 접촉을 원활하게 하여 테스트 오류를 방지할 수 있는 반도체 패키지를 테스트하는 방법을 제공하는 데 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는,
테스트를 위한 니들(Needle)이 배열되어 있는 테스트 스테이지를 준비하는 단계와;
상기 니들 상부에, 연속적으로 형성되어 있는 반도체 패키지들 중 2개 이상 반도체 패키지들의 패드를 위치시키는 단계와;
상기 반도체 패키지들의 패드를 상기 니들에 접촉시키는 단계와;
상기 니들에 신호를 인가하여 상기 반도체 패키지를 테스트하는 단계를 포함하여 구성된 반도체 패키지를 테스트하는 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3a와 3b은 본 발명에 따라 COF 패키지의 전극 패드를 테스트하는 방법을 설명하기 위한 COF 패키지의 개략적인 평면도로서, 복수개의 COF 패키지(121,122)는 베이스 필름(110)에 형성되어 있다.
그리고, 각 COF 패키지(121,122)는 베이스 필름(110)에 전극라인들이 형성되어 있고, 이 전극라인들의 일단은 베이스 필름(110)의 양 가장자리에 배열된 패드들에 연결되어 있고, 전극라인들의 타단은 베이스 필름(110)의 중앙에 배열되어 있으며, 상기 전극라인들의 타단에 칩(Chip)(131,132)이 본딩되어 있는 구조로 이루어져 있다.
그러므로, 복수개의 COF 패키지(121,122)가 베이스 필름(110)에 연속적으로 형성되어 있는 것이다.
이러한 복수개의 COF 패키지 중, 본 발명은 적어도 2개 이상의 COF 패키지를 테스트하는 방법이다.
즉, 도 3a에 도시된 바와 같이, 베이스 필름에 연속적으로 형성되어 있는 COF 패키지들에서, 2개의 COF 패키지들(121,122)씩 동시에 테스트를 수행하거나, 도 3b와 같이, 3개의 COF 패키지들(121,122,123)씩 동시에 테스트를 수행하는 것이다.
도 4a와 4b는 본 발명에 따른 반도체 패키지를 테스트하는 공정을 도시한 단면도로서, 먼저, 테스트를 위한 니들(Needle)(211,212,213,214)이 배열되어 있는 테스트 스테이지(200)를 준비한다.(도 4a)
여기서, 상기 테스트 스테이지(200)에는 상기 니들(Needle)(211,212,213,214)이 구비된 통상적인 프로브 카드가 설치되어 있다.
다만, 본 발명은 복수개의 반도체 패키지를 테스트하기 위한 니들들이 형성된 것이고, 반도체 패키지 구조에 따라 니들들의 배열이 변경된다.
예를 들어, 반도체 패키지가 COF 패키지인 경우, COF 패키지는 패키지 일측에 입력 패드가 있고, 타측에 출력 패드가 있으므로, 2개의 COF 패키지를 동시에 테스트하기 위해서는 입력 니들들, 출력 니들들, 입력 니들들과 출력 니들들의 순서로 배열된다.
여기서, 입력 니들들과 출력 니들들 각각은 일렬로 집단 배열되어 있으며, 이 집단 배열된 입력 니들들과 출력 니들들은 상호 이격되어 있다.
그리고, 집단 배열된 입력 니들들과 출력 니들들 한 쌍이 하나의 COF 패키지를 테스트하기 위한 것이다.
그 후, 상기 니들(211,212,213,214) 상부에, 연속적으로 형성되어 있는 반도체 패키지들 중 2개 이상 반도체 패키지들의 패드를 위치시킨다.
여기서, 상기 반도체 패키지는 칩(310)이 베이스 필름에 실장되어 있고, 상 기 칩(310)과 연결된 전극라인의 패드(311,312)가 상기 베이스 필름의 하부면에 노출되어 있는 구조를 갖는 반도체 패키지로 정의한다.
이때, 반도체 패키지의 구조에 따라, 칩과 패드는 베이스 필름 동일 평면상에 존재하거나, 다른 평면상에 존재하게 된다.
그리고, 더 세부적으로는 상기 반도체 패키지가 가장 바람직한 것은 칩 온 필름(Chip on Film, COF) 패키지, 테이프 캐리어 패키지(Tape Carrier Package, TCP)와 테이프 자동 본딩(Tape Automated Bonding, TAB) 패키지 중 어느 하나이다.
또한, 도 4a와 같이, 카메라(400)를 이용하여, 상기 반도체 패키지와 니들을 정렬시키는 공정이 더 구비되는 것이 바람직하다.
이때, 상기 테스트 스테이지에는 상기 카메라의 촬영을 돕기 위해 개구부 또는 투명창(250)이 설치되는 것이 바람직하다.
연이어, 상기 반도체 패키지들의 패드(311,312)를 상기 니들(211,212,213,214)에 접촉시킨다.(도 4b)
여기서, 상기 반도체 패키지들의 패드(311,312)와 니들(211,212,213,214)을 접촉시키는 공정은, 상기 반도체 패키지들 상부에 푸셔 플레이트(Pusher Plate)(500)를 가압시켜 상기 반도체 패키지들의 패드와 니들의 접촉시키는 것이 바람직하다.
그 다음, 상기 니들에 신호를 인가하여 상기 반도체 패키지를 테스트한다.
여기서, 상기 니들을 통해 인가된 신호는 반도체 패키지의 일측 패드를 통하 여 칩으로 입력되고, 반도체 패키지의 타측 패드로 출력된다.
그러므로, 상기 반도체 패키지의 타측 패드에서 출력된 신호를 다른 니들로 입력받아 반도체 패키지의 양품 또는 불량품을 판정하는 테스트를 수행하게 된다.
전술된 바와 같은, 테스트를 수행하는 반도체 패키지가 COF 패키지인 경우, COF 패키지는 베이스 필름에 만들어져 있으므로, 롤(Roll)에 의해 COF 패키지들이 감겨져 있고, 이 COF 패키지들이 이송 및 정지를 반복적으로 수행하여 테스트를 수행하게 된다.
도 5는 본 발명에 따른 반도체 패키지를 테스트하기 위한 푸셔 플레이트(Pusher Plate)의 저면도로서, 본 발명은 반도체 패키지들의 패드와 니들을 접촉시키기 위해서는, 상기 반도체 패키지들 상부를 가압시키는 푸셔 플레이트(Pusher Plate)(500)가 필요하다.
본 발명은 푸셔 플레이트(500)에 공기를 흡입할 수 있는 흡입공들을 형성하고, 이 흡입공들로 반도체 패키지를 진공 흡착시킨 후 가압하면, 반도체 패키지들의 패드와 니들의 접촉을 더 원활하게 할 수 있게 된다.
그러므로, 본 발명은 반도체 패키지들의 패드와 니들의 접촉 불량으로 테스트 불량으로 판정되는 오류를 방지할 수 있는 것이다.
이때, 본 발명은 하부면에 적어도 2개 이상의 칩 수용홈들(511,512)이 형성되어 있고, 그 칩 수용홈들(511,512) 주변의 하부면에 복수개의 공기 흡입공들(520)이 형성되어 있는 도 5와 같은 푸셔 플레이트(500)를 적용한다.
여기서, 칩 수용홈들(511,512)은 COF 패키지의 칩을 수용하는 것이고, 복수 개의 칩 수용홈들은 복수개의 반도체 패키지들을 가압할 때, 칩의 파손을 방지하기 위한 피난처이다.
한편, TCP 패키지를 위한 푸셔 플레이트는 패키지를 가압하는 면에 복수개의 공기 흡입공들(520)만 있으면 된다.
COF 패키지와 TCP 패키지에 따라 푸셔 플레이트의 구조가 다른 것은 양자간의 패키지 구조가 상이하기 때문이다.
도 6a와 6b는 본 발명에 따라 푸셔 플레이트로 COF 패키지를 가압시키기 위한 공정을 설명하기 위한 단면도로서, 도 5와 같은 푸셔 플레이트를 적용하게 되면, 도 4b에 도시된 반도체 패키지들의 패드를 니들에 접촉시키는 공정은, 먼저, 도 6a 같이, 푸셔 플레이트(500)를 적어도 2개 이상의 반도체 패키지들 상부면에 접촉시킨 후, 상기 푸셔 플레이트(500)의 공기 흡입공들로 상기 반도체 패키지들을 진공 흡착시킨다.
그 후, 상기 푸셔 플레이트(500)를 가압하여, 상기 반도체 패키지들의 패드(311,312)를 니들(211,212,213,214)에 접촉시킨다.(도 6b)
이상 상술한 바와 같이, 본 발명은 반도체 패키지를 적어도 2개 이상 테스트할 수 있어 테스트 공정의 생산성을 향상시킬 수 있는 효과가 있다.
그리고, 푸셔 플레이트의 공기 흡입공들로 반도체 패키지를 흡착한 후 가압하여 반도체 패키지의 패드와 니들의 접촉을 원활하게 하여 테스트 오류를 방지할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (8)

  1. 테스트를 위한 니들(Needle)이 배열되어 있는 테스트 스테이지를 준비하는 단계와;
    상기 니들 상부에, 연속적으로 형성되어 있는 반도체 패키지들 중 2개 이상 반도체 패키지들의 패드를 위치시키는 단계와;
    상기 반도체 패키지들의 패드를 상기 니들에 접촉시키는 단계와;
    상기 니들에 신호를 인가하여 상기 반도체 패키지를 테스트하는 단계를 포함하여 구성된 반도체 패키지를 테스트하는 방법.
  2. 제 1 항에 있어서,
    상기 반도체 패키지들의 패드와 니들을 접촉시키는 공정은,
    상기 반도체 패키지들 상부에 푸셔 플레이트(Pusher Plate)를 가압시켜 상기 반도체 패키지들의 패드와 니들을 접촉시키는 공정인 것을 특징으로 하는 반도체 패키지를 테스트하는 방법.
  3. 제 2 항에 있어서,
    상기 푸셔 플레이트는,
    하부면에 적어도 2개 이상의 칩 수용홈들이 형성되어 있고,
    그 칩 수용홈들 주변의 하부면에 복수개의 공기 흡입공들이 형성되어 있는 것을 특징으로 하는 반도체 패키지를 테스트하는 방법.
  4. 제 2 항에 있어서,
    상기 푸셔 플레이트는,
    상기 반도체 패키지를 가압하는 면에 복수개의 공기 흡입공들이 구비되어 있는 것을 특징으로 하는 반도체 패키지를 테스트하는 방법.
  5. 제 2 항에 있어서,
    상기 반도체 패키지들 상부에 푸셔 플레이트(Pusher Plate)를 가압시켜 상기 반도체 패키지들의 패드와 니들을 접촉시키는 공정은,
    상기 푸셔 플레이트를 적어도 2개 이상의 반도체 패키지들 상부면에 접촉시킨 후, 상기 푸셔 플레이트의 공기 흡입공들로 상기 반도체 패키지들을 진공 흡착시키는 공정과;
    상기 푸셔 플레이트를 가압하여, 상기 반도체 패키지들의 패드를 니들에 접촉시키는 공정으로 이루어진 것을 특징으로 하는 반도체 패키지를 테스트하는 방법.
  6. 제 1 항에 있어서,
    상기 반도체 패키지는,
    칩이 베이스 필름에 실장되어 있고, 상기 칩과 연결된 전극라인의 패드가 상기 베이스 필름의 하부면에 노출되어 있는 구조를 갖는 반도체 패키지인 것을 특징으로 하는 반도체 패키지를 테스트하는 방법.
  7. 제 1 항에 있어서,
    상기 반도체 패키지는,
    칩 온 필름(Chip on Film, COF) 패키지, 테이프 캐리어 패키지(Tape Carrier Package, TCP)와 테이프 자동 본딩(Tape Automated Bonding, TAB) 패키지 중 어느 하나인 것을 특징으로 하는 반도체 패키지를 테스트하는 방법.
  8. 제 1 항에 있어서,
    반도체 패키지들의 패드를 위치시키는 단계와 상기 반도체 패키지들의 패드를 상기 니들에 접촉시키는 단계 사이에,
    카메라를 이용하여, 상기 반도체 패키지와 니들을 정렬시키는 공정이 더 구비된 것을 특징으로 하는 반도체 패키지를 테스트하는 방법.
KR1020060110267A 2006-11-09 2006-11-09 반도체 패키지를 테스트하는 방법 KR100835431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060110267A KR100835431B1 (ko) 2006-11-09 2006-11-09 반도체 패키지를 테스트하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060110267A KR100835431B1 (ko) 2006-11-09 2006-11-09 반도체 패키지를 테스트하는 방법

Publications (2)

Publication Number Publication Date
KR20080042204A true KR20080042204A (ko) 2008-05-15
KR100835431B1 KR100835431B1 (ko) 2008-06-04

Family

ID=39648957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110267A KR100835431B1 (ko) 2006-11-09 2006-11-09 반도체 패키지를 테스트하는 방법

Country Status (1)

Country Link
KR (1) KR100835431B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625394B (zh) * 2008-07-08 2012-10-03 瑞萨电子株式会社 半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004170337A (ja) 2002-11-22 2004-06-17 Kawasaki Microelectronics Kk Ｉｃパッケージトレイ、ｉｃテスト装置およびテスト方法
KR100751584B1 (ko) * 2003-02-21 2007-08-27 니혼 하츠쵸 가부시키가이샤 칩 실장용 테이프의 검사 방법 및 검사에 이용하는 프로브유닛
JP2006284384A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置の試験装置及び試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625394B (zh) * 2008-07-08 2012-10-03 瑞萨电子株式会社 半导体芯片的检查用夹具、检查装置及检查方法、半导体装置的制造方法

Also Published As

Publication number Publication date
KR100835431B1 (ko) 2008-06-04

Similar Documents

Publication Publication Date Title
US5519332A (en) Carrier for testing an unpackaged semiconductor die
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
KR100747336B1 (ko) 이방성 도전 필름을 이용한 회로기판의 접속 구조체, 이를위한 제조 방법 및 이를 이용한 접속 상태 평가방법
US5705933A (en) Resuable carrier for burn-in/testing on non packaged die
US5721496A (en) Method and apparatus for leak checking unpackaged semiconductor dice
US5949241A (en) Method for testing interconnects and semiconductor dice
TWI483361B (zh) 半導體封裝基板以及半導體封裝結構
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US6433410B2 (en) Semiconductor device tester and method of testing semiconductor device
CN212845494U (zh) 电连接装置
KR100835431B1 (ko) 반도체 패키지를 테스트하는 방법
KR950013605B1 (ko) 번인 테스트용 칩 홀딩장치 및 그 제조방법
KR101101831B1 (ko) Ｃｏｆ 패키지 및 그의 테스트 방법
KR101332588B1 (ko) 필름타입 프로브카드
US7408189B2 (en) Method of testing FPC bonding yield and FPC having testing pads thereon
JP3072591B2 (ja) 半導体ダイをパッケージし試験する方法及び装置
JPH09159694A (ja) Ｌｓｉテストプローブ装置
JP2004294144A (ja) 試験用モジュール及び半導体装置の試験方法
CN112444723B (zh) 测试装置及使用其的测试流程
JPH1151999A (ja) プリント配線基板の検査装置、プレート状検査治具及び検査方法
TWI282427B (en) Substrate testing apparatus with full contact configuration and testing method using the same
JPH1152000A (ja) プリント配線基板の検査装置及び検査方法
KR101272493B1 (ko) 필름타입 프로브카드
US20060091384A1 (en) Substrate testing apparatus with full contact configuration

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 12