KR101283298B1 - 피엘씨 칩의 세정 및 검사용 지그 - Google Patents

피엘씨 칩의 세정 및 검사용 지그 Download PDF

Info

Publication number
KR101283298B1
KR101283298B1 KR1020110121796A KR20110121796A KR101283298B1 KR 101283298 B1 KR101283298 B1 KR 101283298B1 KR 1020110121796 A KR1020110121796 A KR 1020110121796A KR 20110121796 A KR20110121796 A KR 20110121796A KR 101283298 B1 KR101283298 B1 KR 101283298B1
Authority
KR
South Korea
Prior art keywords
chip
cleaning
jig
contact
inspection
Prior art date
Application number
KR1020110121796A
Other languages
English (en)
Other versions
KR20130056061A (ko
Inventor
최한고
이주일
장성진
Original Assignee
금오공과대학교 산학협력단
이주일
주식회사 엔티코아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금오공과대학교 산학협력단, 이주일, 주식회사 엔티코아 filed Critical 금오공과대학교 산학협력단
Priority to KR1020110121796A priority Critical patent/KR101283298B1/ko
Publication of KR20130056061A publication Critical patent/KR20130056061A/ko
Application granted granted Critical
Publication of KR101283298B1 publication Critical patent/KR101283298B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning In General (AREA)

Abstract

본 발명은 피엘씨 칩의 세정 및 검사용 지그에 관한 것으로, 더욱 상세하게는 PLC(Planar Lightwaveguide Circuit) 칩(chip)이 우레탄과 형상기억합금으로 이루어진 지그에 안착된 다음 그 안착된 상태에서 재분리 없이 그 상태에서 세정과 검사가 모두 진행될 수 있는 피엘씨 칩의 세정 및 검사용 지그에 관한 것이다.

Description

피엘씨 칩의 세정 및 검사용 지그 {Cleaning and Inspection Jig for PLC Chip}
본 발명은 피엘씨 칩의 세정 및 검사용 지그에 관한 것으로, 더욱 상세하게는 PLC(Planar Lightwaveguide Circuit) 칩(chip)이 안착된 다음 그 안착된 상태에서 재분리 없이 그 상태에서 세정과 검사가 모두 진행될 수 있는 피엘씨 칩의 세정 및 검사용 지그에 관한 것이다.
PLC 칩은 평판광도파로 칩(이하 PLC 칩이라 한다)을 말하는 것으로서, PLC 칩은 PLC 웨이퍼(wafer)로부터 만들어진다. PLC 웨이퍼는 Si 나 석영으로 만들어진 기판 위에 빛이 지나가는 통로를 만들어 놓은 웨이퍼로서 이것을 다시 각각의 칩으로 슬라이싱하면 스플리터 칩이 되는 것이다. PLC 웨이퍼는 여러 가지 사이즈가 있으나 최근 가장 많이 사용하는 것이 150mm 원형 웨이퍼를 가장 많이 사용하고 있으나 웨이퍼 사이즈가 점점 커지는 추세이다. PLC 칩은 스플리터와 파장분할 다중화(WDM)등 광통신 핵심소자를 제조하는데 적용되며, 유선뿐만 아니라 무선의 기지국과 단말기 등 광통신에 필수적으로 사용된다. 즉 FTTH 및 FTTO 등의 구축망을 구성하는데 필수적인 부품이다.
이러한 PCL 칩은 웨이퍼 상태에서 칩바(chip bar)로 커팅하고 이를 다시 칩으로 나누게 된다. 이러한 상태 변경 중에는 그 양품/불량품을 검사하고 칩을 세정해야 하기 때문에 칩으로 완성되기까지는 여러 번의 검사와 세정단계를 꼭 거쳐야 한다.
칩바와 칩의 세정은 세정기에서 초음파 세정이 이루어지고 있고, 종래기술에 의하면 칩을 상하로 잡아주거나 수평으로 잡아주어 칩과 접촉되는 부분의 세척이 이루어지지 않는 문제점이 있다. 또 원형통에 칩을 삽입하여 세정하게 되는데 이 경우에는 장탈착이 불편하고 검사 시 다시 장착하여야 하기 때문에 작업이 번거롭고 시간이 많이 소요되는 문제점이 있다. 또한 세정지그 없이 바로 트레이에 담아 세정하는 방식을 사용하기 때문에 검사 과정으로 이동 시 별도의 지그에 칩과 칩바를 다시 장착하여야 하여 검사 준비 시간이 많이 소요되는 문제점이 있다. 따라서 이러한 이유들에 의해 종래기술에 의한 칩의 세정방식은 시간적 손실과 작업자가 추가로 투입되어야 하는 전체적인 문제점이 있다.
선행기술문헌으로는 대한민국 공개특허공보 제10-2006-0100924호가 공지되어 있다. 선행기술은 반도체제조장치 등에 이용되는 칩 홀더에 관한 것이며, 특히 반도체 제조 시 세정장치에 이용되는 칩 홀더 및 이를 이용한 칩 처리방법에 관한 것이다. 선행기술은 상술한 바와 같은 문제점을 고스란히 내포하고 있다.
본 발명은 상술한 종래기술에 의한 문제점을 해결하기 위하여 안출된 것으로서, 우레탄 엠보싱과 형상기억합금 패널을 사용하여 지그를 제작하여 세정 시에는 칩과 사이 공간을 형성하도록 하여 모든 부분에 세정이 이루어지도록 하고 세정 후에는 칩을 접촉하여 잡아주도록 하여 별도의 새로운 지그에 칩을 안착시킬 필요 없이 바로 검사 단계를 넘어갈 수 있도록 구성된 피엘씨 칩의 세정 및 검사용 지그를 제공하는데 그 목적이 있다.
본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그는 피엘씨 칩의 양쪽에서 직접 접촉하여 칩을 잡아주는 동시에 칩에 가해지는 압력을 줄일 수 있도록 쿠션을 갖는 접촉부재와, 상기 접촉부재 사이에 부착되어 칩의 세정이 이루어지는 세정 온도에서는 상기 접촉부재가 상기 칩으로부터 이격되도록 수축하고 일반 상온에서는 상기 접촉부재가 상기 칩에 접촉되어 잡아주도록 팽창하여 원상 복귀되는 팽창수축부재를 포함한다.
상기 접촉부재는 우레탄으로 이루어는 것이 바람직하다.
상기 팽창수축부재는 형상기억합금으로 이루어지는 것이 바람직하다.
상기 팽창수축부재에는 홈이 형성되고, 그 홈에 상기 칩이 안착되며, 그 홈에는 상기 칩에 접촉하여 잡아주게 되는 상기 접촉부재가 엠보싱 모양으로 돌출되어 나와 일부분이 접촉하도록 구성되는 것이 바람직하다.
상기 팽창수축부재의 홈에는 조명을 위한 광원이 통과될 수 있도록 하부에 다수개의 구멍이 형성되는 것이 바람직하다.
상기 접촉부재와 팽창수축부재의 하부에는 상기 부재들을 지지하는 지지패널이 설치되되, 상기 칩이 놓이는 하부에는 조명을 위한 광원이 통과될 수 있도록 구멍이 형성되는 것이 바람직하다.
본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그는 온도 변화에 따라 세정시에는 칩과 사이공간이 발생하도록 하여 세정이 전체에 걸쳐 이루어지도록 하고 세정 후에는 칩을 잡아주도록 하여 더 깨끗하게 세정이 이루어지는 효과를 제공한다.
본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그는 하부에 세정 후에는 지그가 원상태로 복원되면서 칩을 잡아주게 되고 지그 하부에 조명의 광원이 통과될 수 있도록 구멍이 형성되어 있기 때문에 조명을 조사하여 칩의 상태를 검사하는 검사 단계로 직접 지그를 사용할 수 있어 검사를 위하여 새로운 곳에 칩을 옮겨야 하는 번거로움을 해결할 수 있는 효과를 제공한다.
도 1은 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그가 설비되어 세정이 이루어지는 세정기의 개략적인 정면도이다.
도 2는 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그가 세정기의 바스켓에 배열되어 세정되기 위한 상태를 나타내는 사시도이다.
도 3은 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그의 분해사시도이다.
도 4는 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그의 사시도이다.
도 5는 도 4와 같은 사시도로서, 지그 하부에서 본 사이도이다.
도 6은 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그의 일부분의 평면도로서, 지그의 일부를 이루는 형상기억합금 패널의 팽창수축에 따른 지그와 칩과의 상태를 보여주는 평면도이다.
도 7은 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그에 사용되는 형상기억합금의 온도에 따른 팽창계수의 변화를 보여주는 그래프이다.
도 8은 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그가 세정 후 검사단계로 진입한 모습을 나타내는 단면도로서 상하부에 검사를 위한 조명기구가 설치된 모습을 보여준다.
도 9는 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그가 세정 후 검사단계로 진입한 모습을 나타내는 평면도로서 측면에서 검사를 위한 조명기구가 설치된 모습을 보여준다.
도 1과 도 2를 참고하면, 본 발명에 의한 지그(60)를 세정하기 위한 세정기(10)가 도시되어 있고, 도 2에서는 칩(100)을 세정하기 위하여 칩(100)이 지그(60)에 놓이고 다시 그 지그(60)가 고정판에 고정되어 바스켓(50) 내부에 적층된 상태를 보여준다. 이 바스켓(50)에 놓인 상태로 세정부(20)에서 세정이 이루어진다. 도시된 바와 같이 8곳의 zone에서 세정이 이루어지고 있고, 각 존의 온도는 제각기 다르나 통상 상온보다 높다. 통상 세정시에는 70도 부근까지 올라간 상태에서 세정이 이루어지게 된다. 도 2에 도시된 바와 같이 칩(100)들은 대략 15개씩 지그(60)에 장착이 이루어지고, 그 지그(60)가 나란히 배열되어 길이방향에 대하여 수직으로 다수개가 고정판에 배열되되 약 45도 정도까지의 기울기 각도(α)를 갖도록 배열되고 그 고정판이 또 몇 층으로 바스켓(50)에 적층된다. 이렇게 바스켓(50)에 배열이 완성된 상태에서 도 1의 세정기(10)에서 세정이 행하여진다. 도면 부호 30은 환기장치를 40은 전장부를 나타낸다.
도 3을 참고하면, 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그(60)는 피엘씨 칩(100)의 양쪽에서 직접 접촉하여 칩(100)을 잡아주는 동시에 칩(100)에 가해지는 압력을 줄일 수 있도록 쿠션을 갖는 접촉부재인 우레탄 엠보싱(61)과, 상기 우레탄 엠보싱(61) 사이에 부착되어 칩(100)의 세정이 이루어지는 세정 온도에서는 상기 우레탄 엠보싱(61)이 상기 칩(100)으로부터 이격되도록 수축하고 일반 상온에서는 상기 우레탄 엠보싱(61)이 상기 칩(100)에 접촉되어 잡아주도록 팽창하여 원상 복귀되는 팽창수축부재인 형상기억합금 패널(62)을 포함한다. 상기 형상기억합금 패널(62)에는 홈(60a)이 형성되고, 그 홈(60a)에 상기 칩(100)이 안착되며, 그 홈(60a)에는 상기 칩(100)에 접촉하여 잡아주게 되는 상기 우레탄 엠보싱(61)이 엠보싱 모양으로 돌출되어 나와 일부분이 접촉하도록 구성된다. 상기 형상기억합금 패널(62)의 홈(60a)에는 조명을 위한 광원이 통과될 수 있도록 하부에 다수개의 구멍(60b)이 형성된다. 상기 형상기억합금 패널(62)의 하부에는 상기 칩(100)과 형상기억합금 패널(62)을 지지하는 지지패널(65)이 설치되되, 상기 칩(100)이 놓이는 하부에는 조명을 위한 광원이 통과될 수 있도록 역시 구멍(65a)이 형성된다. 이러한 구멍(65a)은 광원이 통과될 뿐만 아니라 세정액이 투과되어 세정효과를 높이게 된다. 형상기억합금 패널(62) 양단에는 나사 구멍이 형성되고 그 나사 구멍을 통하여 지지패널(65)의 나사 구멍(65a)에 나사(200)가 결합되어 지그(60) 조립이 완성된다. 형상기억합금 패널(62)의 구멍(60b)은 지지패널(65)의 구멍(65a)과 연통되도록 형성되어 있다. 따라서 조명장치의 광원이 칩(100) 하부를 거의 전부 조사할 수 있게 된다.
도 4와 도 5는 지그(60)가 완전히 조립된 모습을 보여준다. 도시된 바와 같이 양 쪽의 나사(200)에 의해 지지패널(65)과 형상기억합금 패널(62)이 서로 체결되어 조립이 완성된다. 또 지그(60)의 홈(60a)에는 각각 15개의 칩(100)이 안착되어 세정기(10) 바스켓(50)에 공급될 수 있도록 되어 있다. 본 발명에서는 지그(60)가 칩(100)의 길이방향에 대하여 측면의 엠보싱 모양으로 돌출된 우레탄 엠보싱(61)이 잡아주도록 되어 있는데, 이처럼 칩(100)의 길이방향의 측면에서 칩(100)을 잡아주는 것은 길이방향의 경우에는 빛이 지나갈 수 있도록 도파로가 형성되어 있기 때문에 만약 지그(60)와 접촉할 경우 먼지나 깨짐 등의 불량 발생이 생기가 쉽다는 것이 그 이유이다. 그리고 칩(100)에 접촉되어 칩(100)을 잡아주게 되는 우레탄 엠보싱(61)을 엠보싱 모양으로 형성한 것은 최소의 면적이 칩(100)에 닿도록 하기 위함이다. 이것은 물론 세정력을 극대화하기 위함이다. 칩(100)을 잡아주는 면적이 적어야 세정액이 닿는 면적이 커져 세정력이 높아진다. 칩(100)의 하부에 구멍(60a,65a)이 형성된 것은 세정력을 높이는 동시에 칩(100)의 검사 단계에서 투과조명이 비추도록 하여 검사특성을 높이도록 하기 위함이다. 칩(100)의 전체적인 크기는 칩(100)의 포장 트레이와 동일하게 하여 검사가 완료되면 바로 포장 트레이에 용이하게 적재할 수 있도록 한다.
도 6을 참고하면, 본 발명에 의한 피엘씨 칩의 세정 및 검사용 지그(60)의 온도에 따른 동작 상태도가 도시되어 있다. 왼쪽 상태는 상온에서 칩(100)이 지그(60)에 장착되어 있고 우레탄 엠보싱(61)에 의해 고정되어 있는 상태를 나타낸다. 이 경우에는 우레탄 엠보싱(61)이 약간 칩(100)을 누르면서 접촉하고 있기 때문에 웬만한 외력에 의해서는 칩(100)이 움직이지 않고 이탈하지 않는다. 이러한 상태에서 세정기(10)에서 세정이 이루어지는 세정온도 즉, 70도 부근까지 온도가 상승하게 되면, 오른쪽 그림처럼 된다. 즉 형상기억합금 패널(62)이 수축하게 되고, 그에 따라 우레탄 엠보싱(61)이 칩(100)으로 접촉되어 있다가 떨어져 그 사이에 간극(ΔL1, ΔL2)이 발생하게 된다. 이런 상태에서 세정이 이루어지기 때문에 그 세정액이 그 간극(ΔL1, ΔL2)에도 공급되어, 결국 더욱 큰 면적에 공급됨으로써 세정효율이 향상되는 것이다. 이렇게 세정이 이루어지고 세정기(10)로부터 나오게 되면 다시 상온으로 돌아오면서 형상기억합금 패널(62)이 팽창되면서 결국, 왼쪽 그림처럼 우레탄 엠보싱(61)이 칩(100)을 잡아 고정하게 된다. 따라서 간극(ΔL1, ΔL2)은 형상기억합금 패널(62)의 팽창계수에 따라 변화하게 된다.
도 7을 참고하면, 본 발명에서 중요 구성요소로 사용되어지는 형상기억합금 패널(62)의 바람직한 세정액 온도에 따른 팽창계수가 도시되어 있다. 대부분의 세정이 70도 부근에서 이루어지기 때문에 23도에서 70도 사이에서 간극(ΔL1, ΔL2)이 발생하도록 하는 팽창계수를 갖는 형상기억합금을 사용하는 것이 가장 이상적이다.
도 8을 참고하면, 세정기(10)에서 세정이 이루어진 다음 별도의 다른 지그에 칩(100)을 옮기지 않고 그 지그(60)에 칩(100)들이 안착된 상태에서 검사단계를 진입하여 검사가 이루어지는 일례를 보여준다. 도시된 바와 같이 상하부에서 조명장치(300)가 광원을 조사하게 되면 상부 광원(300)은 칩(100)이 상면이 모두 개방되어 있기 때문에 모두 투과되고, 하부 광원(300)은 구멍(60b,65a)이 형성되어 있기 때문에 r그 구멍을 통하여 거의 대부분의 하부면적을 투과조명하게 된다. 그에 따라 검사 결과 또한 더욱 정확해질 수 있다.
도 9를 참고하면, 측면에서 조명장치(300)가 조명하는 것을 보여준다. 도시된 바와 같이 측면에서는 도파로에 따라 전체가 조사되어 투과조명이 이루어진다.
도 8, 9에서 설명한 바와 같이 이러한 검사단계에서는 지그(60)가 컨베이어를 타고 이동하게 되는데, 지그(60)의 우레탄 엠보싱(61)에 의해 칩(100)이 고정되어 있기 때문에 진동이나 흔들림에 의한 비틀림 없이 제대로 검사가 이루어지면서 컨베이어를 타고 검사가 진행된다.
10 : 세정기 50 : 바스켓
60 : 지그 61 : 우레탄 엠보싱
62 : 형상기억합금 패널 65 : 지지패널
100 : 피엘씨 칩

Claims (6)

  1. 피엘씨 칩의 양쪽에서 직접 접촉하여 칩을 잡아주는 동시에 칩에 가해지는 압력을 줄일 수 있도록 쿠션을 갖는 접촉부재와, 상기 접촉부재 사이에 부착되어 칩의 세정이 이루어지는 세정 온도에서는 상기 접촉부재가 상기 칩으로부터 이격되도록 수축하고 일반 상온에서는 상기 접촉부재가 상기 칩에 접촉되어 잡아주도록 팽창하여 원상 복귀되는 팽창수축부재를 포함하는 것을 특징으로 하는 피엘씨 칩의 세정 및 검사용 지그.
  2. 제1항에 있어서,
    상기 접촉부재는 우레탄인 것을 특징으로 하는 피엘씨 칩의 세정 및 검사용 지그.
  3. 제1항에 있어서,
    상기 팽창수축부재는 형상기억합금인 것을 특징으로 하는 피엘씨 칩의 세정 및 검사용 지그.
  4. 제1항에 있어서,
    상기 팽창수축부재에는 홈이 형성되고, 그 홈에 상기 칩이 안착되며, 그 홈에는 상기 칩에 접촉하여 잡아주게 되는 상기 접촉부재가 엠보싱 모양으로 돌출되어 나와 일부분이 접촉하도록 구성된 것을 특징으로 하는 피엘씨 칩의 세정 및 검사용 지그.
  5. 제4항에 있어서,
    상기 팽창수축부재의 홈에는 조명을 위한 광원이 통과될 수 있도록 하부에 다수개의 구멍이 형성된 것을 특징으로 하는 피엘씨 칩의 세정 및 검사용 지그.
  6. 제1항에 있어서,
    상기 접촉부재와 팽창수축부재의 하부에는 상기 접촉부재와 팽창수축부재를 지지하는 지지패널이 설치되되, 상기 칩이 놓이는 하부에는 조명을 위한 광원이 통과될 수 있도록 구멍이 형성된 것을 특징으로 하는 피엘씨 칩의 세정 및 검사용 지그.
KR1020110121796A 2011-11-21 2011-11-21 피엘씨 칩의 세정 및 검사용 지그 KR101283298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110121796A KR101283298B1 (ko) 2011-11-21 2011-11-21 피엘씨 칩의 세정 및 검사용 지그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121796A KR101283298B1 (ko) 2011-11-21 2011-11-21 피엘씨 칩의 세정 및 검사용 지그

Publications (2)

Publication Number Publication Date
KR20130056061A KR20130056061A (ko) 2013-05-29
KR101283298B1 true KR101283298B1 (ko) 2013-07-11

Family

ID=48664297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110121796A KR101283298B1 (ko) 2011-11-21 2011-11-21 피엘씨 칩의 세정 및 검사용 지그

Country Status (1)

Country Link
KR (1) KR101283298B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200485195Y1 (ko) * 2016-10-27 2017-12-07 주식회사 씨포아이 임플란트용 검사 지그
KR101894075B1 (ko) * 2017-10-02 2018-09-04 주식회사 씨포아이 치과용 부품 얼라인 검사지그세트

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017495A (ko) * 1999-08-12 2001-03-05 윤종용 반도체 모듈 검사용 지그 결합 장치
KR100850692B1 (ko) 2008-01-11 2008-08-07 뉴센트 주식회사 프로브카드의 세척 및 검사 시스템
JP2010019599A (ja) 2008-07-08 2010-01-28 Nec Electronics Corp 半導体チップの検査用治具、検査装置および検査方法、ならびに半導体装置の製造方法
JP2011137663A (ja) 2009-12-26 2011-07-14 Nidec-Read Corp 検査用治具、検査用治具の接続体及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017495A (ko) * 1999-08-12 2001-03-05 윤종용 반도체 모듈 검사용 지그 결합 장치
KR100850692B1 (ko) 2008-01-11 2008-08-07 뉴센트 주식회사 프로브카드의 세척 및 검사 시스템
JP2010019599A (ja) 2008-07-08 2010-01-28 Nec Electronics Corp 半導体チップの検査用治具、検査装置および検査方法、ならびに半導体装置の製造方法
JP2011137663A (ja) 2009-12-26 2011-07-14 Nidec-Read Corp 検査用治具、検査用治具の接続体及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200485195Y1 (ko) * 2016-10-27 2017-12-07 주식회사 씨포아이 임플란트용 검사 지그
KR101894075B1 (ko) * 2017-10-02 2018-09-04 주식회사 씨포아이 치과용 부품 얼라인 검사지그세트

Also Published As

Publication number Publication date
KR20130056061A (ko) 2013-05-29

Similar Documents

Publication Publication Date Title
KR101283298B1 (ko) 피엘씨 칩의 세정 및 검사용 지그
DE69416771D1 (de) Inspektionsapparat für Halbleiterscheiben
JP6087707B2 (ja) テープ拡張装置
EP3396706A1 (en) Substrate cutting control and inspection
KR20080062673A (ko) 웨이퍼 검사장치 및 방법
KR101953395B1 (ko) 테이프 확장 장치
KR20150135910A (ko) 반도체 패키지들을 지지하기 위한 테이블 조립체
CN101684997B (zh) 光学元件尺寸的检测装置和方法
KR102362249B1 (ko) 프로브 스테이션
KR20180090992A (ko) 검사 장치
KR102401363B1 (ko) 반도체 패키지들을 진공 흡착하기 위한 진공 테이블
KR20110086386A (ko) 웨이퍼 세정장비용 카세트 지그 및 이를 구비한 카세트 어셈블리
KR20010006053A (ko) 웨이퍼 검사 현미경용 현미경 스탠드
JP2001102329A (ja) 被加工物の分割方法
KR102072452B1 (ko) 프로브카드 헤드블럭의 제조방법
JP2008014767A (ja) 基板検査装置
KR100705658B1 (ko) 메모리 모듈 핸들러의 간격 조절장치
JP2004022903A5 (ko)
JP2005345262A (ja) 半導体検査装置およびこれに用いる被検査部品トレー
KR100344240B1 (ko) 불량모듈아이씨수거 트레이 이송장치
KR20170053775A (ko) 프로브 스테이션
KR20150073512A (ko) 다이 검사 장치
KR20060100116A (ko) 반도체 제조장비에서의 웨이퍼 전면 및 후면 검사용 웨이퍼척 구조
KR20120062317A (ko) 프로브 세정 장치가 구비된 프로브 스테이션
KR200479834Y1 (ko) 반도체 소자들을 지지하기 위한 테이블 조립체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160614

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190424

Year of fee payment: 7