FR2705522A1 - Appareil et procédé d'essai de déverminage. - Google Patents
Appareil et procédé d'essai de déverminage. Download PDFInfo
- Publication number
- FR2705522A1 FR2705522A1 FR9405898A FR9405898A FR2705522A1 FR 2705522 A1 FR2705522 A1 FR 2705522A1 FR 9405898 A FR9405898 A FR 9405898A FR 9405898 A FR9405898 A FR 9405898A FR 2705522 A1 FR2705522 A1 FR 2705522A1
- Authority
- FR
- France
- Prior art keywords
- integrated circuit
- circuit chip
- inner conductors
- socket body
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1015—Plug-in assemblages of components, e.g. IC sockets having exterior leads
- H05K7/103—Plug-in assemblages of components, e.g. IC sockets having exterior leads co-operating by sliding, e.g. DIP carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Abstract
L'invention concerne un appareil qui comprend un corps (30) de douille où est ménagée une rainure (33) de logement dans laquelle est logée une microplaquette de circuit intégré à essayer; une partie de gradin (35) formée autour de ladite rainure (33) de logement; une série de conducteurs intérieurs (32) formés sur ladite partie de gradin (35); une série de conducteurs extérieurs (31) qui font saillie à partir dudit corps (30) de douille et sont reliés électriquement auxdits conducteurs intérieurs (32) à travers ledit corps (30) de douille; et un élément de support (34) assemblé à des parois intérieures opposées de ladite rainure (33) de logement de manière à supporter ladite microplaquette de circuit intégré. Elle concerne aussi un procédé d'essais utilisant cette douille.
Description
La présente invention concerne un essai de déverminage d'un dispositif à circuits intégrés et plus particulièrement une douille destinée à des essais de déverminage sur diverses microplaquettes nues qui n'ont pas encore été encapsulées, ainsi qu'un procédé de mise en oeuvre correspondant.
Dans la séquence de traitement d'un dispositif semi-conducteur, il est très important d'essayer une microplaquette de circuit intégré quant à sa durée de vie et à sa fiabilité avant d'expédier des produits.
Pour le but de l'essai, une microplaquette concernée est soumise à des conditions anormales de haute température et à haute tension. Une telle configuration d'essai est appelée un essai de déverminage.
Il existe dans l'art antérieur une technologie bien connue d'essais de déverminage, représentée à la
Fig. 1, dans laquelle l'état d'une microplaquette à essayer est une microplaquette qui a été encapsulée au moyen d'un procédé de moulage dans un boîtier constitué d'un composé de moulage. Une douille de déverminage représentée à la Fig. 1 comporte une série de trous 14 de douille dans lesquels une série de broches 12 de conducteurs de l'ensemble 10 sont insérées de manière à venir en contact électrique avec les trous, une série de broches métalliques 16 de la douille sont en contact électrique avec les trous 14 de douille et avec le corps 15 qui loge l'ensemble 10 et dans lequel les broches de douilles sont tournées vers le bas. Pour l'essai de déverminage, la douille de déverminage où est placé l'ensemble concerné 10 est montée sur une carte de déverminage, non représentée, par les broches 16 de douilles et un signal d'essai est ensuite appliqué à la microplaquette de circuit intégré de l'ensemble 10 dans des conditions extrêmes, anormales, de température et de tension, supérieures à celles des conditions normales de fonctionnement. Il se produit alors une défaillance, dans une microplaquette de circuit intégré qui ne peut supporter l'essai, par exemple une destruction du film d'oxyde de grille, et la microplaquette est donc considérée comme d'une qualité insuffisante et donc à rebuter.
Fig. 1, dans laquelle l'état d'une microplaquette à essayer est une microplaquette qui a été encapsulée au moyen d'un procédé de moulage dans un boîtier constitué d'un composé de moulage. Une douille de déverminage représentée à la Fig. 1 comporte une série de trous 14 de douille dans lesquels une série de broches 12 de conducteurs de l'ensemble 10 sont insérées de manière à venir en contact électrique avec les trous, une série de broches métalliques 16 de la douille sont en contact électrique avec les trous 14 de douille et avec le corps 15 qui loge l'ensemble 10 et dans lequel les broches de douilles sont tournées vers le bas. Pour l'essai de déverminage, la douille de déverminage où est placé l'ensemble concerné 10 est montée sur une carte de déverminage, non représentée, par les broches 16 de douilles et un signal d'essai est ensuite appliqué à la microplaquette de circuit intégré de l'ensemble 10 dans des conditions extrêmes, anormales, de température et de tension, supérieures à celles des conditions normales de fonctionnement. Il se produit alors une défaillance, dans une microplaquette de circuit intégré qui ne peut supporter l'essai, par exemple une destruction du film d'oxyde de grille, et la microplaquette est donc considérée comme d'une qualité insuffisante et donc à rebuter.
Cependant, la configuration classique d'essais de déverminage ne peut être utilisée que sur un ensemble qui a été encapsuler, et non sur une microplaquette nue, et les coûts d'encapsulation d'une telle microplaquette de qualité inférieure sont alors dépensés en pure perte.
Dans un module proposé récemment à microplaquettes multiples d'une technologie intégrée avancée, appelé aussi en abrégé "MCM", qui permet d'accroître la vitesse de fonctionnement, la densité d'intégration et les dimensions, et qui emploie une technique à microplaquettes renversées, ou flip-chip, dans laquelle une série de microplaquettes nues sont montées, la face tournée vers le bas, sur une carte au moyen par un procédé de liaison, il est extrêmement important de s'assurer qu'il existe un nombre suffisant de microplaquettes reconnues bonnes c'est-à- dire de microplaquettes nues qui ont été essayées et se sont révélées sans défaut: voir PROJECT REPORT of
MICROELECTRONICS AND COMPUTER TECHNOLOGY Co., c'est-àdire voir Rapport de projet de la Microelectronics and
Computer Technology Co., publié en octobre 1992. Le module à microplaquettes multiples cependant, souffre aussi d'un problème posé par la difficulté de fabriquer à faible coût les microplaquettes reconnues bonnes parce qu'une microplaquette nue, sans broche, comme l'ensemble de la FIG. 1, ne peut pas être essayée en utilisant la douille classique de déverminage représentée à la Fig. 1.
MICROELECTRONICS AND COMPUTER TECHNOLOGY Co., c'est-àdire voir Rapport de projet de la Microelectronics and
Computer Technology Co., publié en octobre 1992. Le module à microplaquettes multiples cependant, souffre aussi d'un problème posé par la difficulté de fabriquer à faible coût les microplaquettes reconnues bonnes parce qu'une microplaquette nue, sans broche, comme l'ensemble de la FIG. 1, ne peut pas être essayée en utilisant la douille classique de déverminage représentée à la Fig. 1.
Dans le brevet des Etats Unis N 5 006 792 est décrit un procédé qui permet de remédier à cette limitation en réalisant, pour les flip-chip représentées à la FIG. 2A, un adaptateur de douille d'essais pour une microplaquette à l'état nu dans laquelle une série de surépaisseurs de brasures sont formées sur les pastilles de celle-ci, de manière à effectuer l'essai de déverminage de cette microplaquette. La flip chip de la FIG. 2A, c'est-à- dire la microplaquette 22 de circuit intégré, qui porte des surépaisseurs 24 de brasures sur ses pastilles de liaison, est insérée dans l'adaptateur de douille d'essais qui est représenté à la FIG. 2B afin d'être essayée en mode de déverminage. L'adaptateur de douille d'essais inclut le substrat 28 sur lequel sont formées les traverses en porte-à-faux 26. Sur le substrat 28 se trouve également une barre de guidage 25 pour supporter la microplaquette 22 de circuit intégré insérée et pour ajuster l'alignement entre les surépaisseurs de la microplaquette et les traverses en surplomb 26. Le substrat 28 est logé à l'intérieur du boîtier 20. Une série de conducteurs 23 de douille reliés à une carte d'essais, non représentée, à travers le boîtier 20 sont reliées électriquement à la traverse microplaquette en porte-à-faux 26. La plaque élastique 30 est assemblée sous le couvercle 29 au sommet du boîtier 20 afin de réaliser un bon contact entre la microplaquette 22 de circuit intégré et les traverses en surplomb 26 en poussant la face arrière de la microplaquette 22 de circuit intégré en y appliquant une pression élastique.
Cependant, dans la configuration classique, il faut un équipement très onéreux pour former de façon précise les surépaisseurs de brasure des pastilles de liaison des microplaquettes de circuits intégrés car le pas entre les pastilles de liaison doit être très fin, de dimension microscopique, de sorte que les microplaquettes reconnues bonnes sont d'un coût très élevé. En outre, les types des traverses en surplomb doivent être modifiés pour correspondre à des microplaquettes des circuits intégrés différentes ou à une position différente des surépaisseurs de liaison, et les matières métalliques de ces surépaisseurs sont flexibles ce qui amène un raccourcissement de la durée de vie de l'adaptateur de douille. De plus, la face arrière de la microplaquette de circuit intégré serait endommagée physiquement par l'effet de la plaque élastique qui abaisse la microplaquette de circuit intégré afin d'améliorer le contact électrique.
C'est donc un but de la présente invention que de réaliser un appareil susceptible d'exercer un effet de déverminage de microplaquette de circuit intégré qui soit fiable et dont le coût soit avantageux en vue d'un coût total économique du circuit intégré produit.
C'est un autre but de la présente invention que de réaliser un appareil susceptible d'effectuer des essais de déverminage avec diverses microplaquettes de circuits intégrés.
C'est un autre objet de la présente invention que de réaliser un appareil susceptible d'essayer une microplaquette de circuit intégré san exiger de surépaisseurs de brasure sur les pastilles de liaison.
C'est un autre objet de la présente invention que de réaliser un appareil susceptible d'effectuer l'essai de déverminage sans endommager une surface d'une microplaquette de circuit intégré.
C'est un autre objet de la présente invention que de fournir un procédé d'essais de déverminage dot l'effet sur l'ensemble du coût d'un produit de circuit intégré soit avantageux, qui soit adaptable à diverses microplaquettes de circuit intégré sans surépaisseurs de brasure et qui n'endommage pas une surface de microplaquette de circuit intégré.
Pour atteindre ces buts, l'invention réalise, selon un premier aspect, un appareil caractérisé en ce qu'il comprend
un corps de douille où est ménagée une rainure de logement dans laquelle est logée une microplaquette de circuit intégré à essayer;
une partie de gradin formée autour de ladite rainure de logement;
une série de conducteurs intérieurs formés sur ladite partie de gradin;
une série de conducteurs extérieurs qui font saillie à partir dudit corps de douille et sont reliés électriquement auxdits conducteurs intérieurs à travers ledit corps de douille; et
un élément de support assemblé à des parois intérieures opposées de ladite rainure de logement de manière à supporter ladite microplaquette de circuit intégré.
un corps de douille où est ménagée une rainure de logement dans laquelle est logée une microplaquette de circuit intégré à essayer;
une partie de gradin formée autour de ladite rainure de logement;
une série de conducteurs intérieurs formés sur ladite partie de gradin;
une série de conducteurs extérieurs qui font saillie à partir dudit corps de douille et sont reliés électriquement auxdits conducteurs intérieurs à travers ledit corps de douille; et
un élément de support assemblé à des parois intérieures opposées de ladite rainure de logement de manière à supporter ladite microplaquette de circuit intégré.
De préférence, ledit élément de support amène ladite microplaquette de circuit intégré à être stabilisée dans ladite rainure de logement en poussant des surfaces latérales de ladite microplaquette de circuit intégré.
Ledit élément de support peut consister en un ressort à lame dans lequel du téflon est appliqué sur de l'acier.
Ledit corps de douille peut consister en au moins l'une des matières suivantes: une matière céramique ou une matière plastique.
Selon un deuxième aspect, l'invention fournit un procédé d'essais utilisant une douille qui comprend
une série de conducteurs intérieurs formés dans une rainure de logement d'un corps de douille,
une série de conducteurs extérieurs qui font saillie depuis ledit corps de douille et sont reliés électriquement auxdits conducteurs intérieurs à travers ledit corps de douille, et
un élément de support assemblé à des parois intérieures opposées de ladite rainure de logement de manière à supporter ladite microplaquette de circuit intégré,
caractérisé en ce qu'il comprend les étapes consistant à:
(a) monter dans ladite rainure de logement une microplaquette de circuit intégré à essayer;
(b) relier des pastilles de ladite microplaquette de circuit intégré auxdits conducteurs intérieurs correspondants à l'aide d'une série de fils;
(c) monter ledit corps de douille sur une carte d'essais au moyen desdits conducteurs extérieurs et appliquer des signaux de configuration d'essais à ladite microplaquette de circuit intégré par l'intermédiaire des conducteurs intérieurs et extérieurs dans des conditions de température élevée de tension élevée; et
(d) détacher et enlever lesdits fils.
une série de conducteurs intérieurs formés dans une rainure de logement d'un corps de douille,
une série de conducteurs extérieurs qui font saillie depuis ledit corps de douille et sont reliés électriquement auxdits conducteurs intérieurs à travers ledit corps de douille, et
un élément de support assemblé à des parois intérieures opposées de ladite rainure de logement de manière à supporter ladite microplaquette de circuit intégré,
caractérisé en ce qu'il comprend les étapes consistant à:
(a) monter dans ladite rainure de logement une microplaquette de circuit intégré à essayer;
(b) relier des pastilles de ladite microplaquette de circuit intégré auxdits conducteurs intérieurs correspondants à l'aide d'une série de fils;
(c) monter ledit corps de douille sur une carte d'essais au moyen desdits conducteurs extérieurs et appliquer des signaux de configuration d'essais à ladite microplaquette de circuit intégré par l'intermédiaire des conducteurs intérieurs et extérieurs dans des conditions de température élevée de tension élevée; et
(d) détacher et enlever lesdits fils.
Lesdits fils peuvent être reliés auxdites pastilles de ladite microplaquette de circuit intégré et auxdits conducteurs intérieurs correspondants au moins par l'un des deux processus suivants: processus de thermocompression ou un processus de soudage ultrasonique.
Lesdits fils sont de préférence détachés simultanément par un outil de coupe aux positions de parties de billes desdits fils et aux parties de coins desdits conducteurs intérieurs.
Dans la mesure ou les parties desdites parties de billes qui restent après la coupe forment des surépaisseurs, on peut prévoir que la hauteur desdites surépaisseurs peut être modifiée en réglant un pas entre ledit outil de coupe et une surface dudit corps de douille.
Ces buts, particularités et avantages de la présente invention ainsi que d'autres ressortiront de la description qui suit et plus particulièrement de la description des modes de réalisation de l'invention tels qu'ils sont illustrés au dessin annexé.
La FIG. 1 est un schéma d'une douille classique de déverminage à utiliser dans un essai de déverminage.
La FIG. 2A est une vue en perspective d'une flip chip classique.
La FIG. 2B est une vue en coupe en élévation de face d'un adaptateur classique de douille d'essais sur lequel est monté le flip chip de la FIG. 2A.
La FIG. 3 est un schéma d'une douille de déverminage selon un mode de réalisation de la présente invention.
La FIG. 4 est une vue schématique partielle à plus grande échelle d'une partie de gradin représentée à la FIG. 2.
La FIG. 5 est une vue schématique à plus grande échelle représentant une structure détaillée de la partie élastique représentée à la FIG. 4.
Les FIG. 6A à 6E sont des vues schématiques illustrant un procédé d'essais de déverminage selon un mode de réalisation de la présente invention.
On va d'abord décrire un mode de réalisation préféré de l'appareil.
En se référant à la FIG. 3, il est ménagé, dans le corps 30 de la douille de déverminage selon la présente invention, la rainure de logement 33 dans laquelle est insérée une microplaquette de circuit intégré à essayer. Le corps 30 de douille peut être en céramique ou en plastique. Sur les parois internes opposées de la rainure de logement 33, une paire d'éléments élastiques 34 est assemblée de façon à supporter une microplaquette de circuit intégré en appuyant sur les surfaces latérales de la microplaquette de circuit intégré. Comme représenté à la FIG. 4 qui est la vue à plus grande échelle de la partie encerclée de la FIG. 3, la rainure de logement 33 est entourée par la partie de gradin 35 sur laquelle sont agencés plusieurs conducteurs intérieurs 32 qui doivent être reliés, pour les essais de déverminage, à des pastilles de liaison d'une microplaquette de circuit intégré au moyen de fils de liaison. Les conducteurs extérieurs 31 qui font saillie vers l'extérieur du corps 30 de douille relient électriquement les conducteurs intérieurs à une carte d'essais non représentée. Comme représenté à la FIG. 5, l'élément élastique 34, est un ressort à lame constitué par la plaque d'acier 36 et par la plaque de téflon 37 qui sert à protéger de tout dommage physique la surface latérale de la microplaquette en cours d'essais.
On va maintenant expliquer de façon détaillée le déroulement logique du présent procédé d'essais en utilisant la douille de déverminage mentionnée cidessus et représentée aux FIG. 3 à 5.
En se référant à la FIG. 6A, la microplaquette de circuit intégré 40, sur la surface de laquelle est formée la série de pastilles 41, est montée dans la rainure 33 de douille et y est fixée par la force élastique de l'élément élastique 34. Puis, à la
FIG. 6B, les pastilles 41 de la microplaquette 40 de circuit intégré sont reliées aux conducteurs intérieurs correspondants 32 au moyen des fils de liaison 45 par un processus de soudage par thermocompression bien connu. Il est souhaitable que la matière des fils de soudure 45 soit conductrice et soit bien adaptée aux pastilles 41 et aux conducteurs intérieurs 32 pour le processus de soudage par thermocompression ou de soudage par ondes ultrasoniques, par exemple en aluminium. Le but des fils de liaison est de relier électriquement les pastilles 41 et un circuit générateur de signaux de configuration d'essais, non représenté, et ces fils sont enlevés quand l'essai est terminé. Quand le soudage de fil est achevé, la douille qui porte la microplaquette de circuit intégré est montée pour les essais sur une carte d'essais de déverminage, elle aussi non représentée. Il faut noter qu'il est possible que l'appareil selon la présente invention exécute non seulement les essais de déverminage, mais aussi des essais en courant continu et en courant alternatif, et un essai de fonction, etc. Une microplaquette de circuit intégré dans laquelle des défauts sont apparus pendant les essais est traitée comme une microplaquette de qualité inférieure.
FIG. 6B, les pastilles 41 de la microplaquette 40 de circuit intégré sont reliées aux conducteurs intérieurs correspondants 32 au moyen des fils de liaison 45 par un processus de soudage par thermocompression bien connu. Il est souhaitable que la matière des fils de soudure 45 soit conductrice et soit bien adaptée aux pastilles 41 et aux conducteurs intérieurs 32 pour le processus de soudage par thermocompression ou de soudage par ondes ultrasoniques, par exemple en aluminium. Le but des fils de liaison est de relier électriquement les pastilles 41 et un circuit générateur de signaux de configuration d'essais, non représenté, et ces fils sont enlevés quand l'essai est terminé. Quand le soudage de fil est achevé, la douille qui porte la microplaquette de circuit intégré est montée pour les essais sur une carte d'essais de déverminage, elle aussi non représentée. Il faut noter qu'il est possible que l'appareil selon la présente invention exécute non seulement les essais de déverminage, mais aussi des essais en courant continu et en courant alternatif, et un essai de fonction, etc. Une microplaquette de circuit intégré dans laquelle des défauts sont apparus pendant les essais est traitée comme une microplaquette de qualité inférieure.
Quand l'essai a été achevé, les fils de soudure 45 qui ne sont utilisés que pour les essais sont coupés et enlevés comme représenté à la FIG. 6C. A la
FIG. 6C, l'outil de coupe 48, qui porte une lame à bord tranchant en carbure de tungstène revêtu de diamants, est fixé à un bras non représenté, qui peut le déplacer dans les trois dimensions, et coupe les parties de bille 46 des fils de soudure 45 et les parties de coins 47 des conducteurs intérieurs 32.
FIG. 6C, l'outil de coupe 48, qui porte une lame à bord tranchant en carbure de tungstène revêtu de diamants, est fixé à un bras non représenté, qui peut le déplacer dans les trois dimensions, et coupe les parties de bille 46 des fils de soudure 45 et les parties de coins 47 des conducteurs intérieurs 32.
L'outil de coupe 48, qui se déplace vers la gauche ou la droite à des positions voisines de la surface du corps 30 de douille, coupe et enlève simultanément les parties des billes 46 des fils de soudure 45 et les parties de coins 47 des conducteurs intérieurs 32. Les parties des billes de fils qui restent 50 peuvent être utilisées comme surépaisseurs en raison de leur propre planéité. La hauteur des parties de billes de fils qui restent 50, à utiliser comme surépaisseurs, peut être réglée en ajustant le pas entre la surface du corps 30 de douille et la lame de l'outil de coupe 48. Les fils coupés sont enlevés par soufflage à l'aide d'une douche à air et la microplaquette 40 à circuit intégré est ensuite transférée au chargeur 55 de microplaquette comme représenté à la FIG. 6D.
La FIG. 6E représente une microplaquette de circuit intégré qui a été essayée et qui ne présente aucun défaut, c'est-à-dire qu'il s'agit d'une microplaquette reconnue bonne, dans laquelle la hauteur de la surépaisseur 50 peut de façon souhaitable être dans la page 5 à 25 micromètres.
Puisque la surface de la surépaisseur 50 est aplatie, il est possible de répéter si nécessaire un autre processus de soudage de fils sur la surépaisseur 50.
Comme mentionné précédemment, il entre dans le cadre de la présente invention, non seulement de réaliser un appareil d'essai qui soit avantageux par son effet sur l'ensemble des coûts des circuits intégrés produits puisque l'opération d'essai est réalisée sur une microplaquette nue, par la mise en oeuvre de la fonction d'essai sans exiger une formation préliminaire de surépaisseurs sur une microplaquette de circuit intégré, et par la sécurité de la microplaquette de circuit intégré à essayer, mais aussi de fournir un procédé d'essais, mettant en oeuvre l'appareil, qui soit avantageux pour l'ensemble du coût d'un produit de circuit intégré parce qu'il peut être mis en oeuvre de l'essai sans demander un traitement additionnel et sans ajouter d'équipement par rapport au processus et aux équipements existants.
L'appareil et le procédé selon la présente invention peuvent être adaptés à des microplaquettes de circuit intégré employées dans un ordinateur personnel ainsi que pour la réalisation du module à microplaquettes multiples ou d'un module de circuit intégré spécifique à une application, ou ASIC, en raison du faible coût des microplaquettes reconnues bonnes.
L'invention peut être incorporée dans d'autres formes spécifiques sans s'écarter de son esprit ou de ses caractéristiques essentielles. Il faut donc considérer à tous points de vue le présent mode de réalisation comme une illustration et non dans un sens limitatif, le cadre de l'invention étant indiqué par les revendications annexées et non par la description précédente, et toutes les modifications qui sont à l'intérieur de la signification et de la plage d'équivalence des revendications doivent être considérées comme incluses dans l'invention.
Claims (8)
1. Appareil caractérisé en ce qu'il comprend
un corps (30) de douille où est ménagée une rainure (33) de logement dans laquelle est logée une microplaquette (40) de circuit intégré à essayer;
une partie de gradin (35) formée autour de ladite rainure (33) de logement;
une série de conducteurs intérieurs (32) formés sur ladite partie de gradin (35);
une série de conducteurs extérieurs (31) qui font saillie à partir dudit corps (30) de douille et sont reliés électriquement auxdits conducteurs intérieurs (32) à travers ledit corps (30) de douille; et
un élément de support (34) assemblé à des parois intérieures opposées de ladite rainure (33) de logement de manière à supporter ladite microplaquette (40) de circuit intégré.
2. Appareil selon la revendication 1, caractérisé en ce que
ledit élément de support amène ladite microplaquette (40) de circuit intégré à être stabilisée dans ladite rainure (33) de logement en poussant des surfaces latérales de ladite microplaquette (40) de circuit intégré.
3. Appareil selon la revendication 1 ou la revendication 2, caractérisé en ce que
ledit élément de support consiste en un ressort à lame (34) dans lequel du téflon (37) est appliqué sur de l'acier (36).
4. Appareil selon la revendication 1, dans lequel ledit corps (30) de douille consiste en au moins l'une des matières suivantes: une matière céramique ou une matière plastique.
5. Procédé d'essais utilisant une douille qui comprend
une série de conducteurs intérieurs (32) formés dans une rainure (33) de logement d'un corps (30) de douille,
une série de conducteurs extérieurs (31) qui font saillie depuis ledit corps (30) de douille et sont reliés électriquement auxdits conducteurs intérieurs (32) à travers ledit corps (30) de douille, et
un élément de support assemblé à des parois intérieures opposées de ladite rainure (33) de logement de manière à supporter ladite microplaquette (40) de circuit intégré,
caractérisé en ce qu'il comprend les étapes consistant à:
(a) monter dans ladite rainure (33) de logement une microplaquette (40) de circuit intégré à essayer;
(b) relier des pastilles (41) de ladite microplaquette (40) de circuit intégré auxdits conducteurs intérieurs (32) correspondants à l'aide d'une série de fils (45);
(c) monter ledit corps (30) de douille sur une carte d'essais au moyen desdits conducteurs extérieurs (31) et appliquer des signaux de configuration d'essais à ladite microplaquette (40) de circuit intégré par l'intermédiaire des conducteurs intérieurs (32) et extérieurs (31) dans des conditions de température élevée de tension élevée; et
(d) détacher et enlever lesdits fils (45).
6. Procédé selon la revendication 5, caractérisé en ce que
lesdits fils (45) sont reliés auxdites pastilles (41) de ladite microplaquette (40) de circuit intégré et auxdits conducteurs intérieurs (32) correspondants au moins par l'un des deux processus suivants: processus de thermocompression ou un processus de soudage ultrasonique.
7. Procédé selon la revendication 5, caractérisé en ce que
lesdits fils (45) sont détachés simultanément par un outil de coupe aux positions de parties de billes (50) desdits fils (45) et aux parties de coins desdits conducteurs intérieurs (32).
8. Procédé selon la revendication 5 ou 7, caractérisé en ce que
les parties desdites parties de billes (50) qui restent après la coupe forment des surépaisseurs et la hauteur desdites surépaisseurs peut être modifiée en réglant un pas entre ledit outil de coupe et une surface dudit corps (30) de douille.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008257A KR960011257B1 (ko) | 1993-05-14 | 1993-05-14 | 번인 소켓 및 이를 사용한 번인 테스트 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2705522A1 true FR2705522A1 (fr) | 1994-11-25 |
| FR2705522B1 FR2705522B1 (fr) | 1996-04-05 |
Family
ID=19355382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9405898A Expired - Fee Related FR2705522B1 (fr) | 1993-05-14 | 1994-05-13 | Appareil et procédé d'essai de déverminage. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5568057A (fr) |
| JP (1) | JP2846813B2 (fr) |
| KR (1) | KR960011257B1 (fr) |
| FR (1) | FR2705522B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112578149A (zh) * | 2019-09-30 | 2021-03-30 | 苏州联讯仪器有限公司 | 芯片可靠性测试用老化设备 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2293095A (en) | 1994-04-18 | 1995-11-10 | Micron Technology, Inc. | Method and apparatus for automatically positioning electronic die within component packages |
| US5808474A (en) * | 1994-11-30 | 1998-09-15 | Lsi Logic Corporation | Test socket for testing integrated circuit packages |
| US5874319A (en) * | 1996-05-21 | 1999-02-23 | Honeywell Inc. | Vacuum die bond for known good die assembly |
| US5954832A (en) * | 1997-03-14 | 1999-09-21 | International Business Machines Corporation | Method and system for performing non-standard insitu burn-in testings |
| US6353326B2 (en) | 1998-08-28 | 2002-03-05 | Micron Technology, Inc. | Test carrier with molded interconnect for testing semiconductor components |
| US6560735B1 (en) * | 1999-08-03 | 2003-05-06 | Agere Systems Inc | Methods and apparatus for testing integrated circuits |
| EP1074844A3 (fr) * | 1999-08-03 | 2003-08-06 | Lucent Technologies Inc. | Test de circuits integrés |
| US7189092B2 (en) * | 2004-07-14 | 2007-03-13 | Antares Contech, Inc. | Modular semiconductor package testing contactor system |
| US7602201B2 (en) * | 2007-06-22 | 2009-10-13 | Qualitau, Inc. | High temperature ceramic socket configured to test packaged semiconductor devices |
| TWM367467U (en) * | 2009-04-13 | 2009-10-21 | Hon Hai Prec Ind Co Ltd | Electrical connector |
| US9832876B2 (en) * | 2014-12-18 | 2017-11-28 | Intel Corporation | CPU package substrates with removable memory mechanical interfaces |
| CN113533928A (zh) * | 2020-04-16 | 2021-10-22 | 第一检测有限公司 | 系统级测试设备及系统级测试系统 |
| CN115561611A (zh) | 2021-07-01 | 2023-01-03 | 长鑫存储技术有限公司 | 一种芯片测试用固定装置及固定方法、测试设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006792A (en) * | 1989-03-30 | 1991-04-09 | Texas Instruments Incorporated | Flip-chip test socket adaptor and method |
| US5056217A (en) * | 1989-04-17 | 1991-10-15 | Kabushiki Kaisha Shinkawa | Method for manufacturing semiconductor elements equipped with leads |
| US5088190A (en) * | 1990-08-30 | 1992-02-18 | Texas Instruments Incorporated | Method of forming an apparatus for burn in testing of integrated circuit chip |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5180976A (en) * | 1987-04-17 | 1993-01-19 | Everett/Charles Contact Products, Inc. | Integrated circuit carrier having built-in circuit verification |
| US5155067A (en) * | 1991-03-26 | 1992-10-13 | Micron Technology, Inc. | Packaging for a semiconductor die |
| US5342807A (en) * | 1991-06-04 | 1994-08-30 | Micron Technology, Inc. | Soft bond for semiconductor dies |
| US5215472A (en) * | 1991-08-22 | 1993-06-01 | Augat Inc. | High density grid array socket |
-
1993
- 1993-05-14 KR KR1019930008257A patent/KR960011257B1/ko not_active IP Right Cessation
-
1994
- 1994-05-13 FR FR9405898A patent/FR2705522B1/fr not_active Expired - Fee Related
- 1994-05-16 JP JP6100399A patent/JP2846813B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-12 US US08/542,023 patent/US5568057A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006792A (en) * | 1989-03-30 | 1991-04-09 | Texas Instruments Incorporated | Flip-chip test socket adaptor and method |
| US5056217A (en) * | 1989-04-17 | 1991-10-15 | Kabushiki Kaisha Shinkawa | Method for manufacturing semiconductor elements equipped with leads |
| US5088190A (en) * | 1990-08-30 | 1992-02-18 | Texas Instruments Incorporated | Method of forming an apparatus for burn in testing of integrated circuit chip |
Non-Patent Citations (1)
| Title |
|---|
| BAUER C E: "Micropackaging for multichip modules", ISHM '92 PROCEEDINGS. PROCEEDINGS OF THE 1992 INTERNATIONAL SYMPOSIUM ON MICROELECTRONICS (SPIE VOL.1847), SAN FRANCISCO, CA, USA, 19-21 OCT. 1992, ISBN 0-930815-35-1, 1992, RESTON, VA, USA, INT. SOC. HYBRID MICROELECTRON, USA, pages 613 - 616 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112578149A (zh) * | 2019-09-30 | 2021-03-30 | 苏州联讯仪器有限公司 | 芯片可靠性测试用老化设备 |
| CN112578149B (zh) * | 2019-09-30 | 2022-12-27 | 苏州联讯仪器有限公司 | 芯片可靠性测试用老化设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960011257B1 (ko) | 1996-08-21 |
| US5568057A (en) | 1996-10-22 |
| JP2846813B2 (ja) | 1999-01-13 |
| JPH07130920A (ja) | 1995-05-19 |
| FR2705522B1 (fr) | 1996-04-05 |
| KR940027116A (ko) | 1994-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2705522A1 (fr) | Appareil et procédé d'essai de déverminage. | |
| US6869809B2 (en) | Wafer level testing and bumping process | |
| FR2703827A1 (fr) | Réseau de microplaquettes reconnues bonnes et procédé de fabrication de ce réseau. | |
| FR2707013A1 (en) | Apparatus for testing microchips regarded as serviceable | |
| FR2708106A1 (fr) | Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille. | |
| US20070017093A1 (en) | Method of making an interposer with contact structures | |
| EP0239494A1 (fr) | Boîtier de circuit intégré | |
| US7977229B2 (en) | Method for fabricating resin-molded semiconductor device having posts with bumps | |
| JP2001338955A (ja) | 半導体装置及びその製造方法 | |
| JPS59134841A (ja) | 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム | |
| CN104051289A (zh) | 引线接合装置和方法 | |
| FR2724020A1 (fr) | Adaptateur de sonde destine aux essais de boitiers de circuits integres | |
| US6020748A (en) | Method and apparatus for conducting failure analysis on IC chip package | |
| US6342398B1 (en) | Method of backside emission analysis for BGA packaged IC's | |
| US6059846A (en) | Bonding wire height inspection device | |
| EP1271157A1 (fr) | Aiguilles pour cartes de test utilisées pour tester des dispositifs semi-conducteurs, procédé de fabrication et procédé de positionnement | |
| FR2465231A1 (fr) | Tete de mesure de microcircuits, et appareil de mesure comportant une telle tete | |
| US7112981B1 (en) | Method of debugging a 3D packaged IC | |
| FR2975500A1 (fr) | Procede et dispositif de controle electrique des soudures de composants electroniques | |
| TW201915480A (zh) | 半導體裝置結構之檢驗方法 | |
| BE1000108A6 (fr) | Interconnexion de composants electroniques. | |
| KR100487423B1 (ko) | 액정표시장치모듈의실장방법 | |
| CN117030392A (zh) | 半导体激光器的失效样品的制备方法及失效分析方法 | |
| KR0161862B1 (ko) | 반도체 소자의 검침방법 | |
| FR3116382A1 (fr) | Boîtier pour circuit intégré et procédé de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100129 |