FR2708106A1 - Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille. - Google Patents

Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille. Download PDF

Info

Publication number
FR2708106A1
FR2708106A1 FR9409169A FR9409169A FR2708106A1 FR 2708106 A1 FR2708106 A1 FR 2708106A1 FR 9409169 A FR9409169 A FR 9409169A FR 9409169 A FR9409169 A FR 9409169A FR 2708106 A1 FR2708106 A1 FR 2708106A1
Authority
FR
France
Prior art keywords
substrate
test
openings
test socket
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9409169A
Other languages
English (en)
Other versions
FR2708106B1 (fr
Inventor
Hyun In Ho
Lee Sang Hyeog
Kim Il Ung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2708106A1 publication Critical patent/FR2708106A1/fr
Application granted granted Critical
Publication of FR2708106B1 publication Critical patent/FR2708106B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G01R31/3161—Marginal testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Connecting Device With Holders (AREA)

Abstract

L'invention concerne une douille d'essais (20) comprenant: un substrat (22) incluant des conducteurs (24) de contacts extérieurs qui viennent en contact avec une carte extérieure d'essais de déverminage à une première extrémité latérale de ladite douille d'essais, une série d'ouvertures traversantes (21) situées à une distance prédéterminée desdits conducteurs (24) de contact, et au moins une ou plusieurs configurations de dépôts conducteurs (27) formées autour desdites ouvertures, traversantes (21) de façon à être reliées auxdits conducteurs (24) de contact au moyen de fils métalliques (30); une série de microplaquettes semi-conductrices montées par un moyen adhésif sur une partie supérieure desdites ouvertures traversantes ménagées sur la partie centrale dudit substrat et incluant une série de pastilles de soudage (25); des fils métalliques (28) reliant électriquement des pastilles de soudage desdites microplaquettes auxdites configurations de dépôts conducteurs; et un boîtier (29), formant couvercle du substrat (22), assemblé à l'aide de moyens d'assemblage afin d'exposer lesdits conducteurs (24) de contacts extérieurs dudit substrat et de protéger lesdits fils et lesdites microplaquettes semi-conductrices en les recouvrant.

Description

La présente invention concerne une douille d'essais et un procédé de production de microplaquettes reconnues bonnes en utilisant la douille d'essais. De façon plus particulière, elle concerne une douille d'essais et un procédé de production de microplaquettes reconnues bonnes où les microplaquettes nues sans défauts peuvent être traitées en série en passant par tous les types d'essais, par exemple des essais électriques et des essais de déverminage, effectués collectivement sur une série de microplaquettes semi-conductrices séparées à partir d'une tranche selon des étapes classiques de fabrication de semi-conducteurs.
De façon générale, divers essais sont effectués sur la microplaquette semi-conductrice afin d'assurer la fiabilité du dispositif. Les essais sont typiquement divisés en un essai électrique, qui sert à examiner le dispositif quant à un fonctionnement et une déconnexion normaux ou anormaux en le reliant à diverses bornes d'entrée/de sortie des microplaquettes semi-conductrices, et un essai de déverminage qui examine la durabilité d'une microplaquette semiconductrice et l'apparition de défauts en reliant certaines des bornes d'entrée/de sortie des microplaquettes semi-conductrices à un circuit générateur de signaux d'essais et en appliquant une charge, par exemple une température, une tension, un courant, etc. supérieurs à ceux des conditions normales.
Par exemple, dans le cas d'une mémoire vive dynamique, un essai de déverminage est effectué pour vérifier tout défaut dans les circuits de mémoire et les cellules de mémoire.
Pendant un déverminage, il est possible de détecter, dans une microplaquette semi-conductrice, des défaillances, par exemple une destruction d'un film isolant dans une couche d'oxyde de grille, qui apparaîtraient dans une utilisation dans des conditions normales. Par conséquent, des microplaquettes présentant des défauts sont détectées par l'essai de déverminage pour enlever de tells produits défectueux afin d'éviter d'expédier de tels produits et donc d'assurer la fiabilité des produits expédiés.
Cependant, l'essai électrique et l'essai de déverminage sont difficiles à réaliser sur des microplaquettes nues normales séparées d'une tranche en raison de la difficulté de réaliser les connexions électriques avec le circuit générateur de signaux électriques. Par conséquent, l'essai électrique et l'essai de déverminage sont effectués sur la microplaquette semi-conductrice qui a eté implantée dans un boîtier en composant de moulage, par exemple un composé de moulage par époxy (EMC).
Un boîtier de semi-conducteur inclut une microplaquette semi-conductrice non essayée montée sur une pastille de soudure et des conducteurs intérieurs reliés à des pastilles de soudage de la microplaquette par des fils sur chaque côté, et un corps qui protège la microplaquette et les fils.
Des conducteurs extérieurs, opposés aux conducteurs intérieurs, font saillie vers l'extérieur du corps du boîtier de semi-conducteur et sont insérés dans une douille d'essais où sont ménagés des trous de douille pour insérer les conducteurs extérieurs.
Ensuite, la douille d'essais est montée sur un substrat d'essais de déverminage afin d'effectuer l'essai de déverminage.
Cependant, un tel boîtier de semi-conducteur souffre de limites en ce qui concerne une technique de montage à haute densité et on a développé depuis peu une technique de fabrication de microplaquettes multiples au moyen d'un dispositif dit flip chip, c'est-à-dire à plaquette renversée, dans lequel une série de microplaquettes nues sont montées directement sur un substrat isolant en céramique, et non sur un boîtier. Diverses techniques de fabrication d'une microplaquette semi-conductrice à haute vitesse, à haute capacité et à très grande échelle d'intégration dans de petites dimensions ont été proposées. Une technique représentative de celles-ci est représentée par les modules à microplaquettes multiples (ou MCM).
Le module à microplaquettes multiples inclut une série de microplaquettes semi-conductrices, reliées entre elles et montées sur un substrat en céramique à couches multiples sur lequel un câblage à haute densité est réalisé, grâce à quoi une intégration à très grande échelle est réalisée. Les principales compagnies d'ordinateurs, par exemple IBM, DEC,
Hitachi, etc. ont appliqué le module à microplaquettes multiples à des ordinateurs géants.
Le module à microplaquettes multiples souffre, cependant, de limitations techniques et économiques: bien que le module à microplaquettes multiples permtte d'installer avec une intégration améliorée un plus grand nombre de microplaquettes semi-conductrices qu'une technique classique de mise sous boîtier de microplaquettes semi-conductrices individuelles, son rendement de production est cependant sensiblement diminué, ce qui augmente les coûts de fabrication. En particulier, le problème majeur du module à microplaquettes multiples est la difficulté d'atteindre une proportion en microplaquettes reconnues bonnes qui assure une fiabilité aussi élevée que celle d'une technique classique de mise sous boîtier.
Bien que la demande concernant des microplaquettes reconnues bonnes augmente pour les module à microplaquettes multiples, il est difficile de produire en masse à un coût économique les microplaquettes reconnues bonnes. En effet, une microplaquette nue unique, séparée d'une tranche, ne possède pas de conducteurs extérieurs et ne peut donc pas utiliser la douille d'essais appliquée à l'essai de boîtier de semi-conducteur. Ainsi, l'essai électrique et l'essai de déverminage ne peuvent pas être exécutés avant que la microplaquette nue ne soit montée sur une carte de circuit imprimé.
Afin de résoudre ces problèmes, on a développé divers types de techniques, par exemple une technique de sonde à mandrin ou porte-plaquette chaud, une technique de soudage automatisé sur bande (TAB), une technique d'utilisation d'un adapteur pour douille d'essais à flip chip, une technique d'essais au niveau de la tranche et un procédé de fabrication de microplaquette reconnue bonne par la technique d'essais au niveau de la tranche et de boîtier d'essais. Cependant es techniques souffrent du même problème d'un coût de fabrication élevée pour une production en série.
En se référant en premier lieu à la technique de sonde à porte-plaquette chaud, une sonde à porteplaquette chaud comportant des bornes qui peuvent venir en contact avec des pastilles de soudage d'une microplaquette nue vient en contact avec les pastilles de soudage de la microplaquette afin d'effectuer l'essai. Cette technique peut être utilisée dans la condition de tranche, sans exiger d'étapes additionnelles, et elle peut produire pour l'utilisateur la microplaquette nue, dans la condition de tranche. Cependant, l'essai prend un temps important pour sa mise en oeuvre et il faut une sonde additionnelle à porte-plaquettes chaud pour des types différents de microplaquettes semi-conductrices, ce qui augmente les coûts de fabrication.
La technique TAB consiste à essayer les microplaquettes semi-conductrices en reliant chaque côté de conducteurs en mince film métallique à des bornes d'essais, la microplaquette semi-conductrice étant séparée à partir d'une tranche et étant montée à l'aide d'une surélévation de microplaquette sur un côté des conducteurs en film métallique mince d'un support de bande dans un film isolant.
La technique utilisant l'adapteur pour douille d'essais à flip chip est décrite dans le brevet des
Etats-Unis N 5 006 792. Une microplaquette nue pourvue de surélévations de soudure à chaque pastille de soudure de la microplaquette est insérée dans un adapteur exclusif pour effectuer l'essai. L'adapteur de douille d'essais est pourvu d'une carte sur laquelle des supports en surplomb sont reliés de façon correspondante aux surélévations de soudure de la microplaquette semi-conductrice. La carte ci-dessus est reçue dans un boîtier, et des bornes d'entrée/de sortie en saillie à l'extérieur du boîtier sont insérées dans le substrat d'essai de déverminage afin d'effectuer l'essai de déverminage.
Les techniques ci-dessus sont largement connues et offrent l'avantage de pouvoir mettre en oeuvre l'essai dans une condition de microplaquette nue avant la mise sous boîtier.
Cependant, le processus de fabrication d'une surélévation sur des pastilles de soudage d'une microplaquette semi-conductrice individuelle exige des équipements onéreux en raison du pas minime entre les pastilles de soudage, compte tenu de la haute intégration. En outre, les microplaquettes semiconductrices doivent être maniées individuellement pendant l'essai, ce qui rend compliqué le maniement des microplaquettes et diminue le rendement en microplaquettes essayées, ce qui provoque une augmentation des coûts de fabrication par comparaison avec le cas général des boîtiers de semi-conducteurs.
Le support à bande selon le procédé TAB ne peut pas être recyclé, et la technique qui utilise l'adapteur à douille d'essais est compliquée en raison de la structure de la douille d'essais et de la difficulté de la fabriquer.
Les essais au niveau de la tranche constituent une technique idéale pour mettre en oeuvre collectivement les essais quand toutes les microplaquettes formées sur la tranche ont été reliées à des bornes de contact. Cependant, il est impossible d'effectuer les bornes de contact d'une manière qui correspond à toutes les pastilles de soudage de toutes les microplaquettes, et un bruit peut se produire parce qu'il s'agit du même substrat.
La description qui suit et qui se réfère à la
Fig. 1 concerne un procédé de fabrication d'une microplaquette reconnue bonne au moyen d'un boîtier d'essais décrit dans le brevet des Etats-Unis
N 5 173 451 qui cherche à résoudre les problèmes cidessus.
En premier lieu, des conducteurs 14 de connecteurs extérieurs sont installés sur l'extérieur d'un substrat en céramique 12 de forme rectangulaire comportant en son centre une cavité réceptrice 11 de microplaquette afin d'y monter une microplaquette semi-conductrice 16 au moyen d d'une bande de soudure 13. Des pastilles de contact 17 sont formées sur la partie d'extrémité à l'intérieur du substrat en céramique 12 pour correspondre aux pastilles de soudage 15 de la microplaquette semi-conductrice 16.
Les pastilles de contact 17 sont reliées aux conducteurs à connecteurs extérieurs 14 par un câblage intérieur (non représenté).
Les pastilles de soudage 15 et les pastilles de contact 17 sont reliées par une fil 18, le fil 18 n'étant soudé que légèrement aux pastilles 15 et 17 afin de faciliter l'enlèvement du fil 18.
Sur une partie supérieure du substrat en céramique 12 est installée une bride 19 de forme rectangulaire de façon à fermer de façon étanche l'intérieur de celui-ci, et les conducteurs 14 à connecteurs extérieurs sont ensuite insérés sur une carte d'essais (non représentée) pour effectuer l'essai de déverminage.
Pour produire les microplaquettes reconnues bonnes 10 disposées dans le boîtier d'essais, une microplaquette semi-conductrice unique 16 est montée au moyen d'une bande adhésive 13 dans la cavité réceptrice 11 de microplaquette du substrat en céramique 12 qui porte les conducteurs 14 de connecteurs extérieurs, comme dans le boîtier classique de semi-conducteur. Les pastilles de soudage 15 de la microplaquette semi-conductrice 16 sont reliées aux pastilles de contact 17 à l'intérieur du substrat 12 par le fil 18. La série de microplaquettes bonnes nues 10 est montée sur la carte d'essais afin d'effectuer collectivement l'essai de déverminage.
Les microplaquettes nues essayées 10 du boîtier d'essais sont séparées de la carte d'essais, et la microplaquette semi-conductrice 16 est finalement séparée, afin d'obtenir des microplaquettes reconnues bonnes, sans défaut, après enlèvement de la bride 10 et du fil 18, dans cet ordre.
Par conséquent, on réalise la série de microplaquettes reconnues bonnes au moyen d'une seule procédure d'essais et le rendement de production peut être amélioré.
Cependant, la structure du substrat en céramique 12 est compliquée et elle est limitée à un seul type de substrat, et il en résulte une augmentation des coûts de fabrication. En outre, les pastilles de soudage 15 qui ont fait déjà l'objet d'une première soudure de fil sont endommagées, ce qui diminue la fiabilité.
La présente invention représente un effort pour résoudre ce problème.
C'est un premier but de la présente invention que de réaliser une douille d'essais qui puisse produire en série les microplaquettes reconnues bonnes à un coût économique en installant une série de microplaquettes semi-conductrices sur une douille d'essais qui puisse être fabriquée facilement, et en effectuant une soudure de fil et en installant une série de telles douilles d'essais sur un substrat d'essais pour l'essai de déverminage.
C'est un deuxième but de la présente invention que de produire en série la microplaquette reconnue bonne de façon simple tout en empêchant tous dommages à la microplaquette semi-conductrice au cours de l'essai de déverminage.
Pour atteindre ces buts, l'invention réalise, selon un premier aspect une douille d'essais caractérisée en ce qu'elle comprend:
un substrat incluant des conducteurs de contacts extérieurs qui viennent en contact avec une carte extérieure d'essais de déverminage à une première extrémité latérale de ladite douille d'essais, une série d'ouvertures traversantes situées à une distance prédéterminée desdits conducteurs de contact, et au moins une ou plusieurs configurations de dépôts conducteurs formées autour desdites ouvertures traversantes de façon à être reliées auxdits conducteurs de contact au moyen de fils métalliques;
une série de microplaquettes semi-conductrices montées par un moyen adhésif sur une partie supérieure desdites ouvertures traversantes ménagées sur la partie centrale dudit substrat et incluant une série de pastilles de soudage;
des fils métalliques servant à relier électriquement des pastilles de soudage desdites microplaquettes semi-conductrices auxdites configurations de dépôts conducteurs; et
un boîtier, formant couvercle du substrat, assemblé à l'aide de moyens d'assemblage afin d'exposer lesdits conducteurs de contacts extérieurs dudit substrat et de protéger lesdits fils et lesdites microplaquettes semi-conductrices en les recouvrant.
Le ledit substrat peut être formé d'une carte de circuit imprimé ou de céramique.
Ledit moyen adhésif peut être une bande adhésive à double-face dont les deux faces sont adhérentes.
Dans ce cas, la bande adhésive peut être un produit résistant à la chaleur à une température appropriée pendant les essais de déverminage.
Dans la partie centrale d'une bande adhésive, des trous peuvent être ménagés de manière à correspondre auxdites ouvertures traversantes.
Ledit moyen d'assemblage peut être formé d'alésages filetés formés sur les quatres coins du substrat et de vis vissées dans lesdits alésages filetés.
Ledit boîtier peut être formé d'une matière choisie dans un groupe constitué par un métal à faible résistance à l'électricité statique, un plastique servant à éviter l'électricité statique, ou une matière plastique sur laquelle a été appliquée une matière servant à éviter l'électricité statique.
Selon un deuxième aspect, l'invention fournit un procédé de fabrication d'une microplaquette reconnue bonne caractérisé en ce qu'il comprend les étapes consistant à
prévoir des ouvertures traversantes ménagées sur une partie centrale d'un substrat à une distance prédéterminée, des configurations de dépôts conducteurs formés autour des dites ouvertures traversantes, des microplaquettes semi-conductrices sur un substrat incluant des conducteurs de contact formés de façon à être reliés à des bornes extérieures sur un côté dudit substrat quand une bande adhésive double-face à été insérée sur la partie supérieure desdites ouvertures traversantes;
relier, par des fils, des pastilles de soudage desdites microplaquettes semi-conductrices à des configurations de dépôts conducteurs desdits substrats;
effectuer un essai de déverminage en installant ledit substrat sur une carte d'essais;
couper lesdits fils au moyen d'un moyen de coupe; et
séparer, après l'essai de déverminage, des microplaquettes semi-conductrices sans défaut en élevant ladite partie arrière desdites pastilles semiconductrices à travers lesdites ouvertures traversantes dudit substrat.
Ladite étape de montage est effectuée en insérant une bande résistante à la pression pourvue d'un adhésif double-face.
Ledit moyen de coupe est choisi dans un groupe formé par une lame, un laser, ou un outil de coupe en forme de ciseau.
Les buts, particularités et avantages de la présente invention ainsi que d'autres seront mieux compris à partir de la lecture de la description d'un mode de réalisation préféré de celle-ci, en se référant aux dessins dans lesquels:
La Fig. 1 est une vue en coupe transversale d'un mode de réalisation préféré d'une douille classique d'essais destinée à une microplaquette reconnue bonne;
La Fig. 2 est une vue en perspective éclatée représentant un mode de réalisation préféré d'une douille d'essais pour une microplaquette reconnue bonne selon la présente invention;
La Fig. 3 est une vue en coupe transversale prise selon la ligne III-III à la Fig. 2; et
Les Fig. 4A et 4B représentent les étapes de fabrication d'une microplaquette reconnue bonne selon la présente invention.
Les Fig. 2 et 3 représentent une douille d'essais 20 destinée à une microplaquette reconnue bonne selon la présente invention.
Une douille d'essais 20 inclut des conducteurs de connecteurs, par exemple des bornes d'insertion 24 à relier à l'extérieur, formés sur un côté d'un substrat de forme rectangulaire 22 en céramique ou en plastique, des ouvertures traversantes formées à une distance prédéterminée et des configurations de dépôts conducteurs 27 formées autour des ouvertures traversantes 21.
Le diamètre des ouvertures traversantes 21 est plus petit que celui de la microplaquette semiconductrice 26 à monter et les configurations de dépôts conducteurs 27 sont formées de manière à correspondre aux pastilles de soudage 25 de la microplaquette semi-conductrice 26.
Les configurations de dépôts conducteurs 27 sont reliées aux bornes d'insertion 24 par au moins un, ou plusieurs, fils métalliques 30 formés à l'intérieur du substrat 22, le substrat 22 incluant des moyens d'assemblage, par exemple des alésages filetés 31, sur ses quatres coins.
La microplaquette semi-conductrice 26 est montée à l'aide de bandes adhésives isolantes double-face 23 de manière à couvrir l'ouverture traversante 21, les bandes adhésives 23 étant formées en appliquant un adhésif sur les deux côtés d'un film de polyimide résistant à des températures de 120 à 150 C pendant la procédure de déverminage.
Dans la bande adhésive 23 est ménagé, en son centre, un trou 21a qui correspond à l'ouverture traversante 21, afin de faciliter la séparation de la microplaquette semi-conductrice 21 et de la bande adhésive 23 lorsque la microplaquette semi-conductrice 26 est séparée de la bande, après achèvement de la procédure. Le bas de la microplaquette semiconductrice 26 est exposé à travers l'ouverture traversante 21 et le trou 21a.
Les configurations de dépôts conducteurs 27 formées de manière à correspondre aux pastilles de soudage 25 de la microplaquette semi-conductrice 26 sont reliées aux pastilles de soudage 25 par un fil 28.
Un boîtier 29 est formé d'une matière prédéterminée qui peut empêcher l'électricité statique, par exemple un métal à faible résistance, un plastique servant à empêcher l'électricité statique, ou un plastique revêtu d'une matière empêchant l'électricité statique, et il est installé sur la partie supérieure du substrat 22. Aux quatre coins du boîtier 29 sont ménagées des ouvertures traversantes 32 qui correspondent aux alésages filetés 31 à fixer sur le substrat 22 par des vis 33. Le but du boîtier 29 est d'empêcher la déformation du fil 28 en protégeant les fils 28 et les microplaquettes semiconductrices 26 contre un contact extérieur, et il est formé de façon à ne pas couvrir les bornes d'insertion 24.
Une série de douilles d'essais 20 de ce type est insérée et montée sur une carte d'essais de déverminage (non représentée), et leur but est d'effectuer l'essai de déverminage en appliquant une charge, par exemple une température, une tension et un courant, plus élevés que dans une condition de fonctionnement général de la microplaquette semiconductrice 26. Après l'essai de déverminage, la vis 33 est dévissée et le boîtier 29 est enlevé pour séparer la microplaquette semi-conductrice soudée.
Par conséquent, on obtient une microplaquette reconnue bonne en séparant des microplaquettes semiconductrices 26 exemptes de défaut après les avoir soumises à l'essai de déverminage.
Dans la douille d'essai 20 est montée une série de microplaquettes semi-conductrices 26, par exemple 8 à 10 microplaquettes par douille 20. Vingt douilles d'essais 20 sont montées sur la carte d'essais de déverminage et 160 à 200 microplaquettes semiconductrices peuvent être essayées collectivement en un seul essai de déverminage pour obtenir une série de microplaquettes reconnues bonnes.
Le substrat 22 peut être utilisé de façon semipermanente tant qu'il ne se produit aucune anomalie dans les pastilles de contact 27 sur lesquelles les fils 28 sont fréquemment montés et dont ils sont fréquemment enlevés. Dans le cas où le substrat 22 est formé d'une carte de circuit imprimé, le coût de production du substrat 22 est très faible.
Les Fig. 4A et 4B représentent les étapes de fabrication de la microplaquette reconnue bonne en utilisant la douille d'essais selon l'invention.
En se référant en premier lieu à la Fig. 4A, une douille d'essais 40 servant à fabriquer les microplaquettes reconnues bonnes inclut une carte de circuit imprimé 42 de forme rectangulaire dans laquelle sont ménagées des ouvertures traversantes 41 formées à une distance prédéterminée, et un boîtier 49 de forme rectangulaire fixé par une vis 53 pour couvrir la partie supérieure de la carte de circuit imprimé (ou PCB) 42. La carte de circuit imprimé 42 comprend des bornes d'insertion (non illustrées) à relier électriquement à l'extérieur sur un de leurs côtés, et des configurations de dépôts conducteurs (non illustrées) sont formées autour des ouvertures traversantes 41.
Quand des bandes adhésives 43 d'une configuration prédéterminée, par exemple une configuration rectangulaire, ont été attachées à la carte de circuit imprimé 42, chaque microplaquette conductrice 46 séparée de la tranche est montée sur les bandes adhésives 43. Des pastilles de soudage (non représentées) de la microplaquette semi-conductrice 46 et des configurations de dépôts conducteurs de la carte de circuit imprimé 42 sont reliées par un fil 48 et le boîtier 49 est fixé par la vis 53 sur la carte de circuit imprimé 42. L'adhérence de la bande adhésive double-face 43 à la surface attachée à la microplaquette est réduite afin de faciliter la séparation de microplaquette.
En se référant maintenant à la Fig. 4B, la douille d'essais 40 comprend la carte de circuit imprimé 42 sur laquelle est montée une série de microplaquettes semi-conductrices 46 soudées par fil, de structure conforme à celle de la Fig. 4A et le boîtier 49, et les bornes d'insertion de la douille d'essais 40 sont montées sur une carte d'essai de déverminage (non illustrée) afin d'effectuer l'essai de déverminage.
Quand le boîtier 49 est enlevé, les parties supérieures des billes de fils 56 formées sur la pastille de soudage de la microplaquette semiconductrice 46 sont coupées par un moyen de coupe qui peut être élevé ou abaissé et déplacé vers la gauche ou la droite, par exemple une lame diamantée, un laser ou un moyen de coupe 55 en forme de ciseau représentant une partie d'extrémité aigüe. Les bas des microplaquettes semi-conductrices 46 sur lesquelles les surélévations 57 sont formées en coupant les billes de fils 56 des microplaquettes de soudure sont frappés par une broche d'éjection 58, utilisée pendant une procédure d'enlèvement de microplaquette, qui traverse les ouvertures traversantes 41 afin de séparer les microplaquettes de la bande adhésive 53.
Les microplaquettes reconnues bonnes et sans défaut 46, soumises à un essai d'aspiration, sont aspirées par un mandrin sous vide 59 afin d'être transmises en séquence à un support de microplaquettes (non illustré).
Sur les microplaquettes reconnues bonnes 46, des surélévations 57 subsistent sur les pastilles de soudage quand les billes de fils 56 ont été coupées, et les surélévations 47 sont directement utilisées comme surélévations de flip chip et de TAB pendant la procédure de montage, et la deuxième soudure de fil peut être exécutée.
Par conséquent, il est possible de fabriquer en grandes quantités et avec une bonne qualité la microplaquette reconnue bonne en résolvant les problèmes posés par les techniques utilisées avec l'adaptateur classique de douille d'essais, la technique de sonde à mandrin chaud et la technique
TAB.
La douille d'essais selon l'invention inclut des ouvertures traversantes situées à une distance prédéterminée, des configurations de dépôts conducteurs formées autour des ouvertures traversantes, le substrat qui comporte des conducteurs de contact à relier à l'extérieur sur un côté, et le boîtier monté sur la partie supérieure du substrat.
En ce qui concerne le procédé de fabrication de la microplaquette reconnue bonne en utilisant une douille d'essais, les microplaquettes semiconductrices sont d'abord montées à l'aide de la bande adhésive de façon à couvrir les ouvertures traversantes du substrat, et les pastilles de soudage des microplaquettes semi-conductrices sont reliées aux configurations de dépôts conducteurs par des fils.
Ensuite, les douilles d'essai sont montées sur la carte d'essais afin d'effectuer l'essai de déverminage. Les fils sont coupés à l'aide des moyens de coupe et la partie arrière de la microplaquette semi-conductrice est frappée à travers les ouvertures traversantes du substrat, et la microplaquette reconnue bonne, c'est-à-dire la microplaquette semiconductrice exempte de défauts, qui a été soumise à l'essai est séparée de manière à être installée sur le support de microplaquette pour être transmis.
Comme mentionné ci-dessus, puisque le substrat sur lequel l'essai de microplaquette reconnue bonne est effectué peut être formée sur la carte de circuit imprimé, elle peut être utilisée de façon semipermanente ce qui permet une réduction des coûts de production.
De plus, puisque l'essai de déverminage est effectué en montant la série des microplaquettes sur un substrat et en installant le substrat sur la série de cartes d'essais de déverminage, la microplaquette reconnue bonne peut être produite à un coût économique, de sorte que les modules à microplaquettes multiples sont applicables aussi bien à des ordinateurs géants onéreux et à des ordinateurs personnels.
Grâce à la douille d'essais selon l'invention et au procédé de fabrication de microplaquettes reconnues bonnes, plus d'une microplaquette semi-conductrice est montée sur la douille d'essais, et il est possible de fabriquer un grand nombre de microplaquettes reconnues bonnes quand l'essai de déverminage a été effectué.
Alors que la présente invention a été décrite en liaison avec ce qui est considéré comme le mode de réalisation le plus pratique et préféré, il faut comprendre que l'invention n'est pas limitée aux modes de réalisation décrits mais qu'elle doit au contraire couvrir diverses modifications d'agencements équivalents à la portée de l'homme de l'art.

Claims (10)

REVENDICATIONS
1. Douille d'essais (20, 40) caractérisée en ce qu'elle comprend:
un substrat (22) incluant des conducteurs (24) de contacts extérieurs qui viennent en contact avec une carte extérieure (42) d'essais de déverminage à une première extrémité latérale de ladite douille d'essais, une série d'ouvertures traversantes (21) situées à une distance prédéterminée desdits conducteurs (24) de contact, et au moins une ou plusieurs configurations de dépôts conducteurs (27) formées autour desdites ouvertures traversantes (21) de façon à être reliées auxdits conducteurs (24) de contact au moyen de fils métalliques (30);
une série de microplaquettes semi-conductrices montées par un moyen adhésif sur une partie supérieure desdites ouvertures traversantes (21) ménagées sur la partie centrale dudit substrat (22) et incluant une série de pastilles de soudage (25);
des fils métalliques (28) servant à relier électriquement des pastilles de soudage (25) desdites microplaquettes semi-conductrices auxdites configurations de dépôts conducteurs (27) ; et
un boîtier (29, 49), formant couvercle du substrat (22), assemblé à l'aide de moyens d'assemblage afin d'exposer lesdits conducteurs (24) de contacts extérieurs dudit substrat (22) et de protéger lesdits fils (28, 30) et lesdites microplaquettes semi-conductrices (26) en les recouvrant.
le ledit substrat (22) est formé d'une carte de circuit imprimé ou de céramique.
2. Douille d'essais (20, 40) selon la revendication 1, caractérisée en ce que
3. Douille d'essais (20, 40) selon la revendication 1, caractérisée en ce que
ledit moyen adhésif est une bande adhésive (23, 43) à double-face dont les deux faces sont adhérentes.
4. Douille d'essais (20, 40) selon la revendication 3, caractérisée en ce que
ladite bande adhésive (23, 43) est un produit résistant à la chaleur à une température appropriée pendant les essais de déverminage.
5. Douille d'essais (20, 40) selon la revendication 3 ou 4, caractérisée en ce que
des trous (21a) sont ménagés de manière à correspondre auxdites ouvertures traversantes (21) sur la partie centrale de ladite bande adhésive (23, 43).
6. Douille d'essais (20, 40) selon la revendication 1, caractérisée en ce que
ledit moyen d'assemblage est formé d'alésages filetés (31) formés sur les quatres coins du substrat (22) et de vis vissées dans lesdits alésages filetés (31).
7. Douille d'essais (20, 40) selon la revendication 1, caractérisée en ce que
ledit boîtier (29, 49) est formé d'une matière choisie dans un groupe constitué par un métal à faible résistance à l'électricité statique, un plastique servant à éviter l'électricité statique, ou une matière plastique sur laquelle a été appliquée une matière servant à éviter l'électricité statique.
8. Procédé de fabrication d'une microplaquette reconnue bonne (26, 46) caractérisé en ce qu'il comprend les étapes consistant à:
prévoir des ouvertures traversantes (21) ménagées sur une partie centrale d'un substrat (22) à une distance prédéterminée, des configurations de dépôts conducteurs (27) formés autour desdites ouvertures traversantes (21), des microplaquettes semiconductrices (26, 46) sur un substrat (22) incluant des conducteurs (24) de contact formés de façon à être reliés à des bornes extérieures sur un côté dudit substrat (22) quand une bande adhésive (23, 43) double-face à été insérée sur la partie supérieure desdites ouvertures traversantes (21);
relier, par des fils (28), des pastilles de soudage (25) desdites microplaquettes semiconductrices à des configurations de dépôts conducteurs (27) desdits substrats (22);
effectuer un essai de déverminage en installant ledit substrat (22) sur une carte d'essais;
couper lesdits fils (28) au moyen d'un moyen de coupe (55); et
séparer, après l'essai de déverminage, des microplaquettes semi-conductrices sans défaut en élevant ladite partie arrière desdites pastilles semiconductrices à travers lesdites ouvertures traversantes (21) dudit substrat (22).
9. Procédé selon la revendication 8, caractérisé en ce que
ladite étape de montage est effectuée en insérant une bande résistante à la pression pourvue d'un adhésif double-face.
10. Procédé selon la revendication 8, caractérisé en ce que
ledit moyen de coupe (55) est choisi dans un groupe formé par une lame, un laser, ou un outil de coupe en forme de ciseau.
FR9409169A 1993-07-23 1994-07-25 Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille. Expired - Fee Related FR2708106B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013979A KR960008514B1 (ko) 1993-07-23 1993-07-23 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법

Publications (2)

Publication Number Publication Date
FR2708106A1 true FR2708106A1 (fr) 1995-01-27
FR2708106B1 FR2708106B1 (fr) 1996-11-08

Family

ID=19359871

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9409169A Expired - Fee Related FR2708106B1 (fr) 1993-07-23 1994-07-25 Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille.

Country Status (4)

Country Link
US (1) US5644247A (fr)
JP (1) JP2801858B2 (fr)
KR (1) KR960008514B1 (fr)
FR (1) FR2708106B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0826152A1 (fr) * 1995-05-01 1998-03-04 Micron Technology, Inc. Procede et appareil pour tester des puces de semiconducteur sans boitier

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186925B2 (ja) * 1994-08-04 2001-07-11 シャープ株式会社 パネルの実装構造並びに集積回路搭載テープおよびその製造方法
US5836071A (en) * 1996-12-26 1998-11-17 Texas Instrument Incorporated Method to produce known good die using temporary wire bond, die attach and packaging
US5834945A (en) * 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
JP3739907B2 (ja) * 1997-10-07 2006-01-25 松下電器産業株式会社 チップ搭載済基板のプラズマクリーニング方法
KR100270888B1 (ko) * 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
US6777965B1 (en) 1998-07-28 2004-08-17 Micron Technology, Inc. Interposer for electrically coupling a semiconductive device to an electrical apparatus
US6353326B2 (en) 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
US6392427B1 (en) 1998-12-21 2002-05-21 Kaitech Engineering, Inc. Testing electronic devices
US6285202B1 (en) 1999-02-19 2001-09-04 Micron Technology, Inc. Test carrier with force applying mechanism guide and terminal contact protector
JP3724979B2 (ja) * 1999-04-27 2005-12-07 富士通株式会社 半導体装置
US7054161B1 (en) * 2000-04-19 2006-05-30 James Stephen L Slotted adhesive for die-attach in BOC and LOC packages
JP4188942B2 (ja) * 2005-05-12 2008-12-03 日本航空電子工業株式会社 コネクタ
US20070020964A1 (en) * 2005-07-22 2007-01-25 Domintech Co., Ltd. Memory module with chip hold-down fixture
US7733106B2 (en) * 2005-09-19 2010-06-08 Formfactor, Inc. Apparatus and method of testing singulated dies
TW200745572A (en) * 2006-06-09 2007-12-16 Visera Technologies Co Ltd Manufacturing method of wafer-level testing circuit board, and the structure thereof
US7901955B2 (en) * 2007-06-25 2011-03-08 Spansion Llc Method of constructing a stacked-die semiconductor structure
KR101539402B1 (ko) * 2008-10-23 2015-07-27 삼성전자주식회사 반도체 패키지
US8849469B2 (en) 2010-10-28 2014-09-30 Microsoft Corporation Data center system that accommodates episodic computation
CN106531723B (zh) * 2016-11-28 2019-02-01 西安科锐盛创新科技有限公司 裸芯片测试结构的制备方法
CN112051646B (zh) * 2019-06-06 2022-06-14 青岛海信宽带多媒体技术有限公司 一种光模块
CN111394777B (zh) * 2020-02-19 2022-02-22 深圳市海铭德科技有限公司 一种用于芯片镀膜工艺的顶针顶出力的监测方法
CN111352024A (zh) * 2020-04-30 2020-06-30 镭神技术（深圳）有限公司 大功率激光芯片测试老化夹具
CN112234043B (zh) * 2020-09-02 2024-06-25 江苏盐芯微电子有限公司 集成电路封装结构及集成电路封装方法
CN113238164B (zh) * 2021-05-14 2022-11-29 山东英信计算机技术有限公司 一种检测bga锡球焊接不良的装置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0287451A1 (fr) * 1987-04-17 1988-10-19 Thomson-Csf Procédé de connexion d'un composant électronique pour son test et son montage
EP0384599A1 (fr) * 1989-02-03 1990-08-29 General Electric Company Structure d'essai pour circuit intégré et méthode d'essai
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
JPH04263450A (ja) * 1991-02-18 1992-09-18 Sharp Corp バーンイン装置およびこれを用いるバーンイン方法
US5173451A (en) * 1991-06-04 1992-12-22 Micron Technology, Inc. Soft bond for semiconductor dies

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367253A (en) * 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
US5378981A (en) * 1993-02-02 1995-01-03 Motorola, Inc. Method for testing a semiconductor device on a universal test circuit substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0287451A1 (fr) * 1987-04-17 1988-10-19 Thomson-Csf Procédé de connexion d'un composant électronique pour son test et son montage
EP0384599A1 (fr) * 1989-02-03 1990-08-29 General Electric Company Structure d'essai pour circuit intégré et méthode d'essai
JPH04263450A (ja) * 1991-02-18 1992-09-18 Sharp Corp バーンイン装置およびこれを用いるバーンイン方法
US5247248A (en) * 1991-02-18 1993-09-21 Sharp Kabushiki Kaisha Burn-in apparatus and method of use thereof
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5173451A (en) * 1991-06-04 1992-12-22 Micron Technology, Inc. Soft bond for semiconductor dies

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.K.HAGGE ET AL.: "High-Yield Assembly of Multichip Modules Through Known-Good IC's and Effective Test Strategies", PROCEEDINGS OF THE IEEE, vol. 80, no. 12, NEW YORK US, pages 1965 - 1994 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0826152A1 (fr) * 1995-05-01 1998-03-04 Micron Technology, Inc. Procede et appareil pour tester des puces de semiconducteur sans boitier
EP0826152A4 (fr) * 1995-05-01 1998-12-23 Micron Technology Inc Procede et appareil pour tester des puces de semiconducteur sans boitier
EP1691206A2 (fr) * 1995-05-01 2006-08-16 Micron Technology, Inc. Procédé et dispositif de test des puces semiconductrices
EP1691206A3 (fr) * 1995-05-01 2006-08-30 Micron Technology, Inc. Procédé et dispositif de test des puces semiconductrices

Also Published As

Publication number Publication date
KR960008514B1 (ko) 1996-06-26
KR950004465A (ko) 1995-02-18
JPH0777556A (ja) 1995-03-20
FR2708106B1 (fr) 1996-11-08
US5644247A (en) 1997-07-01
JP2801858B2 (ja) 1998-09-21

Similar Documents

Publication Publication Date Title
FR2708106A1 (fr) Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille.
FR2707013A1 (en) Apparatus for testing microchips regarded as serviceable
FR2703827A1 (fr) Réseau de microplaquettes reconnues bonnes et procédé de fabrication de ce réseau.
EP0239494B1 (fr) Boîtier de circuit intégré
US5468157A (en) Non-destructive interconnect system for semiconductor devices
EP0287451B1 (fr) Procédé de connexion d'un composant électronique pour son test et son montage
JP2604979B2 (ja) 集積回路チップの検査方法及び装置
US6335629B1 (en) Test fixture having an opening for exposing the back of a semiconductor chip and testing module comprising the same
JPH09503577A (ja) バーンイン用再利用可能ダイ・キャリヤ及びバーンイン処理
FR2705522A1 (fr) Appareil et procédé d'essai de déverminage.
US6433360B1 (en) Structure and method of testing failed or returned die to determine failure location and type
FR2667983A1 (fr) Procede de conditionnement de circuits integres et boitiers realises par sa mise en óoeuvre.
US6020748A (en) Method and apparatus for conducting failure analysis on IC chip package
FR2875672A1 (fr) Dispositif electronique avec repartiteur de chaleur integre
FR2742007A1 (fr) Procede et dispositif de raccordement d'un cable a un connecteur electrique
FR2501414A1 (fr) Microboitier d'encapsulation de pastilles de semi-conducteur, testable apres soudure sur un substrat
JP2716663B2 (ja) 半導体ダイの試験装置
US6342398B1 (en) Method of backside emission analysis for BGA packaged IC's
FR2811509A1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante
FR2758908A1 (fr) Boitier d'encapsulation hyperfrequences bas cout
FR2827964A1 (fr) Dispositif de montage d'un boitier lga et procede d'etablissement de contacts avec le boitier
US7112981B1 (en) Method of debugging a 3D packaged IC
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
FR2743666A1 (fr) Structure de boitier pour circuit integre
FR2644896A1 (fr) Carte a pointes pour le test des composants semi-conducteurs hyperfrequences

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140331