FR2667983A1 - Procede de conditionnement de circuits integres et boitiers realises par sa mise en óoeuvre. - Google Patents

Procede de conditionnement de circuits integres et boitiers realises par sa mise en óoeuvre. Download PDF

Info

Publication number
FR2667983A1
FR2667983A1 FR9112559A FR9112559A FR2667983A1 FR 2667983 A1 FR2667983 A1 FR 2667983A1 FR 9112559 A FR9112559 A FR 9112559A FR 9112559 A FR9112559 A FR 9112559A FR 2667983 A1 FR2667983 A1 FR 2667983A1
Authority
FR
France
Prior art keywords
tracks
contact pads
mask
integrated circuit
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9112559A
Other languages
English (en)
Other versions
FR2667983B1 (fr
Inventor
Man K Lam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of FR2667983A1 publication Critical patent/FR2667983A1/fr
Application granted granted Critical
Publication of FR2667983B1 publication Critical patent/FR2667983B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

L'invention concerne le conditionnement des circuits intégrés. Elle se rapporte à un procédé dans lequel une pastille (10) de circuit intégré est revêtue d'une couche isolante (22) sur sa face inactive et ses surfaces latérales, sa face active, portant des plages de contact d'entrées-sorties (12-18) restant exposée. Ensuite, un masque (24) est placé sur la surface active, le masque ayant des fentes (28-34) dont une extrémité vient en surface d'une plage de contact (12-18) et dont l'autre extrémité se termine à la surface opposée de la pastille. Des pistes conductrices sont formées dans les fentes (2834) du masque qui est ensuite enlevé. Application au montage des pastilles de circuit intégré sans utilisation d'un support particulier.

Description

La présente invention concerne de façon générale le montage des composants
électroniques, et plus précisément le conditionnement sans fil de connexion d'une pastille de
circuit intégré.
Le conditionnement d'une pastille de circuit intégré rencontre l'intérêt croissant des fabricants de composants électroniques Les réalisateurs des conditionnements rencontrent des problèmes de plus en plus sérieux lorsque la densité des circuits augmente sur une pastille de circuit intégré de dimension donnée La densité de circuits d'une pastille particulière joue par exemple un rôle essentiel sur le nombre de signaux d'entrées-sorties associés au fonctionnement de la pastille Une augmentation du nombre d'entrées-sorties affecte un certain nombre de facteurs qui doivent être pris en considération par les
réalisateurs des conditionnements.
D'abord, le nombre élevé d'entrées-sorties nécessite
une densité d'interconnexion élevée de manière correspon-
dante, en ce qui concerne les couplages électriques à l'intérieur du boîtier et par rapport à des couplages
électriques formés entre le boîtier et le circuit externe.
Un schéma dense d'interconnexion risque de présenter des
courts-circuits électriques.
Un second facteur découle du premier Une pastille de circuit intégré ayant un schéma dense d'interconnexion est associée habituellement à un faible rendement de fabrication Ainsi, une réalisation de conditionnements qui facilitent les essais au niveau de la pastille est
souhaitable.
Un troisième facteur concerne la dissipation ther-
mique Une pastille dense de circuit intégré nécessite souvent un boîtier plus gros si bien que celui-ci risque de dissiper une plus grande quantité de chaleur que les boîtiers utilisés pour des pastilles de circuit intégré moins denses Un but toujours présent de l'industrie électronique est la miniaturisation En conséquence, les réalisateurs de conditionnements essaient de réaliser des conditionnements qui nécessitent une quantité minimale de
matière sur une carte de circuit imprimé.
Un autre facteur important est le coût Bien que le conditionnement affecte notablement le coût d'une pastille conditionnée de circuit intégré, le conditionnement ne doit
pas être prédominant dans le coût total.
Les boîtiers les plus courants sont les boîtiers à deux lignes de connexion (DIP), les supports de pastilles sans fil de connexion, les supports de pastilles à fils de
connexion, et les grilles de broches Le schéma d'intercon-
nexion avec les plages de contact de la pastille peut être réalisé à l'aide de fils miniatures de liaison raccordés aux plages de contact ou par de la soudure formée sur des pastilles à protubérances, les saillies formées au niveau des plages étant soudées Dans tous les cas, le schéma d'interconnexion est difficile à connecter à un appareil de test avant la fin du conditionnement Le conditionnement lui-même est par exemple formé de matière plastique ou céramique Des dispositifs de ce type sont décrits dans les brevets des Etats-Unis d'Amérique N O 4 423 468, 4 493 145,
4 697 204 et 4 682 207.
Une autre technique d'interconnexion est appelée "liaison automatique par ruban" et est décrite dans le brevet des Etats-Unis d'Amérique N O 4 899 207 Cette technique met en oeuvre plusieurs doigts conducteurs ayant des fils internes disposés suivant un dessin correspondant aux plages d'entrées-sorties d'une pastille particulière de circuit intégré Les fils internes sont soudés à des plages d'entrées- sorties, alors que des fils externes dirigés radialement à l'extérieur sont liés à une carte de circuit imprimé ou analogue Un avantage de la liaison automatique par ruban est que la pastille de circuit intégré peut être facilement testée avant fixation aux fils externes de
liaison à la carte de circuit imprimé.
La présente invention a pour objet -la réalisation d'un procédé d'interconnexion et de conditionnement de pastilles de circuit intégré qui facilite les tests au niveau de la pastille et qui favorise la miniaturisation et l'augmentation du rendement L'invention a aussi pour objet
la mise en oeuvre d'un tel procédé à-un faible coût.
Plus précisément, l'invention concerne un procédé de conditionnement éliminant la nécessité de l'utilisation d'un support d'une pastille de circuit intégré avant la liaison de la pastille à un substrat Une pastille de circuit intégré comporte une surface active ayant un ensemble de plages de contact d'entrées-sorties destinées à faire communiquer la pastille avec un autre circuit Selon l'invention, la pastille est retournée par rapport à son orientation normale et sa surface active est ainsi proche
du substrat sur lequel la pastille doit être montée.
Une couche d'une matière isolante de l'électricité est formée sur la pastille retournée de manière que la matière isolante recouvre une surface passive opposée à la surface active et recouvre les surfaces latérales de la pastille, mais laisse la surface active exposée Un masque est alors formé afin qu'il recouvre la surface active
encore exposée et les surfaces latérales Le masque com-
porte des fentes qui dépassent des plages de contact d'entrées-sorties de la pastille jusqu'aux bords de la surface active et descendent le long de la matière isolante qui recouvre les surfaces latérales Un métal est déposé par pulvérisation dans les fentes du masque Le métal déposé forme des pistes ayant des premières extrémités au niveau des plages de contact d'entrées-sorties et des secondes extrémités qui se terminent pratiquement avec la
pastille conditionnée du côté opposé à la surface active.
Le masque est alors retiré et laisse les pistes conduc-
trices qui ont une forme en L le long des surfaces laté-
rales et de la surface active Ces pistes de forme en L
peuvent être déposées par utilisation d'autres techniques.
Par exemple, les pistes peuvent être formées sur la matière isolante par utilisation de techniques photolithographiques ou par une technique de pulvérisation et d'attaque, connues
dans ce domaine.
La pastille encore inversée est placée sur un substrat avec des plages de contact qui correspondent aux secondes extrémités des pistes conductrices Les plages de contact du substrat sont soudées aux secondes extrémités des pistes conductrices afin qu'elles assurent la communi- cation électrique entre un autre circuit relié au substrat et la pastille de circuit intégré Le substrat peut être une carte de circuit imprimé ou peut être un support de
plusieurs pastilles qui peut être fermé de manière hermé-
tique et monté sur une carte de circuit imprimé.
Un avantage de l'invention est que le condition-
nement sans support permet l'exécution de tests au niveau de la pastille de circuit intégré Dans des modules à plusieurs pastilles, plusieurs pastilles sont installées et
interconnectées avec certaines relations fonctionnelles.
Les modules à plusieurs pastilles augmentent la densité de conditionnement et la vitesse de fonctionnement mais, étant donné le plus grand nombre de pastilles, un module à plusieurs pastilles risque plus de contenir un défaut qu'un boîtier à une seule pastille Comme la présente invention expose les pistes d'une pastille individuelle, la pastille peut être facilement testée avant interconnexion dans un
module à plusieurs pastilles.
Un autre avantage est que le boîtier a une petit "empreinte", c'est-àdire que les plages de contact formées sur un substrat auquel la pastille doit être reliée peuvent être disposées dans une petite zone, et laissent une grande partie de la matière du substrat à d'autres dispositifs Un autre avantage est relatif au coût de fabrication Un système de montage en deux étapes pour l'interconnexion
d'une pastille à un support de pastille puis pour l'inter-
connexion du support de pastille à une carte mère est
habituel dans la technique L'invention élimine la néces-
sité de la première étape et économise ainsi des coûts de
main-d'oeuvre et de matière.
D'autres caractéristiques et avantages de
l'invention ressortiront mieux de la description qui va
suivre, faite en référence aux dessins annexés sur lesquels: la figure 1 est une vue éclatée en perspective d'une pastille de circuit intégré et d'un masque placé au-dessus de la pastille et utilisé pour une étape de conditionnement de la pastille selon l'invention; la figure 2 est une vue en élévation latérale, en coupe partielle, de la pastille de la figure 1, suivant la ligne 2-2; la figure 3 est une vue en perspective du masque et de la pastille de la figure 1, après pulvérisation du métal dans les ouvertures du masque; et
la figure 4 est une vue en perspective de la pas-
tille de la figure 3, fixée à un substrat.
On se réfère aux figures 1 et 2 qui représentent une pastille 10 de circuit intégré comprenant plusieurs plages 12, 14, 16 et 18 de contact d'entrées-sorties destinées à permettre la communication électrique entre le circuit de la pastille 10 et le circuit externe Habituellement, la pastille comprend un plus grand nombre de plages de contact 12 à 18 En fait, elle peut comporter des centaines de plages de contact Cependant, le nombre de plages de contact n'est pas primordial dans le cadre de l'invention et, par raison de clarté, on n'en a représenté qu'un nombre
limité.
Dans une première étape, la pastille 10 de circuit intégré est retournée afin que la surface active 20 ayant les plages de contact 12 à 18 soit tournée vers le bas Une matière isolante 22, par exemple un oxyde, est alors déposée sur la surface passive et les surfaces latérales de la pastille La couche isolante 22 a pour rôle de mieux isoler la pastille d'un substrat auquel la pastille est connectée En outre, comme décrit plus en détail dans la suite, la couche isolante supporte des pistes conductrices
partant des plages de contact d'entrées-sorties 12 à 18.
La figure 1 représente un masque 24 aligné sur la pastille 10 de circuit intégré Le masque a des dimensions
telles qu'il peut s'ajuster par coulissement sur la pas-
tille en logeant la surface active 20 et les surfaces latérales 26 de la pastille Lors de la construction du masque 24, une pièce métallique plate, de préférence de molybdène, est découpée à ses coins de manière que les bords externes de la matière puissent être ensuite repliés
vers le bas en donnant la configuration du masque repré-
senté sur la figure 1 Avant pliage des bords, plusieurs fentes 28, 30, 32 et 34 sont découpées dans la matière plate, à l'aide d'un laser Les fentes sont formées afin qu'elles délimitent un dessin correspondant au dessin des plages de contact d'entrées-sorties 12 à 18 Les extrémités internes des fentes rejoignent les plages de contact Les bords de la matière sont alors repliés vers le bas afin qu'ils forment le masque 24 qui a une partie supérieure 26 et quatre côtés 38 comme représenté sur la figure 1 Après revêtement de la surface passive et des surfaces latérales de la pastille 10 de circuit intégré et après formation du
masque 24, celui-ci est placé sur la pastille.
On se réfère maintenant à la figure 3; les extré-
mités internes des fentes 28 à 34 sont alignées sur les
plages de contact d'entrées-sorties 12 à 18 de la pastille.
Le masque et la pastille sont alors placés dans une chambre de pulvérisation afin que des pistes métalliques localisées soient formées Dans un mode de réalisation préféré, les pistes ont une composition à base de trois métaux, le titane, le platine et l'or Le masque métallique 24 est alors retiré de la pastille afin qu'il laisse un ensemble comprenant la pastille, revêtue sur sa surface passive et ses surfaces latérales par une couche isolante, avec des pistes conductrices 40, 42, 44 et 46 mieux représentées sur
la figure 4.
Les pistes conductrices 40 à 46 sont des organes ayant une forme en L partant des plages de contact d'entrées-sorties 12 à 18 de la pastille 10 et qui sont au contact de la surface active 20 et des surfaces latérales 26 de la pastille Les pistes conductrices se terminent de préférence aux bords inférieurs des surfaces latérales, mais ceci n'est pas primordial Il est primordial par contre que les pistes conductrices puissent être facilement soudées aux plages de contact 48 et 50 d'un substrat, sur un tel substrat 52 La liaison des pistes conductrices aux plages 48 et 50 de contact du substrat peut être réalisée par tout dispositif connu dans la technique Par exemple, on peut utiliser une technologie de montage en surface De la soudure préalablement déposée sur le substrat 52 peut être chauffée à une température élevée afin que la soudure fonde à nouveau, et la solidification ultérieure de la
soudure assure la liaison convenable des pistes conduc-
trices 40 à 46 aux plages 48 à 50 de contact du substrat.
Les plages 48 et 50 de contact du substrat sont reliées par les pistes, non représentées, à d'autres circuits du substrat 52 Ainsi, les pistes conductrices 40 à 46 en L permettent la communication électrique entre la pastille 10 de circuit intégré et le circuit externe Le substrat 52 peut être une carte de circuit imprimé ou un substrat contenu dans un module à plusieurs pastilles, le substrat comprenant aussi d'autres pastilles de circuit intégré et éventuellement un joint enfermant hermétiquement
les pastilles.
Bien qu'on ait décrit et représenté l'invention dans le cas de l'utilisation d'un masque 24 par dépôt de pistes
conductrices 40 à 46 ayant une forme en L, d'autres tech-
niques peuvent être utilisées pour la formation des pistes conductrices Par exemple, on peut utiliser des techniques photolithographiques On peut aussi pulvériser un métal sur la couche, isolante 22 puis l'attaquer pour former les pistes conductrices en L. Un avantage de l'invention est que, après dépôt des pistes conductrices en L 40 à 46, la pastille 10 de circuit intégré peut subir des tests poussés et un déverminage au four Les pistes conductrices forment des contacts qui sont
plus accessibles que les plages de contact d'entrées-
sorties 12 à 18 de la pastille Ainsi, un connecteur de type élastomère peut être utilisé pour les essais Un tel connecteur peut être repoussé contre les surfaces latérales 26 de la pastille 10 lors des tests Les tests au niveau de la pastille permettent de ne connecter à un module à plusieurs pastilles que des pastilles de circuit intégré qui fonctionnent convenablement D'autres avantages sont des économies de main d'oeuvre et de matière dues à la
connexion directe de la pastille au substrat.

Claims (9)

REVENDICATIONS
1 Conditionnement de circuit intégré sans support,
caractérisé en ce qu'il comprend: -
une pastille ( 10) de circuit intégré ayant des surfaces opposées active et passive et ayant plusieurs surfaces latérales, la surface active ayant un ensemble de plages de contact ( 14-18),
une couche ( 22) d'une matière isolante de l'électri-
cité placée sur la surface passive et sur les surfaces latérales, la surface active restant exposée, et plusieurs pistes conductrices exposées en L ( 40-46) ayant des premières parties connectées à l'ensemble de plages de contact à la surface active et ayant des secondes
parties partant des premières parties en direction sensi-
blement perpendiculaire vers la surface passive et fixées à la couche isolante sur les surfaces latérales, les secondes parties ayant des extrémités qui se terminent pratiquement
avec la couche isolante sur les surfaces latérales.
2 Conditionnement selon la revendication 1, carac-
térisé en ce que les plages de contact ( 12-18) de la
pastille sont des plages d'entrées-sorties.
3 Conditionnement selon la revendication 1, carac-
térisé en ce que les pistes conductrices ( 40-46) sont
métalliques et contiennent de l'or.
4 Procédé de fabrication d'un dispositif électro-
nique sans support destiné à être connecté directement à un substrat, caractérisé en ce qu'il comprend les étapes suivantes: la disposition d'une pastille ( 10) de circuit intégré ayant une première et une seconde grande face qui sont opposées et plusieurs surfaces latérales, la première grande face ayant un ensemble de plages conductrices de contact ( 12-18),
la formation d'une couche ( 22) d'une matière iso-
lante de l'électricité sur la seconde grande face et les surfaces latérales de la pastille, et
la formation de pistes ( 40-46) d'une matière métal-
lique sur la première grande face et les surfaces latérales de manière que chaque piste métallique parte de l'une des plages de contact de la première grande face et soit disposée sur la couche isolante formée sur les surfaces
latérales et se termine pratiquement avec la couche iso-
lante formée sur la seconde grande face, si bien que les pistes peuvent être connectées à un substrat placé au
contact de la couche isolante à la seconde grande face.
5 Procédé selon la revendication 4, caractérisé en ce que l'étape de formation des pistes ( 40-46) est réalisée par un procédé de pulvérisation destiné à former des pistes localisées.
6 Procédé selon la revendication 5, caractérisé en ce que les pistes ( 40-46) sont localisées par utilisation d'un masque ( 24) ayant des fentes ( 28-34) qui correspondent
au dessin voulu pour les pistes.
7 Procédé selon la revendication 4, caractérisé en ce qu'il comprend la disposition d'un masque ( 24) sur la première grande face et la couche isolante formée sur les surfaces latérales, le masque ayant des fentes ( 28-34) allant des plages de contact aux bords de la première grande face et se prolongeant parallèlement aux surfaces
latérales de la pastille.
8 Procédé selon la revendication 7, caractérisé en ce qu'il comprend en outre la pulvérisation d'un métal dans
les fentes ( 28-34) afin que les pistes soient formées.
9 Procédé selon la revendication 4, caractérisé en ce que l'étape de formation des pistes comprend le dépôt
d'or.
Procédé selon la revendication 7, caractérisé en
ce que le masque ( 24) est formé de molybdène.
FR9112559A 1990-10-12 1991-10-11 Procede de conditionnement de circuits integres et boitiers realises par sa mise en óoeuvre. Expired - Fee Related FR2667983B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/596,690 US5079835A (en) 1990-10-12 1990-10-12 Method of forming a carrierless surface mounted integrated circuit die

Publications (2)

Publication Number Publication Date
FR2667983A1 true FR2667983A1 (fr) 1992-04-17
FR2667983B1 FR2667983B1 (fr) 1994-01-28

Family

ID=24388292

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9112559A Expired - Fee Related FR2667983B1 (fr) 1990-10-12 1991-10-11 Procede de conditionnement de circuits integres et boitiers realises par sa mise en óoeuvre.

Country Status (7)

Country Link
US (1) US5079835A (fr)
JP (1) JP3113005B2 (fr)
KR (1) KR100204950B1 (fr)
DE (1) DE4133598C2 (fr)
FR (1) FR2667983B1 (fr)
GB (1) GB2248721B (fr)
TW (1) TW243533B (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574629A (en) * 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
DE4438449A1 (de) * 1994-10-28 1996-07-04 Sibet Gmbh Sican Forschungs Un Verfahren zur direkten Kontaktierung elektronischer Bauelemente mit einem Träger und direkt kontaktierbare Bauelemente hierzu
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US6293456B1 (en) * 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US6335225B1 (en) * 1998-02-20 2002-01-01 Micron Technology, Inc. High density direct connect LOC assembly
JP2004222486A (ja) * 2002-12-27 2004-08-05 Murata Mfg Co Ltd スイッチング電源モジュール
JP2005129552A (ja) * 2003-10-21 2005-05-19 Rohm Co Ltd 回路基板
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
JP4881351B2 (ja) * 2008-07-30 2012-02-22 アオイ電子株式会社 半導体装置およびその製造方法
JP5261553B2 (ja) * 2011-09-15 2013-08-14 アオイ電子株式会社 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1250248A (fr) * 1969-06-12 1971-10-20
US4249299A (en) * 1979-03-05 1981-02-10 Hughes Aircraft Company Edge-around leads for backside connections to silicon circuit die
EP0078194A1 (fr) * 1981-10-27 1983-05-04 Thomson-Csf Procédé de fabrication d'un boîtier comportant au moins deux circuits intégrés
JPS62265744A (ja) * 1986-05-13 1987-11-18 Mitsubishi Electric Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398232A (en) * 1965-10-19 1968-08-20 Amp Inc Circuit board with interconnected signal conductors and interconnected shielding conductors
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
JPS5571558U (fr) * 1978-11-08 1980-05-16
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
US4538346A (en) * 1981-09-14 1985-09-03 Sfe Technologies, Inc. Method for manufacture of selectively coated carrier plate
JPS58159360A (ja) * 1982-03-17 1983-09-21 Fujitsu Ltd 半導体装置
JPS5921047A (ja) * 1982-07-27 1984-02-02 Fuji Xerox Co Ltd リ−ドレスチツプキヤリア
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
US4572757A (en) * 1984-01-23 1986-02-25 The Jade Corporation Method of making a microcircuit substrate
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
JPS62263666A (ja) * 1986-05-10 1987-11-16 Matsushita Electronics Corp 樹脂封止型半導体パツケ−ジ
US4899207A (en) * 1986-08-27 1990-02-06 Digital Equipment Corporation Outer lead tape automated bonding
US4860443A (en) * 1987-01-21 1989-08-29 Hughes Aircraft Company Method for connecting leadless chip package
US4821007A (en) * 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1250248A (fr) * 1969-06-12 1971-10-20
US4249299A (en) * 1979-03-05 1981-02-10 Hughes Aircraft Company Edge-around leads for backside connections to silicon circuit die
EP0078194A1 (fr) * 1981-10-27 1983-05-04 Thomson-Csf Procédé de fabrication d'un boîtier comportant au moins deux circuits intégrés
JPS62265744A (ja) * 1986-05-13 1987-11-18 Mitsubishi Electric Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 12, no. 150 (E-606)(2997) 10 Mai 1988 & JP-A-62 265 744 ( MITSUBISHI ELECTRIC CORP ) 18 Novembre 1987 *

Also Published As

Publication number Publication date
FR2667983B1 (fr) 1994-01-28
US5079835A (en) 1992-01-14
GB9121255D0 (en) 1991-11-20
KR100204950B1 (ko) 1999-06-15
KR920008899A (ko) 1992-05-28
DE4133598C2 (de) 2000-06-21
GB2248721A (en) 1992-04-15
JP3113005B2 (ja) 2000-11-27
TW243533B (fr) 1995-03-21
DE4133598A1 (de) 1992-04-16
GB2248721B (en) 1994-07-06
JPH0613436A (ja) 1994-01-21

Similar Documents

Publication Publication Date Title
FR2667983A1 (fr) Procede de conditionnement de circuits integres et boitiers realises par sa mise en óoeuvre.
US3373481A (en) Method of electrically interconnecting conductors
US4079511A (en) Method for packaging hermetically sealed integrated circuit chips on lead frames
KR100281667B1 (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
KR101117887B1 (ko) 마이크로전자 워크피스 및 이 워크피스를 이용한 마이크로전자 디바이스 제조 방법
FR2596608A1 (fr) Structure de montage et de protection mecanique pour une puce de circuit integre
US20030042595A1 (en) Substrate with contact array and substrate assemblies
EP0424262B1 (fr) Electronique portable connectable à puces
FR2631166A1 (fr) Boitier de puissance du type a grille de broches pour un circuit integre
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
FR2596607A1 (fr) Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede
CN101111935B (zh) 半导体装置
FR2563049A1 (fr) Boitier pour circuit integre
FR2708106A1 (fr) Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille.
US5138115A (en) Carrierles surface mounted integrated circuit die
US7859108B2 (en) Flip chip package and method for manufacturing the same
EP0746188A1 (fr) Utilisation d'un micromodule comme boîtier de montage en surface et procédé correspondant
TW527698B (en) Method to produce semiconductor-modules and said module produced by said method
EP1252804B1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondants
FR2629271A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence
FR2581247A1 (fr) Boitier et procede de liaison d'un ensemble de conducteurs d'un boitier a une pastille semi-conductrice
FR2758908A1 (fr) Boitier d'encapsulation hyperfrequences bas cout
FR2827964A1 (fr) Dispositif de montage d'un boitier lga et procede d'etablissement de contacts avec le boitier
FR2831718A1 (fr) Raccordement electrique male d'un plot de connexion d'une puce a une interface de communication, notamment pour objet portable intelligent tel qu'une carte a puce
FR2811508A1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondante

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20060630