JPH04263450A - バーンイン装置およびこれを用いるバーンイン方法 - Google Patents

バーンイン装置およびこれを用いるバーンイン方法

Info

Publication number
JPH04263450A
JPH04263450A JP3023450A JP2345091A JPH04263450A JP H04263450 A JPH04263450 A JP H04263450A JP 3023450 A JP3023450 A JP 3023450A JP 2345091 A JP2345091 A JP 2345091A JP H04263450 A JPH04263450 A JP H04263450A
Authority
JP
Japan
Prior art keywords
burn
board
integrated circuit
wiring board
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3023450A
Other languages
English (en)
Other versions
JP2746763B2 (ja
Inventor
Satoru Fukunaga
福永　哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3023450A priority Critical patent/JP2746763B2/ja
Priority to US07/832,696 priority patent/US5247248A/en
Publication of JPH04263450A publication Critical patent/JPH04263450A/ja
Application granted granted Critical
Publication of JP2746763B2 publication Critical patent/JP2746763B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862—Chambers or ovens; Tanks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の最終
テスト前に、熱や電気的なストレスを半導体集積回路に
与え、初期不良を発生させるバーンイン装置およびこれ
を用いるバーンイン方法に関する。
【０００２】
【従来の技術】半導体集積回路（以下、ＩＣと記す）の
初期不良発生率は高いけれども、初期不良発生後は、不
良発生率は低くなることが知られている。このため、出
荷テスト前にＩＣに熱や電気的なストレスを与え、初期
不良を発生させるバーンイン処理が行われている。
【０００３】図７は、従来のバーンインボード２の斜視
図である。バーンインボードのボード４上には複数のＩ
Ｃソケット５および抵抗６が等間隔で配置されており、
ＩＣソケット５は複数のビス７によってバーンインボー
ドのボード４上に固定されている。ＩＣソケット５には
、単体ＩＣ１のリード８に対応したばね性を有する導電
性材質のコンタクト電極９が形成されており、またコン
タクト電極９に対して単体ＩＣ１のリード８を位置決め
するためのガイドポスト１０が設けられている。さらに
ＩＣソケット５の一端には回転自在に蓋１１が取付けら
れており、これを単体ＩＣ１を搭載したＩＣソケット５
上に閉合することによって、コンタクト電極９に載接さ
れた単体ＩＣ１のリード８をコンタクト電極９のばね性
に抗し、押圧し、接圧を得るように構成され、蓋１１の
内面に単体ＩＣ１のリード８を押圧すべく突設されたリ
ード押圧部１２を有している。また蓋１１には、係止レ
バー１３が設けられている。係止レバー１３は前述の蓋
１１の併合を保持すべく設けられたロックレバーであり
、ＩＣソケット５の係止レバー１３に対応する位置に係
止レバー１３の係止部１４が設けられている。
【０００４】前述のＩＣソケット５および蓋１１には、
単体ＩＣ１の樹脂やセラミックなどから成るパッケージ
部分１５に対応したパッケージ逃げ孔１６が形成されて
いる。またＩＣソケット５およびガイドポスト１０と、
蓋１１およびリード押圧部９とはそれぞれ一体成型にて
設けられており、これらは全て電気的絶縁性質を有する
同一材質で構成されている。
【０００５】バーンインボード２の一端にはコネクタ端
子１８が形成されており、コネクタ端子１８によって後
述するバーンイン装置３とバーンインボード２とが接続
される。コネクタ端子１８とコンタクト電極９とは、複
数のヒューズ１７および抵抗６を介して図示しないパタ
ーン電極によって接続されている。
【０００６】次に、前述の単体ＩＣ１のリード８とコン
タクト電極９とが合致するよう単体ＩＣ１をＩＣソケッ
ト５に搭載する。このとき、単体ＩＣ１のリード８は、
ＩＣソケット５上のガイドポスト１０によってコンタク
ト電極９と自動的に位置合わせされ、かつＩＣソケット
５にはパッケージ逃げ孔１６が設けられているため、パ
ッケージ部分１５がパッケージ逃げ孔１６に入り、コン
タクト電極９とコンタクト状態となる。
【０００７】さらに単体ＩＣ１のリード８に対応したリ
ード押圧部１２を有する蓋１１を、矢符Ｂ方向に閉じる
。このとき蓋１１の係止レバー１３とそれに対応するＩ
Ｃソケット５の係止部１４とが嵌合し、蓋１１の閉合が
保持される。また、蓋１１にはパッケージ逃げ孔１６が
設けられており、コンタクト電極９にはばね性があるた
め、単体ＩＣ１のリード８は蓋１１によって加圧され、
確実なコンタクトが形成される。
【０００８】図８は、従来のバーンイン装置３の斜視図
である。バーンイン装置３内には、バーンインボードラ
ック１９が複数段等しい間隔をあけて配置されている。 複数のＩＣ１を搭載したバーンインボード２を、バーン
イン装置３内のバーンインボードラック１９に順次収納
する。このとき、前述のバーンインボード２にはコネク
タ端子１８が配置されており、またバーンインボードラ
ック１９の奥には、そのコネクタ端子１８と回路接続す
るための図示しないカードエッジ型コネクタがバーンイ
ンボード２と同数設置されているので、バーンインボー
ド２とバーンイン装置３とは自動的に回路接続が形成さ
れ、したがってＩＣ１がバーンイン装置３と回路接続さ
れる。
【０００９】バーンイン処理を実施した後、前述とは逆
の順序でＩＣ１を取り出して次工程である出荷テスト工
程へ送る。
【００１０】
【発明が解決しようとする課題】図９は、バーンイン処
理時のＩＣ１のリード８に入力される電気信号の一例を
示す図である。入力端子または電源端子となるリード８
には、電源電位Ｖｃｃ、接地電位ＧＮＤおよび同期信号
ＣＬＫのいずれかが抵抗６を介して入力される。これは
、多種類のＩＣ１を１つのバーンイン装置３を用いてバ
ーンイン処理することができるように、入力信号を各リ
ード８に対応するレベルに抵抗６を用いて調節している
ためである。このため、入力端子であるリード８に対応
する数だけ抵抗６が必要であり、バーンインボード２上
で抵抗６が占める面積が大きく、ＩＣ１の実装密度が低
いという問題がある。
【００１１】多種類のＩＣ１は、各種類毎に大きさ、外
部回路構成、入出力端子、電源端子の配置が異なってい
る。このため、各ＩＣ１毎にＩＣソケット５を作成し、
さらにＩＣソケット５に応じてバーンインボード２を作
成しなければならない。このため、ＩＣソケット５およ
びバーンインボード２の部品点数が多く、煩雑であると
いう問題がある。この問題は量産工程においては、コス
ト高の大きな要因となっている。
【００１２】また、ＩＣ１毎にＩＣソケット５にＩＣ１
を装着し、蓋１１を係止しなければならない。また、バ
ーンイン処理終了後には、蓋１１を開き、ＩＣ１を個別
に脱着しなければならない。したがって、ＩＣ１のバー
ンインボード２への装脱着操作が煩雑で装脱着操作に長
時間必要であるという問題がある。
【００１３】図１０は、ＩＣ支持部２１を有する製造途
中のＩＣ１を示す平面図である。パッケージ部分１５お
よびリード８から成るＩＣ１が、斜線で示すリード先端
部２２を介してリードフレーム２０に接続されている。 またＩＣ１は、ＩＣ支持部２１によってもまたリードフ
レーム２０に接続されている。各リード８間には斜線で
示すタイバ２３が設けられており、各リード８はタイバ
２３によって接続されている。
【００１４】図１１は、ＩＣ１の製造工程を説明する工
程図である。工程ａ１では、リードフレーム２０にＩＣ
チップを固定するダイボンディングが行われ、工程ａ２
ではＩＣチップとリード８とを接続するワイヤボンディ
ングが行われる。工程ａ３では、樹脂やセラミックなど
から成るパッケージによって封止が行われる。
【００１５】工程ａ４ではリード先端部２２、タイバ２
３およびＩＣ支持部２１をカットすることによってリー
ドフレーム２０からＩＣ１が切断される。さらに工程ａ
５では、ＩＣ１のリード８がベンディングされる。
【００１６】工程ａ６では、ＩＣ１をバーンインボード
２およびバーンイン装置３を用いてバーンイン処理し、
工程ａ７では、バーンイン処理後のＩＣ１に対してテス
トが行われる。
【００１７】工程ａ４でリードフレーム２０からＩＣ１
を切断せずにリード先端部２２およびタイバ２３のみカ
ットし、ＩＣ支持部２１によってリードフレーム２０に
ＩＣ１を接続しておくことも可能である。リードフレー
ム２０にＩＣ１を接続したままにしておけば、ＩＣ１を
個別にＩＣソケット５に装脱着する必要がなく、装脱着
を容易に行うことができる。しかしながら、リードフレ
ーム２０にＩＣ１を接続した状態でバーンイン処理を行
うソケット５およびバーインボード２などがないため、
バーンイン処理を省略するか、またはバーインボード２
を用いてＩＣ１を個別に装脱着するバーンイン方法を実
施しなければならない。バーンイン処理を省略すれば、
出荷後のＩＣ１の不良発生頻度が高く、ＩＣ１の信頼性
が低くなるという問題がある。
【００１８】本発明の目的は、操作性が向上し、第２配
線基板上の集積回路素子の実装密度を向上し、第２配線
基板に汎用性を有するバーンイン装置を提供することで
ある。
【００１９】また、本発明の目的は、操作性が向上する
前記バーンイン装置を用いるバーンイン方法を提供する
ことである。
【００２０】
【課題を解決するための手段】本発明は、複数の集積回
路素子がそれぞれ配置される複数の搭載領域が定められ
る第１配線基板と、第１配線基板に磁気吸着され、集積
回路素子を固定する押圧部材とを備え、前記第１配線基
板と押圧部材との少なくともいずれか一方は集積回路素
子の種類に対応して選ばれる搭載部材と、複数の前記搭
載部材がその端部で立設して装着される第２配線基板と
、前記第２配線基板を収納し、バーンイン処理を施す装
置本体とを含むことを特徴とするバーンイン装置である
。
【００２１】また本発明は、複数の集積回路素子が支持
部材に連結され、かつ各集積回路素子からはリード端子
が突出している集積回路部材を準備し、前記集積回路部
材を、各集積回路素子が第１配線基板上に定められる搭
載領域にそれぞれ搭載されるように配置し、押圧部材を
第１配線基板に磁気吸着させることによって集積回路部
材を第１配線基板上に固定し、集積回路部材が固定され
た複数の搭載部材を、その端部で第２配線基板に立設し
て装着し、搭載部材を装着した第２配線基板をバーンイ
ン処理を施す装置本体に装着し、バーンイン処理を施す
ことを特徴とする請求項１記載のバーンイン装置を用い
るバーンイン方法である。
【００２２】
【作用】本発明に従えば、バーンイン装置は搭載部材、
第２配線基板および装置本体から成る。搭載部材は第１
配線基板と押圧部材とを備え、第１配線基板と押圧部材
との少なくともいずれか一方は集積回路素子の種類に対
応して選ばれる。第１配線基板には複数の集積回路素子
がそれぞれ配置される複数の搭載領域が定められており
、押圧部材は第１配線基板に磁気吸着されることによっ
て集積回路素子を第１配線基板上に固定する。
【００２３】前記複数の集積回路素子の種類に対応する
搭載部材は、その端部で立設して第２配線基板に共通に
装着される。
【００２４】前記第２配線基板は、バーンイン処理を施
す装置本体に収納される。
【００２５】また本発明に従えば、複数の集積回路素子
が支持部材に連結され、かつ各集積回路素子からはリー
ド端子が突出している集積回路部材が準備される。
【００２６】まず集積回路部材は、各集積回路素子が第
１配線基板上に定められる搭載領域にそれぞれ搭載され
るように配置される。次に集積回路部材は、押圧部材を
第１配線基板に磁気吸着させることによって第１配線基
板上に固定される。集積回路部材が固定された複数の搭
載部材は、その端部で第２配線基板に立設して装着され
る。搭載部材を装着した第２配線基板はバーンイン処理
を施す装置本体に装着され、バーンイン処理が施こされ
る。
【００２７】
【実施例】図１は本発明の一実施例であるバーンインボ
ード３２とソケットボード３５とを示す斜視図であり、
図２は図１に示されるソケットボード３５の分解斜視図
であり、図３は図２に示されるフレーム付き半導体集積
回路（ＩＣ）５８の斜視図であり、図４は図１に示され
るソケットボード３５の拡大断面図である。
【００２８】図２に示されるように、搭載部材であるソ
ケットボード３５の第１配線基板であるボード３４上に
は加圧導電ゴムシート４０が設置されている。ボード３
４には、図示しない複数の孔に複数の位置決めピン５３
が立設されている。加圧導電ゴムシート４０には、ボー
ド３４上に形成されている後述するパターン電極５６と
加圧導電ゴムシート４０の後述するコンタクト電極３９
とが接続されるように複数の位置決めピン５３に対応す
る位置に図示しない孔を有しており、この孔に位置決め
ピン５３を挿入することによって、位置決めを容易に行
うことができる。
【００２９】ボード３４上には、加圧導電ゴムシート４
０を挟んで複数の抵抗３６が２列設けられている。また
加圧導電ゴムシート４０の両端には、鉄板４４が設置さ
れている。
【００３０】加圧導電ゴムシート４０上には、集積回路
部材であるリードフレーム付ＩＣ５８が載置される。図
３に示されるようにリードフレーム付ＩＣ５８は、リー
ドフレーム５０に、リードカットおよびタイバカットが
終了した複数のＩＣが、樹脂またはセラミックから成る
パッケージ部分４５の四隅と、リードフレーム５０とを
連結する複数のＩＣ支持部５１によって支持されている
ものである。
【００３１】加圧導電ゴムシート４０上のＩＣ３１のリ
ード３８に対応する位置には、コンタクト電極３９が形
成されている。リード３８とコンタクト電極３９とを接
続させるために、加圧導電ゴムシート４０およびボード
３４のＩＣパッケージ部分４５に対応する位置には、パ
ッケージ部分４５を挿入することができるパッケージ逃
げ孔４６ａが形成されている。リードフレーム５０には
、各リード３８がリード３８に対応するコンタクト電極
３９に接続されるように、複数の位置決めピン５３に対
応する位置に位置決め孔５２ｂを有しており、位置決め
ピン５３を位置決め孔５２ｂに挿入することによって容
易に位置決めを行うことができる。
【００３２】リードフレーム付ＩＣ５８上には、電気的
絶縁性材料から成る押圧部材である蓋４１が載置される
。蓋４１のＩＣ３１のパッケージ部分４５に対応する位
置には、パッケージ部分を挿入することができるパッケ
ージ逃げ孔４６ｂが形成されている。また蓋４１のリー
ド３８に対応する位置には、長方形の平面突起であるリ
ード押圧部４２が形成されている。また、ボード３４上
に設置された複数の鉄板４４に対応する位置には、永久
磁石４３が設置されている。
【００３３】蓋４１にもまた複数の位置決めピン５３に
対応する位置に位置決め孔５２ａが形成されており、位
置決め孔５２ａに位置決めピン５３を挿入することによ
って容易に位置決めを行うことができる。
【００３４】ボード３４上に、加圧導電ゴムシート４０
、リードフレーム付ＩＣ５８および蓋４１は位置決めピ
ン５３を用いることによって容易に位置合わせされて載
置される。このとき、永久磁石４３が鉄板４４に磁気吸
着する。
【００３５】図４に示されるようにボード３４上には、
リード３８に対応するパターン電極５６が形成されてい
る。パターン電極５６上には、コンタクト電極３９が乗
載されている。コンタクト電極３９は、パターン電極５
６に対応する位置で上下に突条に形成されており、この
部分には金属粒子５７が偏在されている。パターン電極
５６上にリード３８が乗載され、さらにその上にリード
押圧部４２が乗載される。このとき前述のように蓋４１
がボード３４に磁気吸着されるため、リード３８はリー
ド押圧部４２によって矢符Ａ方向に押圧される。このた
め弾性ゴムであるコンタクト電極３９が弾性変形し、コ
ンタクト電極３９に偏在している金属粒子５７は連鎖状
態となり、リード３８とパターン電極５６とは金属粒子
５７を介して導通状態となる。
【００３６】図２に示すように、ボード３４の一端には
コネクタ端子３７が形成されており、前述のパターン電
極５６は、コネクタ端子３７の表裏両面からコンタクト
電極３９との接続位置まで抵抗３６を介してパターン形
成されている。
【００３７】図１に示されるように、第２配線基板であ
るバーンインボード３２のボード５４には、複数のカー
ドエッジ型コネクタ５５が設置されている。前述の構成
を有するソケットボード３５は、コネクタ端子３７をカ
ードエッジ型コネクタ５５に挿入することによってバー
ンインボード３２上に垂直に実装される。
【００３８】ボード５４上には、複数のヒューズ４７が
載置されており、またボード５４の一端にはコネクタ端
子４８が形成されている。コネクタ端子４８の表裏両面
からは、図示しないパターン電極が形成されており、ヒ
ューズ４７を介してカードエッジ型コネクタ５５と接続
されている。
【００３９】図５は、本発明の一実施例のバーンイン装
置３３の斜視図である。装置本体であるバーンイン装置
３３内には、バーンインボードラック４９が複数段等し
い間隔をあけて配置されている。複数のソケットボード
３５を搭載したバーンインボード３２を、バーンイン装
置３３内のバーンインボードラック４９に順次収納する
。バーンインボート３２をバーインボードラック４９に
収納することによって、バーンインボード３２のコネク
タ端子４８は、バーンインボードラック４９の奥に設置
されている図示しないカードエッジ型コネクタに挿入さ
れる。このため、バーンイン装置３３とバーンインボー
ド３２との回路が接続される。したがって、バーンイン
装置３３とＩＣ３１とが回路接続される。
【００４０】図６は、本発明の一実施例であるバーンイ
ン装置３３を用いたＩＣ３１の製造工程を説明する工程
図である。工程ｂ１では、リードフレーム５０にＩＣチ
ップを固定するダイボンディングが行われ、工程ｂ２で
は、ＩＣチップとリード３８とを接続するワイヤボンデ
ィングが行われる。工程ｂ３では、樹脂やセラミックな
どから成るパッケージによって封止が行われる。
【００４１】工程ｂ４では、リードカット、タイバカッ
トが行われ、リードフレーム付ＩＣ５８が形成される。
【００４２】工程ｂ５では、リードフレーム付ＩＣ５８
を装着した前述のソケットボード３５をバーンインボー
ド３２に装着し、バーンイン装置３３に装着した後に、
バーンイン処理が行われる。
【００４３】工程ｂ６では、バーンイン処理後のＩＣ３
１に対してテストが行われる。工程ｂ７では、リードフ
レーム５０からＩＣ３１が切断され、工程ｂ８ではリー
ド３８がベンディングされてＩＣ３１が完成する。
【００４４】以上のように本実施例に従えば、バーンイ
ン装置３３内の図示しないカードエッジ型コネクタ５５
からバーンインボード３２のコネクタ端子４８に入力さ
れる信号は、バーンインボード３２に形成されている図
示しないパターン電極を介してカードエッジ型コネクタ
５５からソケットボード３５のコネクタ端子３７に入力
される。ＩＣ３１の種類が異なれば、ＩＣ３１の形状、
リード３８の本数、バーンイン処理の際にリード３８に
入力される信号の種類や条件も異なっている。各種ＩＣ
３１への対応は、各種ＩＣ３１に対応するソケットボー
ド３５を用いることによって行うことができる。つまり
、バーンインボード３２のカードエッジ型コネクタ５５
の各端子から出力される信号を予め定め、その端子に対
応するようにソケットボード３５のパターン電極５６を
、各種ＩＣ３１に対応するように形成すればよい。これ
によって、バーンインボード３２は１種類でよく、ＩＣ
３１毎に用意する必要はない。したがって、バーンイン
ボード３２の汎用性が向上し、部品点数を減少すること
ができる。
【００４５】また、バーンインボード３２上に立設して
ソケットボード３５を装着するため、バーンインボード
上に抵抗を設置する必要はなく、またＩＣ３１のバーン
インボード３２上で占める面積が立設することによって
減少するため、バーンインボード３２に接続されるＩＣ
３１の実装密度が向上する。
【００４６】また、ＩＣ３１をリードフレーム５０から
切断せずにバーンイン処理を行うため、複数のＩＣ３１
の装脱着を同時にソケットボード３５に対して行うこと
ができ、バーンイン処理の操作性が向上し、操作時間を
短縮することができる。また、リードフレーム５０に複
数のＩＣ３１が支持されているので、ＩＣ３１装着に用
いられる部品点数を減少することができる。
【００４７】バーンイン処理後のテストについても、複
数のＩＣ３１をテスト装置に対して同時に装脱着するこ
とができるため、テストの操作性が向上し、テスト時間
を短縮することができるという効果も得られた。
【００４８】また、ソケットボード３５へのリードフレ
ーム付ＩＣ５８の装着を磁力を用いて行うため、装脱着
が容易に行うことができ、操作性が向上し、操作時間を
短縮することができる。
【００４９】したがって、第２配線基板の汎用性が向上
し、第２配線基板上の半導体集積回路素子の実装密度が
向上し、バーンイン処理の操作性が向上してバーンイン
処理の処理時間を短縮することができる。
【００５０】本実施例においては、リードフレーム５０
に５個のＩＣ３１を支持したけれども、リードフレーム
５０に支持されるＩＣ３１の個数はこれに限られるもの
ではない。また本実施例では、ＩＣ３１に対して９本の
リード３８を設けたけれども、リード３８の本数もこれ
に限られるものではない。またＩＣ支持部５１は、ＩＣ
３１のパッケージ部分４５の四隅においてＩＣ３１を支
持したけれども、ＩＣ支持部５１の本数、取付け位置は
これに限られるものではない。また、ソケットボード３
５の各部品に設けられている位置決め孔５２の数を６個
としたけれども、この個数もこれに限られるものではな
く、位置決め精度などによって選ばれ、この個数に対応
して位置決めピンの本数も選ばれる。
【００５１】また、本実施例においては、リードフレー
ム付ＩＣ５８をソケットボード３５に装着したけれども
、ソケットボード３５にリードフレーム５０から切断さ
れたＩＣ１を装着することも可能である。また、バーン
イン処理後のテストにおいても、バーンイン処理後にリ
ードフレーム５０からＩＣ３１を切断したものについて
テストを行ってもよい。
【００５２】また、本実施例ではコンタクト電極３９内
に、各リード３８およびパターン電極５６に対応して金
属粒子５７を偏在させたけれども、パターン電極５６全
体に金属粒子５７を偏在させてもよい。
【００５３】また本実施例では、ＩＣ３１としてフラッ
トパッケージ型ＩＣを用いて説明したけれども、デュア
ルライン型のＩＣなど他の型を有するＩＣ３１を用いて
もよい。この場合、各種ＩＣ３１に対応してソケットボ
ード３５を用意すればよい。
【００５４】
【発明の効果】本発明によれば、集積回路素子を第１配
線基板上に押圧部材を用いて磁気吸着することによって
、バーンイン装置の操作性が向上し、操作時間を短縮す
ることができる。また第２配線基板に搭載部材を立設し
て装着することによって、第２配線基板上の集積回路素
子の実装密度を向上することができる。また搭載部材を
集積回路素子の種類に対応して選ぶことによって第２配
線基板の汎用性が向上され、部品点数を減少することが
できる。
【００５５】また、複数の集積回路素子が連結される集
積回路部材を用いることによって、バーンイン装置を用
いるバーンイン方法の操作性が向上し、操作時間を短縮
することができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるバーンインボード３２
とソケットボード３５とを示す斜視図である。
【図２】図１に示されるソケットボード３５の分解斜視
図である。
【図３】図２に示されるフレーム付きＩＣ５８の斜視図
である。
【図４】図１に示されるソケットボード３５の拡大断面
図である。
【図５】本発明の一実施例のバーンイン装置３３の斜視
図である。
【図６】本発明の一実施例であるバーンイン装置３３を
用いたＩＣ３１の製造工程を説明する工程図である。
【図７】従来のバーンインボード２を示す斜視図である
。
【図８】従来のバーンイン装置３の斜視図である。
【図９】バーンイン処理時のＩＣ１のリード８に入力さ
れる電気信号の一例を示す図である。
【図１０】ＩＣ支持部２１を有する製造途中のＩＣ１を
示す平面図である。
【図１１】ＩＣ１の製造工程を説明する工程図である。
【符号の説明】
３１　　半導体集積回路 ３２　　バーンインボード ３３　　バーンイン装置 ３５　　ソケットボード ３７，４８　　コネクタ端子 ３８　　リード ３９　　コンタクト電極 ４１　　蓋 ４２　　リード押圧部 ４３　　永久磁石 ４４　　鉄板 ５０　　リードフレーム ５１　　ＩＣ支持部 ５８　　リードフレーム付ＩＣ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　複数の集積回路素子がそれぞれ配置さ
    れる複数の搭載領域が定められる第１配線基板と、第１
    配線基板に磁気吸着され、集積回路素子を固定する押圧
    部材とを備え、前記第１配線基板と押圧部材との少なく
    ともいずれか一方は集積回路素子の種類に対応して選ば
    れる搭載部材と、複数の前記搭載部材がその端部で立設
    して装着される第２配線基板と、前記第２配線基板を収
    納し、バーンイン処理を施す装置本体とを含むことを特
    徴とするバーンイン装置。
  2. 【請求項２】　　複数の集積回路素子が支持部材に連結
    され、かつ各集積回路素子からはリード端子が突出して
    いる集積回路部材を準備し、前記集積回路部材を、各集
    積回路素子が第１配線基板上に定められる搭載領域にそ
    れぞれ搭載されるように配置し、押圧部材を第１配線基
    板に磁気吸着させることによって集積回路部材を第１配
    線基板上に固定し、集積回路部材が固定された複数の搭
    載部材を、その端部で第２配線基板に立設して装着し、
    搭載部材を装着した第２配線基板をバーンイン処理を施
    す装置本体に装着し、バーンイン処理を施すことを特徴
    とする請求項１記載のバーンイン装置を用いるバーンイ
    ン方法。
JP3023450A 1991-02-18 1991-02-18 バーンイン装置およびこれを用いるバーンイン方法 Expired - Fee Related JP2746763B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3023450A JP2746763B2 (ja) 1991-02-18 1991-02-18 バーンイン装置およびこれを用いるバーンイン方法
US07/832,696 US5247248A (en) 1991-02-18 1992-02-07 Burn-in apparatus and method of use thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023450A JP2746763B2 (ja) 1991-02-18 1991-02-18 バーンイン装置およびこれを用いるバーンイン方法

Publications (2)

Publication Number Publication Date
JPH04263450A true JPH04263450A (ja) 1992-09-18
JP2746763B2 JP2746763B2 (ja) 1998-05-06

Family

ID=12110841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023450A Expired - Fee Related JP2746763B2 (ja) 1991-02-18 1991-02-18 バーンイン装置およびこれを用いるバーンイン方法

Country Status (2)

Country Link
US (1) US5247248A (ja)
JP (1) JP2746763B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0599982A (ja) * 1991-10-08 1993-04-23 Mitsubishi Electric Corp 半導体装置の試験装置
FR2708106A1 (fr) * 1993-07-23 1995-01-27 Samsung Electronics Co Ltd Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille.
JP2012247419A (ja) * 2011-05-27 2012-12-13 Tek Crown Technology Co Ltd 迅速に着脱可能な電気接続モジュールを備えたテストソケット

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5672981A (en) * 1994-09-16 1997-09-30 At&T Global Information Solutions Company Universal power interface adapter for burn-in board
US5834320A (en) * 1995-06-05 1998-11-10 Motorola, Inc. Method of assembling a semiconductor device using a magnet
US6097201A (en) * 1997-10-31 2000-08-01 Kinetrix, Inc. System to simultaneously test trays of integrated circuit packages
US6377061B1 (en) * 1997-12-12 2002-04-23 Texas Instruments Incorporated Expanded lead pitch for semiconductor package and method of electrical testing
JP3951436B2 (ja) * 1998-04-01 2007-08-01 株式会社アドバンテスト Ｉｃ試験装置
US6392427B1 (en) 1998-12-21 2002-05-21 Kaitech Engineering, Inc. Testing electronic devices
US6175498B1 (en) * 1999-07-13 2001-01-16 Micro Control Company Burn-in board and heat sink assembly mounting rack
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
JP4306322B2 (ja) * 2003-05-02 2009-07-29 株式会社Ｉｈｉ 薄膜形成装置の基板搬送装置
US6972486B2 (en) * 2003-09-12 2005-12-06 Atmel Corporation Low profile carrier for non-wafer form device testing
US7371459B2 (en) 2004-09-03 2008-05-13 Tyco Electronics Corporation Electrical devices having an oxygen barrier coating
US7091737B2 (en) * 2004-10-01 2006-08-15 Intel Corporation Apparatus and methods for self-heating burn-in processes
US7656173B1 (en) * 2006-04-27 2010-02-02 Utac Thai Limited Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US7983024B2 (en) * 2007-04-24 2011-07-19 Littelfuse, Inc. Fuse card system for automotive circuit protection
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8063470B1 (en) 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8334764B1 (en) 2008-12-17 2012-12-18 Utac Thai Limited Method and apparatus to prevent double semiconductor units in test socket
US8367476B2 (en) * 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
EP2317330B1 (en) * 2009-09-11 2013-12-11 Giga-Byte Technology Co., Ltd. Pin connector and chip test fixture having the same
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
CN103258573B (zh) * 2013-05-22 2016-01-06 山东华芯微电子科技有限公司 一种老化板
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US9658286B2 (en) * 2014-12-18 2017-05-23 Freescale Semiconductor, Inc. Sequential access assembly strip test adapter
US10269686B1 (en) 2015-05-27 2019-04-23 UTAC Headquarters PTE, LTD. Method of improving adhesion between molding compounds and an apparatus thereof
US9922843B1 (en) 2015-11-10 2018-03-20 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
KR20220061545A (ko) * 2020-11-06 2022-05-13 삼성전자주식회사 반도체 장치의 테스트 설비

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191778A (ja) * 1986-02-19 1987-08-22 Hitachi Ltd 半導体集積回路のエ−ジング回路
JPH0198978A (ja) * 1987-10-12 1989-04-17 Matsushita Electron Corp 電子部品の試験装置
JPH01316674A (ja) * 1988-06-17 1989-12-21 Hitachi Ltd コネクタ
JPH01179889U (ja) * 1988-06-10 1989-12-25

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636726A (en) * 1982-01-04 1987-01-13 Artronics Corporation Electronic burn-in system
JPS5976456A (ja) * 1983-09-21 1984-05-01 Hitachi Ltd 樹脂封止型半導体装置
JPS611897A (ja) * 1984-01-30 1986-01-07 Hitachi Ltd エアコンデイシヨナ用プロペラフアン
IT1201837B (it) * 1986-07-22 1989-02-02 Sgs Microelettronica Spa Sistema per la verifica della funzionalita' e delle caratteristiche di dispositivi a semiconduttore di tipo eprom durante il "burn-in"
US4926117A (en) * 1988-05-02 1990-05-15 Micron Technology, Inc. Burn-in board having discrete test capability
US5008614A (en) * 1988-10-11 1991-04-16 Hewlett-Packard Company TAB frame and process of testing same
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
US5086269A (en) * 1991-03-08 1992-02-04 Hewlett-Packard Company Burn-in process and apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191778A (ja) * 1986-02-19 1987-08-22 Hitachi Ltd 半導体集積回路のエ−ジング回路
JPH0198978A (ja) * 1987-10-12 1989-04-17 Matsushita Electron Corp 電子部品の試験装置
JPH01179889U (ja) * 1988-06-10 1989-12-25
JPH01316674A (ja) * 1988-06-17 1989-12-21 Hitachi Ltd コネクタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0599982A (ja) * 1991-10-08 1993-04-23 Mitsubishi Electric Corp 半導体装置の試験装置
FR2708106A1 (fr) * 1993-07-23 1995-01-27 Samsung Electronics Co Ltd Douille d'essais et procédé de production de microplaquettes reconnues bonnes en utilisant cette douille.
JP2012247419A (ja) * 2011-05-27 2012-12-13 Tek Crown Technology Co Ltd 迅速に着脱可能な電気接続モジュールを備えたテストソケット

Also Published As

Publication number Publication date
US5247248A (en) 1993-09-21
JP2746763B2 (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
JPH04263450A (ja) バーンイン装置およびこれを用いるバーンイン方法
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US5523695A (en) Universal test socket for exposing the active surface of an integrated circuit in a die-down package
JP6478949B2 (ja) パッケージ化された半導体デバイスを試験するよう構成された高温セラミックソケット
US5528466A (en) Assembly for mounting and cooling a plurality of integrated circuit chips using elastomeric connectors and a lid
JPH08213128A (ja) ソケット
US11035883B2 (en) Intermediate connection member and inspection apparatus
US5245277A (en) Clamp for testing used integrated circuit devices
US5469074A (en) Chip socket testing apparatus with adjustable contact force
JPH07211416A (ja) ソケット
US7126363B2 (en) Die carrier
WO1997027490A1 (en) Performing an operation on an integrated circuit
EP0305951A1 (en) Testing of integrated circuit devices on loaded printed circuit boards
JPS63213278A (ja) ソケツト
JPH03120742A (ja) 半導体装置のエージング方法、及び、同装置
JPH03102848A (ja) 半導体装置のエージング方法
US7303929B2 (en) Reloading of die carriers without removal of die carriers from sockets on test boards
JP3128442B2 (ja) バーンイン試験用ボード
JPH0611541A (ja) バーンインソケット
JPH044580A (ja) Ｉｃソケット
JP4153463B2 (ja) 半導体装置用ソケット
JP2003028919A (ja) 寿命試験用治具及び寿命試験方法
JP2002040097A (ja) グリッドアレイパッケージの試験用実装
JPH07159486A (ja) 集積回路試験装置
KR100562887B1 (ko) 전자부품 실장 테스트용 접속장치

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees