JPS5976456A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS5976456A JPS5976456A JP58172941A JP17294183A JPS5976456A JP S5976456 A JPS5976456 A JP S5976456A JP 58172941 A JP58172941 A JP 58172941A JP 17294183 A JP17294183 A JP 17294183A JP S5976456 A JPS5976456 A JP S5976456A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- tab
- semiconductor device
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂封止型（レジンモールド型）半導体装置に
関する。
関する。
周知のように、安価なパッケージングとして樹脂（レジ
ン）で回路素子等をパッケージング（封止）したレジン
モールド型半導体装置が知られて℃・る。このレジンモ
ールド型半導体装置（以下、半導体装置と称する。）は
、タブリード、複数のリード、レジンモールド時のレジ
ンの流出を防止するダムおよび前記タブリード、リード
、ダムを連結し一体的に支持する連結片からなる単位フ
レームを数連に連ねた金属薄片で形成されたリードフレ
ームを組立の基本にしている。すなわち、このリードフ
レームの各タブ上にシリコン等からなる半導体回路素子
（ベレット）を固定（ボンディング）するとともに、こ
のベレットの電極と対応するリードの内端をワイヤで接
続（ボンディング）する。つぎに、ベレット、ワイヤ、
リード内端部をレジンでモールドする。この際、レジン
はモールド上下型とダムとによってその流出を防止され
る。つぎに、ダムを切断除去するとともに、モールド部
から突出リードを連結片（枠）の付は根部分で切断し、
かつモールド部の付は根部分のタブリードを切断するこ
とによって個別化したフラットな半導体装置を得る。こ
の際、リードが一方向に曲がったデュアルインライン形
の半導体装置を得る場合には、前記ダム、リード切断時
に各υ−ドを折り曲げる。その後、個別化された各半導
体装置を個々に特性検査し、その特性毎に選別する。
ン）で回路素子等をパッケージング（封止）したレジン
モールド型半導体装置が知られて℃・る。このレジンモ
ールド型半導体装置（以下、半導体装置と称する。）は
、タブリード、複数のリード、レジンモールド時のレジ
ンの流出を防止するダムおよび前記タブリード、リード
、ダムを連結し一体的に支持する連結片からなる単位フ
レームを数連に連ねた金属薄片で形成されたリードフレ
ームを組立の基本にしている。すなわち、このリードフ
レームの各タブ上にシリコン等からなる半導体回路素子
（ベレット）を固定（ボンディング）するとともに、こ
のベレットの電極と対応するリードの内端をワイヤで接
続（ボンディング）する。つぎに、ベレット、ワイヤ、
リード内端部をレジンでモールドする。この際、レジン
はモールド上下型とダムとによってその流出を防止され
る。つぎに、ダムを切断除去するとともに、モールド部
から突出リードを連結片（枠）の付は根部分で切断し、
かつモールド部の付は根部分のタブリードを切断するこ
とによって個別化したフラットな半導体装置を得る。こ
の際、リードが一方向に曲がったデュアルインライン形
の半導体装置を得る場合には、前記ダム、リード切断時
に各υ−ドを折り曲げる。その後、個別化された各半導
体装置を個々に特性検査し、その特性毎に選別する。
さらに、各半導体装置のモールド部表面に品種等級等を
印刷（マーキング）する。
印刷（マーキング）する。
ところで、このような半導体装置においてはつぎのよう
な欠点がある。すなわち、（１）、半導体装置を個別化
した状態で測定選別し、マーキングを行なうため取扱い
が類型となり、作業性が悪い。
な欠点がある。すなわち、（１）、半導体装置を個別化
した状態で測定選別し、マーキングを行なうため取扱い
が類型となり、作業性が悪い。
（２）１個々の半導体装置が取扱中に互（・に絡まった
りすることから、リードが曲がったりして好ましくない
。（３）、 ’ＭＯＳ Ｉ Ｃにあっては、個別化され
ることから直接作業者の手に触れられる機会が多く、こ
の接触によってＭＯ８ＩＣは静電気を印加され静電破壊
を招くことが多い。
りすることから、リードが曲がったりして好ましくない
。（３）、 ’ＭＯＳ Ｉ Ｃにあっては、個別化され
ることから直接作業者の手に触れられる機会が多く、こ
の接触によってＭＯ８ＩＣは静電気を印加され静電破壊
を招くことが多い。
本発明は以上の欠点を解消するものであって、その目的
とするところは、モールディング後の測定選別、マーキ
ング等における半導体装置の取扱い作業を効率良く行な
うことにある。
とするところは、モールディング後の測定選別、マーキ
ング等における半導体装置の取扱い作業を効率良く行な
うことにある。
また、本発明の他の目的は、作業時にリードが簡単に曲
がらな〜・ようにすることにある。
がらな〜・ようにすることにある。
さらに、本発明の他の目的は、ＭＯ８構造の半導体装置
にあって、静電破壊を生じることのない製造方法を提供
することにある。
にあって、静電破壊を生じることのない製造方法を提供
することにある。
このような目的を達成するために本発明は、モールディ
ング後に例えばタブリードのような特定のリードはリー
ドフレームから切断分離せずにそのままにしておき、こ
の特定のリードによってリードフレームに保持連結され
た状態の複数の半導体装置に対し、測定選別、マーキン
グ等の必要は処理を行った後、出荷前に前記特定のリー
ドをリードフレームから切断分離して半導体装置を個別
化するものである。以下実施例により本発明の詳細な説
明する。
ング後に例えばタブリードのような特定のリードはリー
ドフレームから切断分離せずにそのままにしておき、こ
の特定のリードによってリードフレームに保持連結され
た状態の複数の半導体装置に対し、測定選別、マーキン
グ等の必要は処理を行った後、出荷前に前記特定のリー
ドをリードフレームから切断分離して半導体装置を個別
化するものである。以下実施例により本発明の詳細な説
明する。
第１図に本発明の一実施例の半導体装置の製造工程の各
工程を示すブロック図を示すとともに、第２図〜第４図
に各工程における製造状態を示す。
工程を示すブロック図を示すとともに、第２図〜第４図
に各工程における製造状態を示す。
まず、第２図に示すようなリードフレーム１にベレント
ポンディング、ワイヤポンディングを行なう。前記リー
ドフレーム１はペレット２を取り付ける四角なタブ３を
中央に有するタブリード４と、このタブリード４０両端
に直交状態で連結する１対の平行な内枠５と、これらの
内枠５に直交状態で連結しかつタブ３の両側に配設され
る１対の平行な外枠６と、前記外枠６の内側から内枠５
に沿って延びる８本のり−ド７と、これらのリード７問
および内枠５を連結する直線的に配列されるダム８とか
らなって〜・る。また、前記リード７のダム８と外枠６
との間は細く形成され外部リード９を形作るとともに、
ダム８から内方に延びるリード７は太い内部リード１０
ケ形作っている。また。
ポンディング、ワイヤポンディングを行なう。前記リー
ドフレーム１はペレット２を取り付ける四角なタブ３を
中央に有するタブリード４と、このタブリード４０両端
に直交状態で連結する１対の平行な内枠５と、これらの
内枠５に直交状態で連結しかつタブ３の両側に配設され
る１対の平行な外枠６と、前記外枠６の内側から内枠５
に沿って延びる８本のり−ド７と、これらのリード７問
および内枠５を連結する直線的に配列されるダム８とか
らなって〜・る。また、前記リード７のダム８と外枠６
との間は細く形成され外部リード９を形作るとともに、
ダム８から内方に延びるリード７は太い内部リード１０
ケ形作っている。また。
内部リード１０は前記タブ３の周縁近くに臨んで℃・る
。したがって、内部リード１０の幾本かは途中で屈曲し
ている。さらに、外枠６には位置決めある℃・は搬送時
のガイドとして用いられるガイド孔１１が設けられてい
る。そして、一般にはこのような単位フレーム１２が複
数並んだ状態、たとえば、外枠６の延びる方向Ｋ例えば
７つ連なった状態のものが単位リードフレームとして用
いられる。
。したがって、内部リード１０の幾本かは途中で屈曲し
ている。さらに、外枠６には位置決めある℃・は搬送時
のガイドとして用いられるガイド孔１１が設けられてい
る。そして、一般にはこのような単位フレーム１２が複
数並んだ状態、たとえば、外枠６の延びる方向Ｋ例えば
７つ連なった状態のものが単位リードフレームとして用
いられる。
そこで、このようなリードフ【／−ム１の各タブ３上に
回路素子を形成したペレット２を固定するとともに、ペ
レット２の電極と内部リード１０の内端とをワイヤ１３
で接続する。つぎに、同図鎖線で示すように、これらペ
レット２．内部リード１０先端部をレジンでモールドし
、モールド部１４を形成する。
回路素子を形成したペレット２を固定するとともに、ペ
レット２の電極と内部リード１０の内端とをワイヤ１３
で接続する。つぎに、同図鎖線で示すように、これらペ
レット２．内部リード１０先端部をレジンでモールドし
、モールド部１４を形成する。
つぎに、第３図で示すように、ダム８を切断除去すると
ともに、外部リード９を外枠６の付は根部分から切断分
離（第１次リード切断）する。この際、同図右下部で示
すように、次工程での電気特性測定時にタブリードと同
電位であってもよい外部リードは外枠６から切断しない
。なお、このような外部リードが多数存在する場合であ
っても切断しない外部リードは１本捏度で充分である。
ともに、外部リード９を外枠６の付は根部分から切断分
離（第１次リード切断）する。この際、同図右下部で示
すように、次工程での電気特性測定時にタブリードと同
電位であってもよい外部リードは外枠６から切断しない
。なお、このような外部リードが多数存在する場合であ
っても切断しない外部リードは１本捏度で充分である。
また、タブリード４は内枠５から分断しな（・。
つぎに、このようにタブリード４および１本の外部リー
ド９でもってリードフレームの内枠５および外枠６に支
持されて℃・る半導体装置に対し、電気特性の測定検査
を行ない、モールド部上面に品種等級等を示すマークを
印刷する。その後、タブリード４および外部リード９を
それぞれ内枠５、外枠６かも切断分離（第２次リード切
断）し、測定時のデータにしたがって分離選別する。こ
の際、打抜き型から半導体装置を下方に打ち抜き、落下
する各半導体装置を各シーートで受けるとともに、各シ
ュートの送り先をデータに合せて制御し、所定の収容箱
に移送すれば作業は自動化される。分類された半導体装
置は箱等に詰められて出荷される。また、リードが一方
に曲がった、第４図に示すようなプーアルインライン型
半導体装置１５を製造する場合には、前記タブリードの
切断時に切断と同時に各リードの折り曲げを行なう。
ド９でもってリードフレームの内枠５および外枠６に支
持されて℃・る半導体装置に対し、電気特性の測定検査
を行ない、モールド部上面に品種等級等を示すマークを
印刷する。その後、タブリード４および外部リード９を
それぞれ内枠５、外枠６かも切断分離（第２次リード切
断）し、測定時のデータにしたがって分離選別する。こ
の際、打抜き型から半導体装置を下方に打ち抜き、落下
する各半導体装置を各シーートで受けるとともに、各シ
ュートの送り先をデータに合せて制御し、所定の収容箱
に移送すれば作業は自動化される。分類された半導体装
置は箱等に詰められて出荷される。また、リードが一方
に曲がった、第４図に示すようなプーアルインライン型
半導体装置１５を製造する場合には、前記タブリードの
切断時に切断と同時に各リードの折り曲げを行なう。
このような実施例によれば、各半導体装置の多連の状態
で取り扱うことから、リードフレームのガイド孔を作用
することによって自動化を図ることができ、従来個別処
理であった特性選別、マーキング、アセンブリ、搬送等
の処理作業が合理化され１作業性が向上する。また、バ
ッチ処理等が可能となり、作業性が向上する。
で取り扱うことから、リードフレームのガイド孔を作用
することによって自動化を図ることができ、従来個別処
理であった特性選別、マーキング、アセンブリ、搬送等
の処理作業が合理化され１作業性が向上する。また、バ
ッチ処理等が可能となり、作業性が向上する。
また、この実施例によれば、各半導体装置は最終段階ま
で一枚のリードフレームに規則正しく並んだ状態となっ
て取り扱われることから、従来のような個別化された半
導体装置のリードが互ｔ・に絡み合うこともな（・。し
たがって、リードの折り曲がり等も生じなくなる。
で一枚のリードフレームに規則正しく並んだ状態となっ
て取り扱われることから、従来のような個別化された半
導体装置のリードが互ｔ・に絡み合うこともな（・。し
たがって、リードの折り曲がり等も生じなくなる。
また、この実施例によれば、半導体装置がＭＯ８構造で
あっても、金属であるリードフレームに取り付けられ、
かつリードフレームを持って取り扱われることから、従
来のように）・ノドリンク時に静電気を帯びることもな
い。したがって、静電破壊も生じなくなる。
あっても、金属であるリードフレームに取り付けられ、
かつリードフレームを持って取り扱われることから、従
来のように）・ノドリンク時に静電気を帯びることもな
い。したがって、静電破壊も生じなくなる。
さらに、この実施例によれば、特性選別、マーキング等
の作業において、半導体装置は多重となって（・ること
がら、従来のようなマガジンラックの使用は不要となる
。したがって、マガジンラックの維持管理費が不要とな
る。また、仮りに、多連状態のリードフレームを収容す
るマガジンラックを必要とするとしても、従来のように
多数は必要としな℃・。したがって、マガジンランクの
維持管理費も従来に較べて少なくなる。
の作業において、半導体装置は多重となって（・ること
がら、従来のようなマガジンラックの使用は不要となる
。したがって、マガジンラックの維持管理費が不要とな
る。また、仮りに、多連状態のリードフレームを収容す
るマガジンラックを必要とするとしても、従来のように
多数は必要としな℃・。したがって、マガジンランクの
維持管理費も従来に較べて少なくなる。
なお１本発明は前記実施例に限定されない。たとえば、
トランジスタの製造においても、ペレットを載置するコ
レクタリードを出荷前ま−でリードフレームから切断し
ないようなものにすることによって前記の各効果を得る
ことができる。
トランジスタの製造においても、ペレットを載置するコ
レクタリードを出荷前ま−でリードフレームから切断し
ないようなものにすることによって前記の各効果を得る
ことができる。
また、タブリード以外の全てのリードの分離独立化を図
ってもよ（、この場合、同時にリードの折り曲げを行な
い、この状態で測定選別を行なうようにしてもよ（・。
ってもよ（、この場合、同時にリードの折り曲げを行な
い、この状態で測定選別を行なうようにしてもよ（・。
以上のように、本発明の樹脂封止型半導体装置によれば
、製造の各工程にお℃・て、多連状態で組立加工等を行
なうことができる結果、作業性が向上し工数を低減させ
ることができ、製造原価の較減を図ることができる。
、製造の各工程にお℃・て、多連状態で組立加工等を行
なうことができる結果、作業性が向上し工数を低減させ
ることができ、製造原価の較減を図ることができる。
また、この発明によれば製造時、リードの折れ曲がりも
生じない点、ＭＯ８構造の場合静電破壊しない点などか
ら歩留の向上５Ｍ造原価の低減化を図ることができる。
生じない点、ＭＯ８構造の場合静電破壊しない点などか
ら歩留の向上５Ｍ造原価の低減化を図ることができる。
さらに、この発明によれば、マガジンラックの使用数量
を少なくすることができるので、マガジンラックの維持
管理費が低減されるなどの多くの効果を奏する。
を少なくすることができるので、マガジンラックの維持
管理費が低減されるなどの多くの効果を奏する。
第１図は本発明の一実施例の樹脂封止型半導体装置の製
造工程を示すブロック図、 第２図〜第４図は同じく工程図である。 符号の説明 １・・・リードフレーム、２・・ペレット、３・・・タ
ブ、４・・・タブリード、５・・・内枠、６・・外枠、
７・・・リード、８・・・ダム、９・・・外部リード、
１０・・内部リード、１１・・・ガイド孔、１２・・・
単位フレーム、１３・・ワイヤ、１４・・・モールド部
、１５・・・デュアルインライン型半導体装置 代理人 弁理士 高 橋 明 夫 第 １ 図 第 ２ 図 第 ３ 図 ／／ ３３６ 第 ４ 図 ／Ｓ
造工程を示すブロック図、 第２図〜第４図は同じく工程図である。 符号の説明 １・・・リードフレーム、２・・ペレット、３・・・タ
ブ、４・・・タブリード、５・・・内枠、６・・外枠、
７・・・リード、８・・・ダム、９・・・外部リード、
１０・・内部リード、１１・・・ガイド孔、１２・・・
単位フレーム、１３・・ワイヤ、１４・・・モールド部
、１５・・・デュアルインライン型半導体装置 代理人 弁理士 高 橋 明 夫 第 １ 図 第 ２ 図 第 ３ 図 ／／ ３３６ 第 ４ 図 ／Ｓ
Claims (1)
- 【特許請求の範囲】 １、 （ａｌ その内部に半導体ベレットが封止さ
れた複数のモールド部 （ｂｌ 上記モールド部より突出し一端が自由端とな
った複数のリード （ｃ） 上記複数のモールド部をそれと一体に形成さ
れたリードにより支える支持枠 よりなる樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172941A JPS5976456A (ja) | 1983-09-21 | 1983-09-21 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172941A JPS5976456A (ja) | 1983-09-21 | 1983-09-21 | 樹脂封止型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15649776A Division JPS5380970A (en) | 1976-12-27 | 1976-12-27 | Manufacture of resin shield type semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5976456A true JPS5976456A (ja) | 1984-05-01 |
Family
ID=15951185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172941A Pending JPS5976456A (ja) | 1983-09-21 | 1983-09-21 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5976456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247248A (en) * | 1991-02-18 | 1993-09-21 | Sharp Kabushiki Kaisha | Burn-in apparatus and method of use thereof |
-
1983
- 1983-09-21 JP JP58172941A patent/JPS5976456A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247248A (en) * | 1991-02-18 | 1993-09-21 | Sharp Kabushiki Kaisha | Burn-in apparatus and method of use thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5114880A (en) | Method for fabricating multiple electronic devices within a single carrier structure | |
| US4399610A (en) | Assembling an electronic device | |
| US4102039A (en) | Method of packaging electronic components | |
| JPS6128221B2 (ja) | ||
| US4180161A (en) | Carrier structure integral with an electronic package and method of construction | |
| US5036381A (en) | Multiple electronic devices within a single carrier structure | |
| JPS5976456A (ja) | 樹脂封止型半導体装置 | |
| US4600611A (en) | Film carrier for manufacturing semiconductor devices | |
| JPS59103361A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS59103363A (ja) | 樹脂封止型半導体装置 | |
| JPS58218149A (ja) | 樹脂封止ダイオ−ド用リ−ドフレ−ム | |
| JPS60121746A (ja) | リ−ドフレ−ム | |
| JPS59103362A (ja) | 樹脂封止型半導体装置 | |
| JPS6041247A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0554695B2 (ja) | ||
| TWI305398B (en) | Method for checking a lead frame structure | |
| JPS59202652A (ja) | 半導体装置の製造方法 | |
| JPS58192334A (ja) | 半導体装置 | |
| JP2836287B2 (ja) | Ｐｇａリードベースキャリア | |
| JPS59103365A (ja) | 樹脂封止型半導体装置 | |
| JP2666789B2 (ja) | 樹脂封止型ｔａｂ半導体装置の製造方法及びｔａｂテープ構造体 | |
| US20210202356A1 (en) | Leadframe assembly | |
| JPH01215053A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPH01128558A (ja) | 樹脂封止型半導体装置 | |
| JPS59147449A (ja) | 電子部品の製造方法 |