JPS6041247A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPS6041247A JPS6041247A JP8177784A JP8177784A JPS6041247A JP S6041247 A JPS6041247 A JP S6041247A JP 8177784 A JP8177784 A JP 8177784A JP 8177784 A JP8177784 A JP 8177784A JP S6041247 A JPS6041247 A JP S6041247A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor device
- lead
- tab
- dam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂封止型（レジンモールド型）半導体装置の
製造方法に用いるリードフレームに関する。
製造方法に用いるリードフレームに関する。
周知のように、安価なパッケージングとして樹脂（レジ
ン）で回路素子等をパッケージング（封止）したレジン
モールド型半導体装置が知られている。このレジンモー
ルド型半導体装置（以下、半導体装置と称する。）は、
タブリード、複数のリード、レジンモールド時のレジン
の流出を防止するダム及び前記タブリード、リード、ダ
ムを連結し一体的に支持する連結片からなる単位フレー
ムを数連に連ねたり金属薄片で形成されたリードフレー
ムを組立の基本にしている。すなわち、このリードフレ
ームの各タブ上にシリコン等からなる半導体回路素子（
ペレット）を固定（ボンディング）するとともに、この
ペレットの電極と対応するリードの内端をワイヤで接続
（ボンディング）する。つぎに、ペレット、ワイヤ、リ
ード内端部をレジンでモールドする。この際、レジンは
モールド上下型とダムとによってその流出を防！トされ
る。つぎに、ダムを切断除去するとともに、モールド部
から突出リードを連結片（枠）の付は根部分で切断し、
かつモールド部の付は根部分のタブリードを切断するこ
とによって個別化したフラットな半導体装置を得る。こ
の際、リードが一方向に曲がったプーアルインライン形
の半導体装置を得る場合には、前記ダム、リード切断時
に各リードを折り曲げる。その後、個別化された各半導
体装置個々に特性検査し、その特性毎に選別する。
ン）で回路素子等をパッケージング（封止）したレジン
モールド型半導体装置が知られている。このレジンモー
ルド型半導体装置（以下、半導体装置と称する。）は、
タブリード、複数のリード、レジンモールド時のレジン
の流出を防止するダム及び前記タブリード、リード、ダ
ムを連結し一体的に支持する連結片からなる単位フレー
ムを数連に連ねたり金属薄片で形成されたリードフレー
ムを組立の基本にしている。すなわち、このリードフレ
ームの各タブ上にシリコン等からなる半導体回路素子（
ペレット）を固定（ボンディング）するとともに、この
ペレットの電極と対応するリードの内端をワイヤで接続
（ボンディング）する。つぎに、ペレット、ワイヤ、リ
ード内端部をレジンでモールドする。この際、レジンは
モールド上下型とダムとによってその流出を防！トされ
る。つぎに、ダムを切断除去するとともに、モールド部
から突出リードを連結片（枠）の付は根部分で切断し、
かつモールド部の付は根部分のタブリードを切断するこ
とによって個別化したフラットな半導体装置を得る。こ
の際、リードが一方向に曲がったプーアルインライン形
の半導体装置を得る場合には、前記ダム、リード切断時
に各リードを折り曲げる。その後、個別化された各半導
体装置個々に特性検査し、その特性毎に選別する。
さらに、各半導体装置のモールド部表面に品種等級等を
印刷（マーキング）する。
印刷（マーキング）する。
ところで、このような半導体装置の製造方法においては
つぎのような欠点がある。すなわち、［１１、半導体装
置を個別化した状態で測定選別し、マーキングを行なう
ため取扱いが煩雑となり、作業性が悪い。（２；、個々
の半導体装置が取扱中に互いに絡まったりすることから
、リードが曲がったりして好ましくない。（３１、ＭＯ
８ＩＣにあっては、個別化されることから直接作業者の
手に触れられる機会が多く、この接触によってＭＯ８Ｉ
Ｃは静電気を印加され静電破壊を招くことが多い。
つぎのような欠点がある。すなわち、［１１、半導体装
置を個別化した状態で測定選別し、マーキングを行なう
ため取扱いが煩雑となり、作業性が悪い。（２；、個々
の半導体装置が取扱中に互いに絡まったりすることから
、リードが曲がったりして好ましくない。（３１、ＭＯ
８ＩＣにあっては、個別化されることから直接作業者の
手に触れられる機会が多く、この接触によってＭＯ８Ｉ
Ｃは静電気を印加され静電破壊を招くことが多い。
例えばリードフレーム枠部からモールド領域に突出する
突出片を有するリードフレームは、特開昭５３−８０９
６９号に開示されている。
突出片を有するリードフレームは、特開昭５３−８０９
６９号に開示されている。
本発明は以上の欠点を解消するものであって、その目的
とするところは、モールディング後の測定選別、マーキ
ング等における半導体装置の取扱い作業を効率良く行な
うことにある。
とするところは、モールディング後の測定選別、マーキ
ング等における半導体装置の取扱い作業を効率良く行な
うことにある。
また、本発明の他の目的は、作業時にリードが簡単に曲
がらないようにすることにある。
がらないようにすることにある。
さらに、本発明の他の目的は、ＭＯ８構造の半導体装置
にあって、静電破壊を生じることのない製造方法を提供
することにある。
にあって、静電破壊を生じることのない製造方法を提供
することにある。
また本発明の目的はモールディングされ、測定選択され
た半導体装置を簡単に個別化しうる半導体装置の製造方
法を提供することにある。
た半導体装置を簡単に個別化しうる半導体装置の製造方
法を提供することにある。
このような目的を達成するために本発明は、あらかじめ
リードフレームの枠部（連結片）からモールド領域に突
出する突出片を少なくとも１つ設け、この突出片のモー
ルド領域と接する部分に突出片の他の部分よりも細い部
分を有する単位フレームを複数個有するように形成した
リードフレームを提供するものであり、以下実施例によ
り本発明の詳細な説明する。
リードフレームの枠部（連結片）からモールド領域に突
出する突出片を少なくとも１つ設け、この突出片のモー
ルド領域と接する部分に突出片の他の部分よりも細い部
分を有する単位フレームを複数個有するように形成した
リードフレームを提供するものであり、以下実施例によ
り本発明の詳細な説明する。
第１図に本発明のリードフレームを用いた製造工程の各
工程を示すブロック図を示すとともに、第２図〜第５図
に本発明のリードフレーム及びそれを用いた製造状態を
示す。まず、第２図が本発明のリードフレームである。
工程を示すブロック図を示すとともに、第２図〜第５図
に本発明のリードフレーム及びそれを用いた製造状態を
示す。まず、第２図が本発明のリードフレームである。
このリードフレーム１について説明すると、このリード
フレーム１は大別すると、ベレット２を取り付ける四角
なタブ３と、このタブ３を取り囲む細い矩形枠からなる
ダム４と、このダム４の外側にダムパ４を取り囲む外枠
５および内枠６からなる矩形枠と、前記タブ３を両端部
で１対のダム４に連結する細いタブリード７と、前記ダ
ム４の四隅部分を支える外枠５あるいは内枠６または外
枠５と内枠６とで形成される隅部かも延び同図において
鎖線で示すモールド領域１０内に突出し、かつ他のリー
ド９等に接触することのない突出部（モールド支持部）
１１を有する突出片８と、各外枠５および内枠６の内側
からタブ３に向かって延びる複数のリード９とからなっ
ている。この突出部１１のモールド領域１０との境界部
分Ａには第３図にその断面を拡大して示すように他の部
分よりも厚さが薄くなるように７字形の溝１２を形成し
ておく。このＶ字形の溝１２はリードフレームを帯状の
金属板からプレス成形して製作するときに同時に成形す
ることができる。また溝１２の深さおよび巾はモールド
後突出部１１のみで装置を機械的に支持することができ
る程度に適宜選ぶことができる。前記リード９はタブ４
と外枠５または内枠６との間では互いに平行となってい
るが、ダム４に直交して延びる先端部（内端部）は小さ
なタブ３に向かうことから、その多くは途中で屈曲して
いる。これらリード９はダム４から内側を内部リード１
３、外側を外部リード１４と呼ばれ、製品となった時点
で内部リード１３のほとんどはレジンのモールド部で被
われ、外部リード１４はモールド部から突出する外部端
子となる。また、前記タブリード７の一端はダム４を越
えて隣接するり一ド９と平行に延び外枠５にまで達し、
外部端子を形成するとともに、タブリード７のダム４の
内側では途中から突出し、先端をタブ３に臨ませる内部
リードを形成している。また、外枠５にはリードフレー
ム１の搬送時または位置決め時のガイドとなるガイド孔
１５が設けられている。そして、リードフレーム１は上
記各部で形成される単位フレーム１６が外枠５の延びる
方向に複数配設したもの、たとえば７連のものが単位リ
ードフレームとして用いられている。
フレーム１は大別すると、ベレット２を取り付ける四角
なタブ３と、このタブ３を取り囲む細い矩形枠からなる
ダム４と、このダム４の外側にダムパ４を取り囲む外枠
５および内枠６からなる矩形枠と、前記タブ３を両端部
で１対のダム４に連結する細いタブリード７と、前記ダ
ム４の四隅部分を支える外枠５あるいは内枠６または外
枠５と内枠６とで形成される隅部かも延び同図において
鎖線で示すモールド領域１０内に突出し、かつ他のリー
ド９等に接触することのない突出部（モールド支持部）
１１を有する突出片８と、各外枠５および内枠６の内側
からタブ３に向かって延びる複数のリード９とからなっ
ている。この突出部１１のモールド領域１０との境界部
分Ａには第３図にその断面を拡大して示すように他の部
分よりも厚さが薄くなるように７字形の溝１２を形成し
ておく。このＶ字形の溝１２はリードフレームを帯状の
金属板からプレス成形して製作するときに同時に成形す
ることができる。また溝１２の深さおよび巾はモールド
後突出部１１のみで装置を機械的に支持することができ
る程度に適宜選ぶことができる。前記リード９はタブ４
と外枠５または内枠６との間では互いに平行となってい
るが、ダム４に直交して延びる先端部（内端部）は小さ
なタブ３に向かうことから、その多くは途中で屈曲して
いる。これらリード９はダム４から内側を内部リード１
３、外側を外部リード１４と呼ばれ、製品となった時点
で内部リード１３のほとんどはレジンのモールド部で被
われ、外部リード１４はモールド部から突出する外部端
子となる。また、前記タブリード７の一端はダム４を越
えて隣接するり一ド９と平行に延び外枠５にまで達し、
外部端子を形成するとともに、タブリード７のダム４の
内側では途中から突出し、先端をタブ３に臨ませる内部
リードを形成している。また、外枠５にはリードフレー
ム１の搬送時または位置決め時のガイドとなるガイド孔
１５が設けられている。そして、リードフレーム１は上
記各部で形成される単位フレーム１６が外枠５の延びる
方向に複数配設したもの、たとえば７連のものが単位リ
ードフレームとして用いられている。
そこで、このようなリードフレーム１の各タブ３上に回
路素子を形成したペレット２を固定するとともに、ペレ
ット２の電極と内部リード１３の内端とをワイヤ１７で
接続する。つぎに、同図鎖線で示すように、これらペレ
ット２、内部リードに先端部をレジンでモールドし、モ
ールド部１８を形成する。
路素子を形成したペレット２を固定するとともに、ペレ
ット２の電極と内部リード１３の内端とをワイヤ１７で
接続する。つぎに、同図鎖線で示すように、これらペレ
ット２、内部リードに先端部をレジンでモールドし、モ
ールド部１８を形成する。
つぎに、第４図で示すように、各リード９を互いに分離
するためにダム４を切断除去する。この突出片８のダム
部分は切断除去しないようにする。
するためにダム４を切断除去する。この突出片８のダム
部分は切断除去しないようにする。
また、この切断除去時、同時に各リード９は外枠５およ
び内枠６の付は根部分から切断分離する。
び内枠６の付は根部分から切断分離する。
つぎに、このようにモールド部に封入された突出部１１
を有する突出片８でもってリードフレームの内枠６およ
び外枠５に支持されている半導体装置に対し、電気特性
の測定検査を行なうとともに、モールド部上面に品種等
級等を示すマークを印刷する。その後、突出片８の突出
部１１を前記７字形の溝１２部分で切断することによっ
て、第５図に示すようにリードフレーム１からフラ・・
トなリード９を有する個別化された半導体装置１９を得
る。溝１２０部分は予め切断しやすいように薄く形成さ
れているので、この部分に手で力を加えることにより簡
単に突出部１１を切断分離することができる。また打抜
き型を使用する場合は打抜き型から半導体装置を下方に
打ち抜き、落下する各半導体装置を各シュートで受ける
とともに、各シュートの送り先をデータに合せて制御し
、所定の収容箱へ移送すれば作業は自動化される。
を有する突出片８でもってリードフレームの内枠６およ
び外枠５に支持されている半導体装置に対し、電気特性
の測定検査を行なうとともに、モールド部上面に品種等
級等を示すマークを印刷する。その後、突出片８の突出
部１１を前記７字形の溝１２部分で切断することによっ
て、第５図に示すようにリードフレーム１からフラ・・
トなリード９を有する個別化された半導体装置１９を得
る。溝１２０部分は予め切断しやすいように薄く形成さ
れているので、この部分に手で力を加えることにより簡
単に突出部１１を切断分離することができる。また打抜
き型を使用する場合は打抜き型から半導体装置を下方に
打ち抜き、落下する各半導体装置を各シュートで受ける
とともに、各シュートの送り先をデータに合せて制御し
、所定の収容箱へ移送すれば作業は自動化される。
また、リードを一方に曲げて成形する場合には、前記突
出部１１の打抜き型による切断と同時に各リードの折り
曲げを行なうこともできる。
出部１１の打抜き型による切断と同時に各リードの折り
曲げを行なうこともできる。
このように本発明によれば、製品の出荷寸前まで、各半
導体装置を多連の状態で取り扱うことから、リードフレ
ームのガイド孔を作用することによって自動化を図るこ
とができ、従来個別処理であった特性選別、マーキング
等の処理作業が合理化され、作業性が向上する。
導体装置を多連の状態で取り扱うことから、リードフレ
ームのガイド孔を作用することによって自動化を図るこ
とができ、従来個別処理であった特性選別、マーキング
等の処理作業が合理化され、作業性が向上する。
また、本発明によれば、各半導体装置は出荷寸前まで一
枚のリードフレームに規則正しく並んだ状態となって取
り扱われることから、従来のような半導体装置の絡み合
いもない。したがって、リードの折り曲がり等も生じな
くなる。
枚のリードフレームに規則正しく並んだ状態となって取
り扱われることから、従来のような半導体装置の絡み合
いもない。したがって、リードの折り曲がり等も生じな
くなる。
また、本発明によれば、半導体装置がＭＯ８構造であっ
ても、金属であるリードフレームに取り付けられ、かつ
リードフレームを持って取り扱われることから、従来の
ようにハンドリング時に静電気を帯びることもない。し
たがって、静電破壊も生じなくなり、歩留の向上ともな
る。
ても、金属であるリードフレームに取り付けられ、かつ
リードフレームを持って取り扱われることから、従来の
ようにハンドリング時に静電気を帯びることもない。し
たがって、静電破壊も生じなくなり、歩留の向上ともな
る。
さらに、本発明によれば、特性選別、マーキング等の作
業において、半導体装置は多連となっていることから、
従来のようなマガジンラックの使用は不要となる。した
がって、マガジンラックの維持管理費が不要となる。ま
た、仮りに、多連状態のリードフレームを収容するマガ
ジンラックを必要とするとしても、従来のように多数は
必要としない。したがって、マガジンラックの維持管理
費も従来に較べて少′ｊ【りなる。
業において、半導体装置は多連となっていることから、
従来のようなマガジンラックの使用は不要となる。した
がって、マガジンラックの維持管理費が不要となる。ま
た、仮りに、多連状態のリードフレームを収容するマガ
ジンラックを必要とするとしても、従来のように多数は
必要としない。したがって、マガジンラックの維持管理
費も従来に較べて少′ｊ【りなる。
また、本発明によれば、あらかじめ突出片のモールド領
域この境界部分は厚さを薄く形成しであるのでこの部分
で突出片を簡単に切断できるのでリードフレームからの
装置の分離個別化を極めて効率的に行うことができる。
域この境界部分は厚さを薄く形成しであるのでこの部分
で突出片を簡単に切断できるのでリードフレームからの
装置の分離個別化を極めて効率的に行うことができる。
また、本発明によるリードフレームの形状は前記実施例
に限定されない。
に限定されない。
以上のように、本発明の樹脂封止型半導体装置の製造方
法によれば、製造の各工程において、多連状態で組立加
工等を行なうことができる結果、作業性が向上し工数を
低減させることができ、製造原価の軽減を図ることがで
きる。
法によれば、製造の各工程において、多連状態で組立加
工等を行なうことができる結果、作業性が向上し工数を
低減させることができ、製造原価の軽減を図ることがで
きる。
また、この発明によれば製造時、リードの折れ曲がりも
生じない点、ＭＯ８構造の場合静電破壊しない点などか
ら歩留の向上、製造原価の低減化を図ることができる。
生じない点、ＭＯ８構造の場合静電破壊しない点などか
ら歩留の向上、製造原価の低減化を図ることができる。
さらに、この発明によれば、マガジンラックの使用数量
を少なくすることができるので、マガジンラックの維持
管理費が低減されるなどの多くの効果を奏する。
を少なくすることができるので、マガジンラックの維持
管理費が低減されるなどの多くの効果を奏する。
第１図は本発明の樹脂封止型半導体装置の製造方法によ
る一実施例の各工程を示すブロック図、第２図〜第５図
は本発明のリードフレーム及びそれを用いた製造状態で
ある。 １・・・リードフレーム、２・・・ペレット、３・・・
タブ、４・・・ダム、５・・・外枠、６・・・内枠、７
・・・タブリード、８・・・突出片、９・・・リード、
１０・・・モールド領域、１１・・・突出部、１２・・
・溝、１３・・・内部リード、１４・・・外部リード、
１５・・・ガイド孔、１６・・・単位フレーム、１７・
・・ワイヤ、１８・・・モールド部、１９・・・半導体
装置。 第 １ 図 第 ４ 図
る一実施例の各工程を示すブロック図、第２図〜第５図
は本発明のリードフレーム及びそれを用いた製造状態で
ある。 １・・・リードフレーム、２・・・ペレット、３・・・
タブ、４・・・ダム、５・・・外枠、６・・・内枠、７
・・・タブリード、８・・・突出片、９・・・リード、
１０・・・モールド領域、１１・・・突出部、１２・・
・溝、１３・・・内部リード、１４・・・外部リード、
１５・・・ガイド孔、１６・・・単位フレーム、１７・
・・ワイヤ、１８・・・モールド部、１９・・・半導体
装置。 第 １ 図 第 ４ 図
Claims (1)
- １、 少なくとも複数のリードと、これらリードの間を
一体的に支持する連結片と、前記連結片からモールド領
域内に突出し、モールド領域との境界部分において他の
部分よりも細い部分を耳する突出片とからなる単位フレ
ームを複数個有するように形成してなることを特徴とす
る樹脂封止型半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8177784A JPS6041247A (ja) | 1984-04-25 | 1984-04-25 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8177784A JPS6041247A (ja) | 1984-04-25 | 1984-04-25 | 樹脂封止型半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342178A Division JPS54107261A (en) | 1978-02-10 | 1978-02-10 | Production of resin seal-type semiconductor device and lead frame used in this production |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041247A true JPS6041247A (ja) | 1985-03-04 |
Family
ID=13755907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8177784A Pending JPS6041247A (ja) | 1984-04-25 | 1984-04-25 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422163A (en) * | 1991-02-13 | 1995-06-06 | Nippon Steel Corporation | Flexible substrate with projections to block resin flow |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037362A (ja) * | 1973-08-06 | 1975-04-08 |
-
1984
- 1984-04-25 JP JP8177784A patent/JPS6041247A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037362A (ja) * | 1973-08-06 | 1975-04-08 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422163A (en) * | 1991-02-13 | 1995-06-06 | Nippon Steel Corporation | Flexible substrate with projections to block resin flow |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5114880A (en) | Method for fabricating multiple electronic devices within a single carrier structure | |
| US4987473A (en) | Leadframe system with multi-tier leads | |
| JPS61269345A (ja) | 半導体装置 | |
| US4102039A (en) | Method of packaging electronic components | |
| JPH0712893A (ja) | 半導体装置を試験装置に結合するための方法および装置 | |
| EP0114531B2 (en) | Package for a semiconductor chip with lead terminals | |
| JPS6041247A (ja) | 樹脂封止型半導体装置の製造方法 | |
| US5920113A (en) | Leadframe structure having moveable sub-frame | |
| US5036381A (en) | Multiple electronic devices within a single carrier structure | |
| JPS6128221B2 (ja) | ||
| US5886396A (en) | Leadframe assembly for conducting thermal energy from a semiconductor die disposed in a package | |
| JPS59103361A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS59103363A (ja) | 樹脂封止型半導体装置 | |
| JPS60121746A (ja) | リ−ドフレ−ム | |
| JPS5976456A (ja) | 樹脂封止型半導体装置 | |
| JPS59103362A (ja) | 樹脂封止型半導体装置 | |
| JP3136029B2 (ja) | 半導体装置 | |
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| JPS61135145A (ja) | リ−ドフレ−ム | |
| JP3157947B2 (ja) | 半導体装置及びその製造方法 | |
| JP3224224B2 (ja) | 半導体装置の製造方法 | |
| JP3289000B2 (ja) | 半導体装置の製造方法 | |
| JPS603783B2 (ja) | 共通リードフレームから小リード数のリードフレームを製造する方法 | |
| JPS6231496B2 (ja) | ||
| JPH1079463A (ja) | 半導体装置製造用切断装置 |