JPS60121746A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS60121746A JPS60121746A JP14052784A JP14052784A JPS60121746A JP S60121746 A JPS60121746 A JP S60121746A JP 14052784 A JP14052784 A JP 14052784A JP 14052784 A JP14052784 A JP 14052784A JP S60121746 A JPS60121746 A JP S60121746A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- tab
- lead
- leads
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂封止型（レジンモールド型）半導体装置の
製造において用いるリードフレームに関する。
製造において用いるリードフレームに関する。
周知のように、安価なパッケージングとして樹脂（レジ
ン）で回路素子等をパッケージング（封止）したレジン
モールド型半導体装置が知られている。このレジンモー
ルド型半導体装置（以下、半導体装置と称する。）は、
タブリード、複数のリード、レジンモールド時のレジン
の流出を防止するダムおよび前記タブリード、リード、
ダムを連結し一体的に支持する連結片からなる単位フレ
ームを数連に連ねたり金属薄片で形成されたリードフレ
ームを組立の基本にしている。すなわち、このリードフ
レームの各タブ上にシリコン等からなる半導体回路素子
（ベレット）を固定（ボンディング）するとともに、こ
のベレットの電極と対応するリードの内端をワイヤで接
続（ボンディング）する。つぎに、ベレット、ワイヤ、
リード内端部をレジンでモールドする。この際、レジン
はモールド上下型とダムとによってその流出を防止され
る。つぎに、ダムを切断除去するとともに、モールド部
から突出リードを連結片（枠）の付は根部分で切断し、
かつモールド部の付は根部分のタブリードを切断するこ
とＫよって個別化したフラットな半導体装置を得る。こ
の際、リードが一方向に曲がったデュアルインライン形
の半導体装置を得る場合には、前記ダム、リード切断時
に各リードを折り曲げる。その後、個別化された各半導
体装置個々に特性検査し、その特性毎に選別する。さら
に、各半導体装置のモールド部表面に品種等級等を印刷
（マーキング）する。
ン）で回路素子等をパッケージング（封止）したレジン
モールド型半導体装置が知られている。このレジンモー
ルド型半導体装置（以下、半導体装置と称する。）は、
タブリード、複数のリード、レジンモールド時のレジン
の流出を防止するダムおよび前記タブリード、リード、
ダムを連結し一体的に支持する連結片からなる単位フレ
ームを数連に連ねたり金属薄片で形成されたリードフレ
ームを組立の基本にしている。すなわち、このリードフ
レームの各タブ上にシリコン等からなる半導体回路素子
（ベレット）を固定（ボンディング）するとともに、こ
のベレットの電極と対応するリードの内端をワイヤで接
続（ボンディング）する。つぎに、ベレット、ワイヤ、
リード内端部をレジンでモールドする。この際、レジン
はモールド上下型とダムとによってその流出を防止され
る。つぎに、ダムを切断除去するとともに、モールド部
から突出リードを連結片（枠）の付は根部分で切断し、
かつモールド部の付は根部分のタブリードを切断するこ
とＫよって個別化したフラットな半導体装置を得る。こ
の際、リードが一方向に曲がったデュアルインライン形
の半導体装置を得る場合には、前記ダム、リード切断時
に各リードを折り曲げる。その後、個別化された各半導
体装置個々に特性検査し、その特性毎に選別する。さら
に、各半導体装置のモールド部表面に品種等級等を印刷
（マーキング）する。
ところで、このような半導体装置の製造方法においては
つぎのような欠点かある。すなわち、（１１半導体装置
を個別化した状態で測定選別し、マーキングを行なうた
め取扱いが類型となり、作業性か悲い。（２）個りの半
導体装置か取扱中に互いに絡まったりすることから、リ
ードが曲がったりして好ましくない。（３）ＭＯ８ＩＣ
にあっては、個別化されることから直接作業者の手に触
れられる機会が多く、この接触によってＭＯ３ＩＣは静
電気を印加され静電破壊を招くことが多い。
つぎのような欠点かある。すなわち、（１１半導体装置
を個別化した状態で測定選別し、マーキングを行なうた
め取扱いが類型となり、作業性か悲い。（２）個りの半
導体装置か取扱中に互いに絡まったりすることから、リ
ードが曲がったりして好ましくない。（３）ＭＯ８ＩＣ
にあっては、個別化されることから直接作業者の手に触
れられる機会が多く、この接触によってＭＯ３ＩＣは静
電気を印加され静電破壊を招くことが多い。
本発明は以上の欠点を解消するものであって、その目的
とするところは、モールディング後の測定選別、マーキ
ング等における半導体装置の取扱い作業を効率良く行な
うことにある。
とするところは、モールディング後の測定選別、マーキ
ング等における半導体装置の取扱い作業を効率良く行な
うことにある。
また、本発明の他の目的は、作業時にリードが簡単に曲
がらないようにすることにある。
がらないようにすることにある。
さらに、本発明の他の目的は、ＭＯ８構造の半導体装置
にあって、静電破壊を生じることのない製造方法を提供
することにある。
にあって、静電破壊を生じることのない製造方法を提供
することにある。
以下実施例により本発明の詳細な説明する。
第１図に本発明の一実施例による製造工程の各工程を示
すブロック図を示すとともに、第２図〜第４図に各工程
における製造状態を示す。まず、本発明では第２図に示
すような特殊な形状のリードフレーム１を用いる。この
リードフレームｌについて説明すると、このリードフレ
ーム１は大別すると、ベレット２を取り付ける四角なタ
ブ３と、このタブ３を取り囲む細い矩形枠からなるダム
４と、このダム４の外側にダム４を取り囲む外枠５およ
び内枠６からなる矩形枠と、前記タブ３を両端部で１対
のダム４に連結する細いタブリード７と、前記ダム４の
四隅部分を支える外枠５あるいは内枠６または外枠５と
内枠６とで形成される隅部から延び同図において鎖線で
示すモールド領域１０内に突出し、かつ他のリード９等
に接触することのない突出部（モールド支持部）１１を
有する突出片８と、各外枠５および内枠６の内側からタ
ブ３に向かって延びる複数のり−ド９とからなっている
。前記突出片８の１つは、他の突出片８よりも幅広の領
域を有するものとなっている。前記リード９はタブ４と
外枠５または内枠６との間では互いに平行となっている
が、ダム４に直交して延びる先端部（内端部）は小さな
タブ３に向かうことから、その多くは途中で屈曲してい
る。これらリード９はダム４から内側を内部リード１２
、外側を外部リード１３と呼ばれ、製品となった時点で
内部リード１２のほとんどはレジンのモールド部で被わ
れ、外部リード１３はモールド部から突出する外部端子
となる。また、前記タブリード７の一端はダム４を越え
て隣接するり−ド９と平行に延び外枠５にまで達し、外
部端子を形成するとともに、タブリード７のダム４の内
側では途中から突出し、先端をタブ３に臨ませる内部リ
ードを形成している。また、外枠５にはリードフレーム
１の搬送時または位置決め時のガイドとなるガイド孔１
４が設けられている。そして、リードフレーム１は上記
各部で形成される単位フレーム】５が外枠５の延びる方
向に複数配設したもの、たとえば７連のものが単位リー
ドフレームとして用いられる。
すブロック図を示すとともに、第２図〜第４図に各工程
における製造状態を示す。まず、本発明では第２図に示
すような特殊な形状のリードフレーム１を用いる。この
リードフレームｌについて説明すると、このリードフレ
ーム１は大別すると、ベレット２を取り付ける四角なタ
ブ３と、このタブ３を取り囲む細い矩形枠からなるダム
４と、このダム４の外側にダム４を取り囲む外枠５およ
び内枠６からなる矩形枠と、前記タブ３を両端部で１対
のダム４に連結する細いタブリード７と、前記ダム４の
四隅部分を支える外枠５あるいは内枠６または外枠５と
内枠６とで形成される隅部から延び同図において鎖線で
示すモールド領域１０内に突出し、かつ他のリード９等
に接触することのない突出部（モールド支持部）１１を
有する突出片８と、各外枠５および内枠６の内側からタ
ブ３に向かって延びる複数のり−ド９とからなっている
。前記突出片８の１つは、他の突出片８よりも幅広の領
域を有するものとなっている。前記リード９はタブ４と
外枠５または内枠６との間では互いに平行となっている
が、ダム４に直交して延びる先端部（内端部）は小さな
タブ３に向かうことから、その多くは途中で屈曲してい
る。これらリード９はダム４から内側を内部リード１２
、外側を外部リード１３と呼ばれ、製品となった時点で
内部リード１２のほとんどはレジンのモールド部で被わ
れ、外部リード１３はモールド部から突出する外部端子
となる。また、前記タブリード７の一端はダム４を越え
て隣接するり−ド９と平行に延び外枠５にまで達し、外
部端子を形成するとともに、タブリード７のダム４の内
側では途中から突出し、先端をタブ３に臨ませる内部リ
ードを形成している。また、外枠５にはリードフレーム
１の搬送時または位置決め時のガイドとなるガイド孔１
４が設けられている。そして、リードフレーム１は上記
各部で形成される単位フレーム】５が外枠５の延びる方
向に複数配設したもの、たとえば７連のものが単位リー
ドフレームとして用いられる。
そこで、このようなリードフレーム１の各タブ３上に回
路素子を形成したベレット２を固定するとともに、ベレ
ット２の電極と内部リード１２の内端とをワイヤ１６で
接続する。つぎに、同図鎖線で示すように、これらベレ
ット２、内部リードに先端部をレジンでモニルドし、モ
ールド部１７を形成する。
路素子を形成したベレット２を固定するとともに、ベレ
ット２の電極と内部リード１２の内端とをワイヤ１６で
接続する。つぎに、同図鎖線で示すように、これらベレ
ット２、内部リードに先端部をレジンでモニルドし、モ
ールド部１７を形成する。
つぎに、第３図で示すように、各リード９を互いに分離
するためにダム４を切断除去する。この突出片８のダム
部分は切断除去しないようにする。
するためにダム４を切断除去する。この突出片８のダム
部分は切断除去しないようにする。
また、この切断除去時、同時に各リード９は外枠５およ
び内枠６の付は根部分から切断分離する。
び内枠６の付は根部分から切断分離する。
つぎに、このようにモールド部に封入された突出部１１
を有する突出片８でもってリードフレームの内枠６およ
び外枠５に支持されている半導体装置に対し、電気特性
の測定検査を行なうとともに、モールド部上面に品種等
級等を示すマークを印刷する。その後、突出片８の突出
部１１を切断することによって、第４図に示すようにリ
ードフレーム１からフラットなリード９を有する半導体
装置１８を得るとともに、前記測定のデータあるいはマ
ークによって自動的に分類選別を行ない、各箱毎に入れ
て出荷する。たとえば、打抜き型から半導体装置を下方
に打ち抜き、落丁する各半導体装置を各シーートで受け
るとともに、各シ−トの送り先をデータに合せて制御し
、所定の収容箱−＼移送すれば作業は自動化される。
を有する突出片８でもってリードフレームの内枠６およ
び外枠５に支持されている半導体装置に対し、電気特性
の測定検査を行なうとともに、モールド部上面に品種等
級等を示すマークを印刷する。その後、突出片８の突出
部１１を切断することによって、第４図に示すようにリ
ードフレーム１からフラットなリード９を有する半導体
装置１８を得るとともに、前記測定のデータあるいはマ
ークによって自動的に分類選別を行ない、各箱毎に入れ
て出荷する。たとえば、打抜き型から半導体装置を下方
に打ち抜き、落丁する各半導体装置を各シーートで受け
るとともに、各シ−トの送り先をデータに合せて制御し
、所定の収容箱−＼移送すれば作業は自動化される。
また、リードを一方に曲げて成形する場合には、前記突
出部】１の切断時に切断と同時に各リードの折り曲げを
行なう。
出部】１の切断時に切断と同時に各リードの折り曲げを
行なう。
このような実施例によれば、製品の出荷寸前まで、各半
導体装置を多連の状態で取り扱へことから、リードフレ
ームのガイド孔を作用することによって自動化を図るこ
とができ、従来個別処理であった特性選別、マーキング
等の処塀作業が合理化され、作業性が向上する。
導体装置を多連の状態で取り扱へことから、リードフレ
ームのガイド孔を作用することによって自動化を図るこ
とができ、従来個別処理であった特性選別、マーキング
等の処塀作業が合理化され、作業性が向上する。
また、この実施例によれば、各半導体装置は出荷寸前ま
で一枚のリードフレームに規則正しく並んだ状態となっ
て取り扱われることから、従来のような半導体装置の絡
み合いもない。したがって、リードの折り曲がり等も生
じなくなる。
で一枚のリードフレームに規則正しく並んだ状態となっ
て取り扱われることから、従来のような半導体装置の絡
み合いもない。したがって、リードの折り曲がり等も生
じなくなる。
また、この実施例によれば、半導体装置がＭＯ８構造で
あっても、金属であるリードフレームに取り付けられ、
かつリードフレームを持って取り扱われることから、従
来のようにノ・ノドリング時に静電気を帯びることもな
℃・。したがって、静電破壊も生じなくなり、歩留の向
上ともなる。
あっても、金属であるリードフレームに取り付けられ、
かつリードフレームを持って取り扱われることから、従
来のようにノ・ノドリング時に静電気を帯びることもな
℃・。したがって、静電破壊も生じなくなり、歩留の向
上ともなる。
さらに、この実施例によれば、特性選別、マーキング等
の作業において、半導体装置は多連となっていることか
ら、従来のようなマガジンラックの使用は不要となる。
の作業において、半導体装置は多連となっていることか
ら、従来のようなマガジンラックの使用は不要となる。
したがって、マガジンラックの維持管理費が不要となる
。また、仮りに、多連状態のリードフレームを収容する
マガジンランクを必要とするとしても、従来のように多
数は必要としない。したかって、マガジンラックの維持
管理費も従来に較べて少なくなる。
。また、仮りに、多連状態のリードフレームを収容する
マガジンランクを必要とするとしても、従来のように多
数は必要としない。したかって、マガジンラックの維持
管理費も従来に較べて少なくなる。
なお、本発明は前記実施例に限定されない。たとえば、
モールド部と突出片との分離は、あらかじめ突出片の突
出長さを短かくして、モールド部への喰い込み量を少な
くしておき、分離工程にあっては、モールド部を上下で
挾持した後、内枠。
モールド部と突出片との分離は、あらかじめ突出片の突
出長さを短かくして、モールド部への喰い込み量を少な
くしておき、分離工程にあっては、モールド部を上下で
挾持した後、内枠。
外枠等の連結片を放射方向に引っ張ることにより、モー
ルド部から突出片を引き抜くようにしてもよ℃・。
ルド部から突出片を引き抜くようにしてもよ℃・。
また、本発明によるリードフレームの形状は前記実施例
に限定されない。
に限定されない。
以上のように、本発明によれば、製造の各工程において
、多連状態で組立加工等を行なうことができる結果、作
業性が向上し工数を低減させることができ、製造原価の
軽減を図ることができる。
、多連状態で組立加工等を行なうことができる結果、作
業性が向上し工数を低減させることができ、製造原価の
軽減を図ることができる。
また、この発明によれば製造時、リードの折れ曲がりも
生じな・い点−ＭＯ８構造の場合静電破壊しない点など
から歩留の向上、製造原価の低減化を図ることができる
。
生じな・い点−ＭＯ８構造の場合静電破壊しない点など
から歩留の向上、製造原価の低減化を図ることができる
。
さらに、この発明によれば、マガジンラックの使用数敞
を少なくすることができるので、マガジンラックの維持
管理費が低減されるなどの多くの効果を奏する。
を少なくすることができるので、マガジンラックの維持
管理費が低減されるなどの多くの効果を奏する。
第１図は本発明のリードフレームを用℃・た樹脂封止型
半導体装置の製造方法の各工程を示すフ゛ロック図、第
２図〜第４図は同じく製造状態を示す工程図である。 １・・・リードフレーム、２・・・ペレット、３・・・
タブ、４・・・ダム、５・・・外枠、６・・・内枠、７
・・・タブリード、８・・・突出片、９・・・リード、
１０・・・モールド領域、１１・・・突出部、１２・・
・内部リード、１３・・・外部リード、１４・・・ガイ
ド孔、１５・・・単位フレーム、１６・・・ワイヤ、１
７・・・モールド部、１８・・・半導体装置。 第 １ 図 ↓ 既ＪＪ口 第 ２ 図 第 ３ 図 第 ４ 図
半導体装置の製造方法の各工程を示すフ゛ロック図、第
２図〜第４図は同じく製造状態を示す工程図である。 １・・・リードフレーム、２・・・ペレット、３・・・
タブ、４・・・ダム、５・・・外枠、６・・・内枠、７
・・・タブリード、８・・・突出片、９・・・リード、
１０・・・モールド領域、１１・・・突出部、１２・・
・内部リード、１３・・・外部リード、１４・・・ガイ
ド孔、１５・・・単位フレーム、１６・・・ワイヤ、１
７・・・モールド部、１８・・・半導体装置。 第 １ 図 ↓ 既ＪＪ口 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- １、四角形の枠体と、一端が上記枠体に接続され他端が
上記枠体によって囲まれた領域のほぼ中心部近傍に向っ
て延びる複数のリードと、上記枠体によって囲まれた領
域のほぼ中心部に存在するタブと、上記枠体によって囲
まれた領域内において上記タブを囲むように上記複数の
リード間を連結する連結部と、上記枠体の少くとも１つ
の角部から上記連結部の一部にまで延在する幅広の突出
領域とを有することを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14052784A JPS60121746A (ja) | 1984-07-09 | 1984-07-09 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14052784A JPS60121746A (ja) | 1984-07-09 | 1984-07-09 | リ−ドフレ−ム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15649676A Division JPS5380969A (en) | 1976-12-27 | 1976-12-27 | Manufacture of resin shield type semiconductor device and lead frame used for the said process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60121746A true JPS60121746A (ja) | 1985-06-29 |
Family
ID=15270737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14052784A Pending JPS60121746A (ja) | 1984-07-09 | 1984-07-09 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121746A (ja) |
-
1984
- 1984-07-09 JP JP14052784A patent/JPS60121746A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002167A (en) | Semiconductor device having lead on chip structure | |
| US4987473A (en) | Leadframe system with multi-tier leads | |
| US4859632A (en) | Method for manufacturing the same | |
| JPS61269345A (ja) | 半導体装置 | |
| US3444441A (en) | Semiconductor devices including lead and plastic housing structure suitable for automated process construction | |
| JPS6128221B2 (ja) | ||
| US5886396A (en) | Leadframe assembly for conducting thermal energy from a semiconductor die disposed in a package | |
| JPS59103361A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS60121746A (ja) | リ−ドフレ−ム | |
| KR100267003B1 (ko) | 리드프레임구조 | |
| JPS58218149A (ja) | 樹脂封止ダイオ−ド用リ−ドフレ−ム | |
| JPS59103363A (ja) | 樹脂封止型半導体装置 | |
| JPS5976456A (ja) | 樹脂封止型半導体装置 | |
| JPS59103362A (ja) | 樹脂封止型半導体装置 | |
| JPS6041247A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS58143541A (ja) | 半導体装置 | |
| JP3136029B2 (ja) | 半導体装置 | |
| KR950003907B1 (ko) | 반도체 리이드 프레임 | |
| CN216354192U (zh) | 一种半导体芯片打线结构 | |
| EP0143441A2 (en) | Lead frame and the method of manufacturing the same | |
| JPS59103365A (ja) | 樹脂封止型半導体装置 | |
| KR0140458B1 (ko) | 반도체 패키지 제조용 리드프레임 | |
| JPS63169752A (ja) | 多段ｉｃパッケージを製造するためのマトリクスリードフレーム | |
| JPH0429363A (ja) | 半導体装置 | |
| JPH0554695B2 (ja) |