JPS59103362A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS59103362A JPS59103362A JP58172950A JP17295083A JPS59103362A JP S59103362 A JPS59103362 A JP S59103362A JP 58172950 A JP58172950 A JP 58172950A JP 17295083 A JP17295083 A JP 17295083A JP S59103362 A JPS59103362 A JP S59103362A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- dam
- lead
- semiconductor device
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は樹脂封止型（レジンモールド型〕半導体装置に
関する。
関する。
周知のように、安価なパッケージングとして樹脂（レジ
ン）で回路素子等をパッケージング（封止）したレジン
モールド型半導体装置が知られている。このレジンモー
ルド型半導体装置（以下、半導体装置と称する。）は、
タブリード、複数のリード、レジンモールド時のレジン
の流出を防止するダムおよび前記タブリード、リード、
ダムを連結し一体的に支持する連結片からなる単位フレ
ームを数連に連ねたり金属薄片で形成されたリードフレ
ームを組立の基本にしている。すなわち、このリードフ
レームの各タブ上にシリコン等からなる半導体回路素子
（ペレット）を固定（ボンディング）するとともに、こ
のペレットの電極と対応するリードの内端をワイヤで接
続（ボンディング）する。つぎに、ペレット、ワイヤ、
リード内端部ヲレジンでモールドする。この際、レジン
はモールド上下型とダムとによってその流出を防止され
る。つぎに、ダムを切断除去するとともに、モールド部
から突出リードを連結片（枠）の付は根部分で切断し２
、かつモールド部の付は根部分のタブリードを切断する
ことによって個別化したフラットな半導体装置を得る。
ン）で回路素子等をパッケージング（封止）したレジン
モールド型半導体装置が知られている。このレジンモー
ルド型半導体装置（以下、半導体装置と称する。）は、
タブリード、複数のリード、レジンモールド時のレジン
の流出を防止するダムおよび前記タブリード、リード、
ダムを連結し一体的に支持する連結片からなる単位フレ
ームを数連に連ねたり金属薄片で形成されたリードフレ
ームを組立の基本にしている。すなわち、このリードフ
レームの各タブ上にシリコン等からなる半導体回路素子
（ペレット）を固定（ボンディング）するとともに、こ
のペレットの電極と対応するリードの内端をワイヤで接
続（ボンディング）する。つぎに、ペレット、ワイヤ、
リード内端部ヲレジンでモールドする。この際、レジン
はモールド上下型とダムとによってその流出を防止され
る。つぎに、ダムを切断除去するとともに、モールド部
から突出リードを連結片（枠）の付は根部分で切断し２
、かつモールド部の付は根部分のタブリードを切断する
ことによって個別化したフラットな半導体装置を得る。
この際、リードが一方向に曲がったデュアルインライン
形の半導体装置を得る場合には、前記ダム、リード切断
時に各リードを折シ曲げる。その後、個別化された各半
導体装置個々に特性検査し、その特性毎に選別する。さ
らに、各半導体装置のモールド部表面に品種等級等を印
刷（マーキング）する。
形の半導体装置を得る場合には、前記ダム、リード切断
時に各リードを折シ曲げる。その後、個別化された各半
導体装置個々に特性検査し、その特性毎に選別する。さ
らに、各半導体装置のモールド部表面に品種等級等を印
刷（マーキング）する。
ところで、このような半導体装置の製造方法においては
つぎの、ような欠点がある。すなわち、（１）、半導体
装置を個別化した状態で測定選別し、マーキングを行な
うため取扱いが慎重となり、作業性が悪い。（２）、個
々の半導体装置が取扱中に互いに絡まったりすることか
ら、リードが曲がったりして好ましくない。（３）、Ｍ
Ｏ８ＩＣＫあっては、個別化されることから直接作業者
の手に触られる機会が多く、この接触によってＭＯ８Ｉ
Ｃは静電気を印加され静電破壊を招くことが多い。
つぎの、ような欠点がある。すなわち、（１）、半導体
装置を個別化した状態で測定選別し、マーキングを行な
うため取扱いが慎重となり、作業性が悪い。（２）、個
々の半導体装置が取扱中に互いに絡まったりすることか
ら、リードが曲がったりして好ましくない。（３）、Ｍ
Ｏ８ＩＣＫあっては、個別化されることから直接作業者
の手に触られる機会が多く、この接触によってＭＯ８Ｉ
Ｃは静電気を印加され静電破壊を招くことが多い。
本発明は以上の欠点を解消するものであって、その目的
とするところは、モールディング後の測定選別、マーキ
ング等における半導体装置の取扱い作業を効率良く行な
うことにある。
とするところは、モールディング後の測定選別、マーキ
ング等における半導体装置の取扱い作業を効率良く行な
うことにある。
また、本発明の他の目的は、作業時にリードが簡単に曲
がらないようにすることにある。
がらないようにすることにある。
さらに、本発明の他の目的は、ＭＯ８ｐ造の半導体装置
にあって、静電破壊を生じることのない製造方法を提供
することにある。
にあって、静電破壊を生じることのない製造方法を提供
することにある。
このような目的を達成するために本発明は、あらかじめ
リードフレームの枠部（連結片）からモールド領域に突
出する突出片を少なくとも１つ設けておくとともに、モ
ールディング後にこの突出片でのみ半導体装置がリード
フレームに連結するようにダム切断、リード分離を行な
い、この状態で特性検査、選別、マーキング等を行なっ
た後に、そのままの状態で部品としての搬送または、ア
センブ□す工程へ供給しようとするものであって、以下
実施例により本発明の詳細な説明する。
リードフレームの枠部（連結片）からモールド領域に突
出する突出片を少なくとも１つ設けておくとともに、モ
ールディング後にこの突出片でのみ半導体装置がリード
フレームに連結するようにダム切断、リード分離を行な
い、この状態で特性検査、選別、マーキング等を行なっ
た後に、そのままの状態で部品としての搬送または、ア
センブ□す工程へ供給しようとするものであって、以下
実施例により本発明の詳細な説明する。
第１図に本発明の一実施例の半導体装置の製造工程の各
工程を示すフロック図を示すとともに、第２図〜第４図
に各工程における製造状態を示す。
工程を示すフロック図を示すとともに、第２図〜第４図
に各工程における製造状態を示す。
まず、本発明では第２図に示すような特殊な形状のリー
ドフレーム１を用いる。このリードフレーム１について
説明すると、このリードフレーム１は大別すると、ペレ
ット２を取り付ける四角なタブ３と、このタブ３を取り
囲む細い矩形枠からなるダム４と、このダム４の外側に
ダム４を取り囲む外枠５および内枠６からなる矩形枠と
、前記タブ３を両端部で１対のダム４に連結する細いタ
ブリード７と、前記ダム４の四隅部分を支える外枠５あ
るいは内枠６または外枠５と内枠６とで形成される隅部
から延び同図において鎖線で示すモールド領域１０内に
突出し、かつ他のリード９等に接触することのない突出
部（モールド支持部）１１を有する。突出片８と、各外
枠５および内枠６の内側からタブ３に向かって延びる複
数のリード９とからなっている。前記リード９はタブ４
と外枠５または内枠６との間では互いに平行となってい
るが、ダム４に直交して延びる先端部（内端部）は小さ
なタブ３に向かうことから、その多くは途中で屈曲して
いる。これらリード９はダム４から内側を内部リード１
２、外端を外部リード１３と呼ばれ、製品となった時点
で内部リード１２のほとんどはレジンのモールド部で被
われ、外部リード１３はモールド部から突出する外部端
子となる。
ドフレーム１を用いる。このリードフレーム１について
説明すると、このリードフレーム１は大別すると、ペレ
ット２を取り付ける四角なタブ３と、このタブ３を取り
囲む細い矩形枠からなるダム４と、このダム４の外側に
ダム４を取り囲む外枠５および内枠６からなる矩形枠と
、前記タブ３を両端部で１対のダム４に連結する細いタ
ブリード７と、前記ダム４の四隅部分を支える外枠５あ
るいは内枠６または外枠５と内枠６とで形成される隅部
から延び同図において鎖線で示すモールド領域１０内に
突出し、かつ他のリード９等に接触することのない突出
部（モールド支持部）１１を有する。突出片８と、各外
枠５および内枠６の内側からタブ３に向かって延びる複
数のリード９とからなっている。前記リード９はタブ４
と外枠５または内枠６との間では互いに平行となってい
るが、ダム４に直交して延びる先端部（内端部）は小さ
なタブ３に向かうことから、その多くは途中で屈曲して
いる。これらリード９はダム４から内側を内部リード１
２、外端を外部リード１３と呼ばれ、製品となった時点
で内部リード１２のほとんどはレジンのモールド部で被
われ、外部リード１３はモールド部から突出する外部端
子となる。
また、前記タブリード７の一端はダム４を越えて隣接す
るリード９と平行に延び外枠５にまで達し、外部端子を
形成するとともに、タブリード７のダム４の内側では途
中から突出し、先端をタブ３に臨ませる内部リードを形
成している。また、外枠５にはリードフレームｌの搬送
時または位置決め時のガイドとなるガイド孔１４が設け
られている。
るリード９と平行に延び外枠５にまで達し、外部端子を
形成するとともに、タブリード７のダム４の内側では途
中から突出し、先端をタブ３に臨ませる内部リードを形
成している。また、外枠５にはリードフレームｌの搬送
時または位置決め時のガイドとなるガイド孔１４が設け
られている。
そして、リードフレームｌは上記各部で形成される単位
フレーム１５が外枠５の延びる方向に複数配設したもの
、たとえば７連のものが単位リードフレームとして用い
られている。
フレーム１５が外枠５の延びる方向に複数配設したもの
、たとえば７連のものが単位リードフレームとして用い
られている。
そこで、このようなリードフレーム１の各タブ３上に回
路素子を形成したペレット２を固定するとともに、ペレ
ット２の電極と内部リード１２の内端とをワイヤ１６で
接続する。つぎに、同図鎖線で示すように、これらペレ
ット２、内部リードに先端部をレジンでモールドし、モ
ールド部１７を形成する。
路素子を形成したペレット２を固定するとともに、ペレ
ット２の電極と内部リード１２の内端とをワイヤ１６で
接続する。つぎに、同図鎖線で示すように、これらペレ
ット２、内部リードに先端部をレジンでモールドし、モ
ールド部１７を形成する。
つぎに、第３図で示すように、各リード９を互いに分離
するためにダム４を切断除去する。この突出片８のダム
部分は切断除去しないようにする。
するためにダム４を切断除去する。この突出片８のダム
部分は切断除去しないようにする。
また、この切断除去時、同時に各リード９は外枠５およ
び内枠６の付は根部分から切断分離する。
び内枠６の付は根部分から切断分離する。
つぎに、このようにモールド部に封入された突出部１１
を有する突出片８でもってリードフレームの内枠６およ
び外枠５に支持されている生導体装徴に対し、電気特性
の測定検査を行なうとともに、モールド部上面に品種等
級等を示すマークを印刷する。その後、突出片８の突出
部１１を切断することによって、第４図に示すようにリ
ードフレーム１からフラットなリード９を有する半導体
装置１８を得るとともに、前記測定のデータあるいはマ
ークによって自動的に分類選別を行ない、各箱等に入れ
て出荷する。たとえば、打抜き型から半導体装置を下方
に打ち抜き、落下する各半導体装置を各シュートで受け
るとともに、各シュートの送り先をデータに合せて制御
し、所定の収容箱へ移送すれば作業は自動化される。
を有する突出片８でもってリードフレームの内枠６およ
び外枠５に支持されている生導体装徴に対し、電気特性
の測定検査を行なうとともに、モールド部上面に品種等
級等を示すマークを印刷する。その後、突出片８の突出
部１１を切断することによって、第４図に示すようにリ
ードフレーム１からフラットなリード９を有する半導体
装置１８を得るとともに、前記測定のデータあるいはマ
ークによって自動的に分類選別を行ない、各箱等に入れ
て出荷する。たとえば、打抜き型から半導体装置を下方
に打ち抜き、落下する各半導体装置を各シュートで受け
るとともに、各シュートの送り先をデータに合せて制御
し、所定の収容箱へ移送すれば作業は自動化される。
また、リードを一方に曲げて成形する場合には、前記突
出部１１の切断時に切断と同時に各リードの折り曲げを
行なう。
出部１１の切断時に切断と同時に各リードの折り曲げを
行なう。
このような実施例によれば、各半導体装置の多連の状態
で取り扱うことから、リードフレームのガイド孔を作用
することによって自動化を図ることができ、従来個別処
理であった特性選別、マーキング、アセンブリ、搬送等
の処理作業が合理化され、作業性が向上する。
で取り扱うことから、リードフレームのガイド孔を作用
することによって自動化を図ることができ、従来個別処
理であった特性選別、マーキング、アセンブリ、搬送等
の処理作業が合理化され、作業性が向上する。
また、この実施例によれば、各半導体装置は最終段階ま
で一枚のリードフレームに規則正（７〈並んだ状態とな
って取り扱われることから、従来のような半導体装置の
絡み合いもない。したがって、リードの折り曲がり等も
生じなくなる。
で一枚のリードフレームに規則正（７〈並んだ状態とな
って取り扱われることから、従来のような半導体装置の
絡み合いもない。したがって、リードの折り曲がり等も
生じなくなる。
また、この実施例によれば、半導体装ばかＭＯ８構造で
あっても、金属であるリードフレームに取り付けられ、
かつリードフレームを持って取り扱われることから、従
来のようにハンドリング時に静電気を帯びることもない
。したがって、静電破壊も生じなくなり、歩留の向上と
もなる。
あっても、金属であるリードフレームに取り付けられ、
かつリードフレームを持って取り扱われることから、従
来のようにハンドリング時に静電気を帯びることもない
。したがって、静電破壊も生じなくなり、歩留の向上と
もなる。
さらに、この実施例によれば、特性選別、マーキング等
の作業において、半導体装置は多連となっていることか
ら、従来のようなマガジンラックの使用は不要となる。
の作業において、半導体装置は多連となっていることか
ら、従来のようなマガジンラックの使用は不要となる。
したがって、マガジンラックの維持管理費が不要となる
。また、仮りに、多連状態のリードフレームを収容する
マガジンラックを必要とするとしても、従来のように多
数は必要としない。したがって、マガジンラックの維持
管理費も従来に較べて少なくなる。
。また、仮りに、多連状態のリードフレームを収容する
マガジンラックを必要とするとしても、従来のように多
数は必要としない。したがって、マガジンラックの維持
管理費も従来に較べて少なくなる。
なお、本発明は前記実施例に限定されない。たとえば、
モールド部と突出片との分離は、あらかじめ突出片の突
出長さを短かくして、モールド部への喰い込み量を少な
くしておき、分離工程にあっては、モールド部を上下で
挾持した後、内枠、外枠等の連結片を放射方向に引っ張
ることにより、モールド部から突出片を引き抜くように
してもよい。
モールド部と突出片との分離は、あらかじめ突出片の突
出長さを短かくして、モールド部への喰い込み量を少な
くしておき、分離工程にあっては、モールド部を上下で
挾持した後、内枠、外枠等の連結片を放射方向に引っ張
ることにより、モールド部から突出片を引き抜くように
してもよい。
また、本発明によるリードフレームの形状は前記実施例
に限定されない。
に限定されない。
以上のように、本発明の樹脂封止型半導体装置によれば
、製造の各工程において、多連状態で組立加工等を行な
うことができる結果、作業性が向上し工数を低減させる
ことができ、製造原価の軽減を図ることができる。
、製造の各工程において、多連状態で組立加工等を行な
うことができる結果、作業性が向上し工数を低減させる
ことができ、製造原価の軽減を図ることができる。
また、この発明によれば製造時、リードの折れ曲がりも
生じない点、ＭＯ８構造の場合静電破壊しない点などか
ら歩留の向上、製造原価の低減化を図ることができる。
生じない点、ＭＯ８構造の場合静電破壊しない点などか
ら歩留の向上、製造原価の低減化を図ることができる。
さらに、この発明によれば、マガジンラックの使用数量
を少なくすることができるので、マガジンラックの維持
管理費が低減されるなどの多くの効果を奏する。
を少なくすることができるので、マガジンラックの維持
管理費が低減されるなどの多くの効果を奏する。
第１図は本発明の一実施例の樹脂封止型半導体装置の製
造工程を示すブロック図、第２図〜第４図は同じく製造
状態を示す工程図である。 符号の説明 ｌ・・・リードフレーム、２・・・ペレッ
ト、３・・・タブ、４・・・ダム、５・・・外枠、６・
・・内枠、７・・・タブリード、８・・・突出片、９・
・・リード、１０・・・モールド領域、１１・・・突出
部、１２・・・内部リード、１３・・・外部リード、１
４・・・ガイド孔、１５・・・単位フレーム、１６・・
・ワイヤ、１７・・・モールド部、１８・・・半導体装
置。 第 １ 図 Ｙ 巨■席 第 ２ 図 第 ３ Ｆ
造工程を示すブロック図、第２図〜第４図は同じく製造
状態を示す工程図である。 符号の説明 ｌ・・・リードフレーム、２・・・ペレッ
ト、３・・・タブ、４・・・ダム、５・・・外枠、６・
・・内枠、７・・・タブリード、８・・・突出片、９・
・・リード、１０・・・モールド領域、１１・・・突出
部、１２・・・内部リード、１３・・・外部リード、１
４・・・ガイド孔、１５・・・単位フレーム、１６・・
・ワイヤ、１７・・・モールド部、１８・・・半導体装
置。 第 １ 図 Ｙ 巨■席 第 ２ 図 第 ３ Ｆ
Claims (1)
- 【特許請求の範囲】 １、 （ａ） その内部に半導体ベレットが封止さ
れた複数のモールド領域 （ｂ） 上記モールド領域より突出し、一端が自由端
とされた複数のリード （Ｃ） 上記複数のモールド領域の各々にその一部が
含まれた突出部 （ｄ） 上記突出部を一体的に連結する連結片よりな
る樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172950A JPS59103362A (ja) | 1983-09-21 | 1983-09-21 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172950A JPS59103362A (ja) | 1983-09-21 | 1983-09-21 | 樹脂封止型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15649676A Division JPS5380969A (en) | 1976-12-27 | 1976-12-27 | Manufacture of resin shield type semiconductor device and lead frame used for the said process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59103362A true JPS59103362A (ja) | 1984-06-14 |
Family
ID=15951358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172950A Pending JPS59103362A (ja) | 1983-09-21 | 1983-09-21 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103362A (ja) |
-
1983
- 1983-09-21 JP JP58172950A patent/JPS59103362A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002167A (en) | Semiconductor device having lead on chip structure | |
| US4859632A (en) | Method for manufacturing the same | |
| US4399610A (en) | Assembling an electronic device | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| WO1991002378A1 (en) | Leadframe system with multi-tier leads | |
| JPS59103361A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS6128221B2 (ja) | ||
| US20040018663A1 (en) | .Lead frame, and method for manufacturing semiconductor device and method for inspecting electrical properties of small device using the lead frame | |
| JPS59103362A (ja) | 樹脂封止型半導体装置 | |
| JPS58218149A (ja) | 樹脂封止ダイオ−ド用リ−ドフレ−ム | |
| JPS59103363A (ja) | 樹脂封止型半導体装置 | |
| US4600611A (en) | Film carrier for manufacturing semiconductor devices | |
| JP2617218B2 (ja) | 半導体部品の製造方法及びその製造方法に使用するリードフレーム | |
| JPS5976456A (ja) | 樹脂封止型半導体装置 | |
| JPS60121746A (ja) | リ−ドフレ−ム | |
| JPS6041247A (ja) | 樹脂封止型半導体装置の製造方法 | |
| CN102891090A (zh) | 半导体器件及其封装方法 | |
| JP3136029B2 (ja) | 半導体装置 | |
| JPS59103365A (ja) | 樹脂封止型半導体装置 | |
| CN216354192U (zh) | 一种半导体芯片打线结构 | |
| US9214447B2 (en) | Non-leaded type semiconductor package and method of assembling same | |
| JP2666789B2 (ja) | 樹脂封止型ｔａｂ半導体装置の製造方法及びｔａｂテープ構造体 | |
| JPH07202110A (ja) | 半導体装置 | |
| JPH0429363A (ja) | 半導体装置 | |
| JPH03104265A (ja) | 半導体パッケージの製造方法 |