KR20030093559A - 올핀 체크 보드 - Google Patents

올핀 체크 보드 Download PDF

Info

Publication number
KR20030093559A
KR20030093559A KR1020020031144A KR20020031144A KR20030093559A KR 20030093559 A KR20030093559 A KR 20030093559A KR 1020020031144 A KR1020020031144 A KR 1020020031144A KR 20020031144 A KR20020031144 A KR 20020031144A KR 20030093559 A KR20030093559 A KR 20030093559A
Authority
KR
South Korea
Prior art keywords
pin
board
test
check
timing
Prior art date
Application number
KR1020020031144A
Other languages
English (en)
Inventor
서용대
김천석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020031144A priority Critical patent/KR20030093559A/ko
Publication of KR20030093559A publication Critical patent/KR20030093559A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

본 발명은 이디에스(EDS) 테스트 공정의 테스트 시스템에서 테스트하는 보드에 있어서, 사용하는 전체 보드에서 타이밍 스팩을 벗어나기 쉬운 핀을 사전에 검출하기 위해, 모든 핀 위치를 체크 보드 원주상에 회로화한 올핀 체크 보드를 형성하여 타이밍 스팩을 벗어나기 쉬운 핀 이외의 모든 핀에 대해서 사전에 체크하고 검증함으로써 설비의 신뢰성을 향상시킨다.

Description

올핀 체크 보드{All pin check board}
본 발명은 올핀 체크 보드에 관한 것으로, 특히 이디에스(EDS:Electrical Die Sorting) 테스트 공정의 테스트 시스템에서 사용하는 전체 보드에서 타이밍 스팩을 벗어나기 쉬운 핀을 사전에 검출하는 올핀 체크 보드에 관한 것이다.
통상적으로, 반도체장치 제조공정에서는 확산공정, 사진공정, 식각공정, 이온주입공정 및 금속공정 등의 일련의 웨이퍼 가공공정을 수행함으로서 웨이퍼 상에 다수의 칩(Chip)을 형성한다.
그리고, 상기 웨이퍼 가공공정의 수행에 의해서 웨이퍼 상에 형성된 각 칩의 전기적인 정상 및 비정상 여부를 테스트하는 이디에스(EDS:Electrical Die Sorting)공정을 진행하고 있다.
종래에는 상기와 같은 이디에스 테스트 공정의 테스트 시스템에서 도 1과 같이 종래의 체크 보드(10)는 해당장치(device)에서 사용되는 핀(pin)만이 회로(12)화 되어 있어 사용되는 핀과의 시그널 타이밍(signal timing) 차이의 발생으로 인해 핀이 타이밍 스팩(timing spec)의 벗어남 체크가 가능하였다. 그리고, 소켓 프로그램(socket program)에서와 같이 현재의 체크 프로그램(check program)은 설비에 장착된 특정 장치에 사용되는 핀에 대해서만 체크를 진행하게 된다. 따라서 도 2와 같이 체크 프로그램(check program) 실행시 해당되는 핀만 체크하여 지정된 스펙(3.5 ±0.5NS)에서 타이밍 스팩을 벗어남이 발생하지 않는 경우는 통과(pass) 처리되어 웨이퍼 테스트(wafer test)를 진행하게 된다. 그러므로 해당되는 핀 이외의 핀에 대해서는 체크를 하지 않으므로 결국 검증되지 않는 핀으로 인해서 장치 변경 등의 작업이 이루어질 경우 핀이 타이밍 스팩을 벗어날 가능성이 높아 설비 신뢰성이 저하되는 문제점이 있었다.
본 발명의 목적은 사용하는 전체 올핀 체크 보드를 제작하여 모든 보드에서 타이밍 스팩을 벗어나기 쉬운 핀을 사전에 검출하여 장치 변경시 웨이퍼 마더보드에서 핀이 타이밍 스팩을 벗어나는 것을 사전에 검출할 수 있는 올핀 체크 보드를제공함에 있다.
본 발명의 다른 목적은 웨이퍼 마더보드의 사전 체크를 통해 설비의 신뢰성을 향상시킬 수 있는 올핀 체크 보드를 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 이디에스(EDS) 테스트 공정의 테스트 시스템에서 테스트하는 보드에 있어서, 반도체 공정에서 사용하는 전체 보드에서 타이밍 스팩을 벗어나기 쉬운 핀을 사전에 검출할 수 있는 올핀 체크 보드를 특징으로 한다.
도 1은 종래의 올핀 체크 보드 구성도.
도 2는 종래의 체크 프로그램 실행시 상태도.
도 3는 본 발명의 올핀 체크 보드 구성도.
<도면의 주요부분에 대한 부호의 설명>
20:체크 보드 22:회로
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고, 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 3는 본 발명의 올핀 체크 보드 구성도이다.
상기 도 3를 참조하여 본 발명의 올핀 체크 보드의 구성 및 작용을 설명하면 하기와 같다.
먼저, 이디에스(EDS) 테스트 공정을 설명하면, 웨이퍼 가공공정의 수행에 의해서 웨이퍼 상에 형성된 각 칩의 전기적인 정상 및 비정상 여부를 테스트하는 이디에스(EDS:Electrical Die Sorting)공정을 진행하고 있다. 상기 이디에스 공정의 테스트(Test) 결과에 따라 리페어(Repair) 가능한 비정상 칩은 리페어 함으로써 반도체장치의 생산량을 증가시킬 수 있고, 리페어 불가능한 비정상 칩을 조기에 제거함으로써 후속되는 패키지(Package) 공정 및 패키지 검사공정에 소요되는 시간을 단축시킬 수 있다.
이와 같은 이디에스 공정은 이디에스 테스트설비를 이용하여 진행된다.
도시하지 않았지만, 일반적인 이디에스 테스트설비는 작업자가 이디에스 공정의 진행상황을 모니터링(Monitoring)할 수 있는 모니터(Monitor)와, 이디에스 공정의 진행을 제어할 수 있는 조작부 등이 구비됨으로써 투입구를 통해서 투입된 테스트 웨이퍼를 자동반송장치에 의해서 스크램블 보드(Scramble board)하부에 위치시키는 테스트설비의 몸체가 구비되어 있다. 여기서 상기 스크램블 보드는 포고 핀 모듈(Pogo pin module)을 사이에 두고 몸체 내부의 프로브 카드(Probe card)와 연결되고, 상기 프로브 카드의 프로브 팁(Probe tip)과 상기 테스트 웨이퍼의 칩 패드(Pad) 부위가 콘택트(Contact)하게 된다.
그리고, 상기 테스트설비의 몸체 상부에는 구동원의 구동에 의해서 180도 회전하며 개폐동작을 수행하고, 폐쇄동작을 수행할 경우 전기신호 발생원에서 발생된 전기적 신호를 상기 스크램블 보드에 인가하는 원통형 또는 육면체 형상의 테스트헤드가 설치되어 있다.
상기 테스트 헤드는 상단부와 소정간격으로 이격된 공간을 두고 고정되고, 하측에 복수의 슬롯(Slot)이 형성된 마더보드(Mother board)를 구비한다. 상기 마더보드의 각 슬롯에 상기 전기신호 발생원에서 발생된 전기적 신호가 통과하는 복수의 핀(Pin)이 삽입 고정되어 있으며, 상기 핀은 하측이 개방된 체크 보드에 삽입되어 있다. 여기서 상기 핀 보드는 핀 노드락장치에 의해서 고정되어 있다.
따라서, 테스트 웨이퍼가 이디에스 테스트설비의 몸체의 투입구를 통해서 이디에스 테스트설비에 투입되면, 상기 테스트 웨이퍼는 자동반송장치에 의해서 몸체 내부의 프로브 카드 하부에 위치하게 되고, 상기 프로브 카드의 팁은 테스트 웨이퍼의 칩의 패드 부위에 콘택하게 된다.
다음으로, 상기 구동원의 구동에 의해서 테스트 헤드가 폐쇄되면, 테스트 헤드는 스크램블 보드와 접촉하게 된다. 여기서 상기 전기신호 발생원에서 발생된 전기적 신호는 마더보드의 슬롯에 삽입된 핀, 스크램블 보드, 포고 핀 모듈 및 프로브 카드의 팁을 통해서 테스트 웨이퍼의 각 칩의 패드 부위에 인가됨으로써 각 칩의 정상 유무가 테스트 된다.
본 발명은 이디에스(EDS) 테스트 공정의 테스트 시스템에서 테스트하는 보드에 있어서, 사용하는 전체 보드에서 타이밍 스팩을 벗어나기 쉬운 핀을 사전에 검출할 수 있는 올핀 체크 보드(20)를 형성한다. 상기 올핀 체크 보드(20)는 반도체 공정에서 사용되는 각각의 보드 핀을 사전에 체크할 수 있도록 모든 핀 위치를 체크 보드(20) 원주상에 회로(22)화 한 것이다.
상기와 같은 올핀 체크 보드(20)는 해당 장치에서 사용하지 않는 핀은 회로 결선이 되어 있지 않으므로 사용되는 핀과의 시그널 타이밍(signal timing) 차이의 발생으로 인해 핀의 타이밍 스팩을 벗어남을 체크한다.
상기와 같이 올핀 체크 보드를 제작하여 사용 가능한 프로브 카드 타입의 체크 보드와, 올핀의 시그널이 체크 가능한 보드와, 올핀 시그널을 이용해 타이밍 체크 가능한 보드와, 보드 타입으로 제작된 올핀 체크 툴(tool)과, 포고 핀 콘택트타입의 올핀 인쇄회로기판(PCB)과, 장착 가능한 올핀 체크 인쇄회로기판의 모든 핀을 회로(22)화하여 표준 프로그램에 의해 올핀 체크가 가능토록 하였다.
따라서, 올핀 체크를 통한 사전 검증을 할 수 있으므로 장치 변경시 핀이 타이밍 스팩을 벗어남 발생과, 신규 웨이퍼 마더보드(wafer mother board)의 검증과, 신규 설비 반입시 타이밍 스팩을 벗어남 발생 설비의 완전한 검증이 가능하여 사전검사 설비의 신뢰성을 향상 시킬 수 있는 것이다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함을 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
이상으로 살펴본 바와 같이, 본 발명은 상기와 같이 이디에스(EDS) 테스트 사전 공정에서 해당되는 핀 이외의 모든 핀에 대해서 사전에 이상유무의 체크를 실행하여 검증함으로써 설비의 신뢰성을 향상시킨다.

Claims (1)

  1. 이디에스(EDS) 테스트 공정의 테스트 시스템에서 타이밍 스팩을 벗어나기 쉬운 핀을 검출하는 체크 보드에 있어서,
    각각의 보드 핀을 사전에 체크할 수 있도록 모든 핀 위치를 상기 체크 보드 상에 회로화한 것을 특징으로 하는 올핀 체크 보드.
KR1020020031144A 2002-06-03 2002-06-03 올핀 체크 보드 KR20030093559A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020031144A KR20030093559A (ko) 2002-06-03 2002-06-03 올핀 체크 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020031144A KR20030093559A (ko) 2002-06-03 2002-06-03 올핀 체크 보드

Publications (1)

Publication Number Publication Date
KR20030093559A true KR20030093559A (ko) 2003-12-11

Family

ID=32385720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020031144A KR20030093559A (ko) 2002-06-03 2002-06-03 올핀 체크 보드

Country Status (1)

Country Link
KR (1) KR20030093559A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966676B1 (ko) * 2007-12-28 2010-06-29 노틸러스효성 주식회사 금융자동화기기
KR101009109B1 (ko) * 2007-12-31 2011-01-18 노틸러스효성 주식회사 금융자동화기기
US7975909B2 (en) 2007-12-21 2011-07-12 Nautilus Hyosung Inc. Device of Supplying Paper Medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7975909B2 (en) 2007-12-21 2011-07-12 Nautilus Hyosung Inc. Device of Supplying Paper Medium
KR100966676B1 (ko) * 2007-12-28 2010-06-29 노틸러스효성 주식회사 금융자동화기기
KR101009109B1 (ko) * 2007-12-31 2011-01-18 노틸러스효성 주식회사 금융자동화기기

Similar Documents

Publication Publication Date Title
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
US7495464B2 (en) Inspection device of a semiconductor device
KR100652421B1 (ko) 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법
KR100720788B1 (ko) 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치
US6600329B2 (en) Method for inspecting electrical properties of a wafer and apparatus therefor
KR102521076B1 (ko) 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
CN102565576A (zh) 测试对象的方法以及用于执行测试对象的方法的设备
KR20030093559A (ko) 올핀 체크 보드
KR100655763B1 (ko) 테이프 자동화 접착 장치, 프로브 카드, 테이프 자동화접착 조정 장치 및 집적 회로 칩 검사 방법
US6323666B1 (en) Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler
KR20030094790A (ko) 반도체 이디에스 테스트장치의 포고핀 테스트기구
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
KR101864939B1 (ko) 반도체 소자 테스트 장치
US20040196061A1 (en) Socket or adapter device for semiconductor devices, method for testing semiconductor devices, and system comprising at least one socket or adapter device
JPS6018929A (ja) 探針位置検査装置
JPH0513524A (ja) 半導体素子の検査方法
JP2006261391A (ja) 半導体装置およびその検査方法
US6512390B1 (en) Detecting device for a switch matrix
JP3720994B2 (ja) 半導体装置用テストボード
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
JP2928121B2 (ja) Ｉｃソケットの検査装置
JP4137082B2 (ja) 半導体装置の試験装置
KR200298536Y1 (ko) 반도체소자의테스트장치
KR20030021900A (ko) 프로브 카드 정렬 툴을 구비하는 웨이퍼 검사 장치
KR20220142838A (ko) 반도체 칩 테스트용 보드, 이를 포함하는 반도체 칩 테스트 시스템, 및 이를 이용한 반도체 칩 테스트 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination