JPS6129276B2 - - Google Patents
Info
- Publication number
- JPS6129276B2 JPS6129276B2 JP56024212A JP2421281A JPS6129276B2 JP S6129276 B2 JPS6129276 B2 JP S6129276B2 JP 56024212 A JP56024212 A JP 56024212A JP 2421281 A JP2421281 A JP 2421281A JP S6129276 B2 JPS6129276 B2 JP S6129276B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductor pattern
- crossover
- resistance
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 59
- 239000010409 thin film Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000013035 low temperature curing Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 12
- 238000007639 printing Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical group [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000019681 resolution of meiotic recombination intermediates Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49083—Heater type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electronic Switches (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明は感熱記録装置におけるサーマルヘツド
の配線形成法に関し、特にマトリクス駆動を行な
うサーマルヘツドにおけるクロスオーバー部の構
造に関する。
の配線形成法に関し、特にマトリクス駆動を行な
うサーマルヘツドにおけるクロスオーバー部の構
造に関する。
マトリクス駆動を行なうサーマルヘツドは第１
図に示す如き配線が行なわれている。図において
符号５はセラミツク等の基板であり、その上に複
数個の発熱体エレメント６が形成され、このエレ
メント６は複数のグループに分けられ、各グルー
プ毎に設けられた配線７-1〜７-Nと、各グループ
毎より１個づつのエレメントをまとめて接続した
セレクト線８-1〜８-Nを形成し、グループとセレ
クト線を選択して電流を流すことにより所望のエ
レメントを発熱せしめるようになつている。この
ような配線を同一基板上に形成するにはエレメン
ト６よりの引出し線９とセレクト線８-1〜８-Nと
が交差するためクロスオーバーを形成しなければ
ならない。
図に示す如き配線が行なわれている。図において
符号５はセラミツク等の基板であり、その上に複
数個の発熱体エレメント６が形成され、このエレ
メント６は複数のグループに分けられ、各グルー
プ毎に設けられた配線７-1〜７-Nと、各グループ
毎より１個づつのエレメントをまとめて接続した
セレクト線８-1〜８-Nを形成し、グループとセレ
クト線を選択して電流を流すことにより所望のエ
レメントを発熱せしめるようになつている。この
ような配線を同一基板上に形成するにはエレメン
ト６よりの引出し線９とセレクト線８-1〜８-Nと
が交差するためクロスオーバーを形成しなければ
ならない。
上記のようなクロスオーバーは一般に、基板上
に下部導体を形成し、その上から絶縁層を形成
し、更にその上から上部導体を形成して構成され
る。すなわち従来のクロスオーバーは薄膜プロセ
スを用いて構成される場合、その工程は(a)下部導
体（第１図におけるエレメント引出し線９）形成
→(b)絶縁物塗布→(c)スルーホール形成→(d)上部導
体蒸着→(e)上部導体パターン（第１図におけるセ
レクト線８-1〜８-N）形成が一般的であつて、こ
の薄膜を用いた方法はパターンプロセスによる工
程数が非常に多い。また絶縁パターン形成工程に
よるスルーホール形成ではフオトエツチング法を
用いられるが、このときフオトレジストにピンホ
ールが生じやすく絶縁不良の原因となる。
に下部導体を形成し、その上から絶縁層を形成
し、更にその上から上部導体を形成して構成され
る。すなわち従来のクロスオーバーは薄膜プロセ
スを用いて構成される場合、その工程は(a)下部導
体（第１図におけるエレメント引出し線９）形成
→(b)絶縁物塗布→(c)スルーホール形成→(d)上部導
体蒸着→(e)上部導体パターン（第１図におけるセ
レクト線８-1〜８-N）形成が一般的であつて、こ
の薄膜を用いた方法はパターンプロセスによる工
程数が非常に多い。また絶縁パターン形成工程に
よるスルーホール形成ではフオトエツチング法を
用いられるが、このときフオトレジストにピンホ
ールが生じやすく絶縁不良の原因となる。
これに対し厚膜を用いるクロスオーバー形成法
も考えられている。この方法は薄膜を用いる方法
と比べて工数が少なく、また不良も少ないという
利点がある。しかし通常の厚膜は高温焼成を必要
とするため、基板への搭載部品に制限されるとい
う問題がある。一方低温焼成可能な厚膜もある
が、これは抵抗が高いため（比抵抗：10-3Ω・
cm）大電流を流すサーマルヘツドには不適当であ
つた。
も考えられている。この方法は薄膜を用いる方法
と比べて工数が少なく、また不良も少ないという
利点がある。しかし通常の厚膜は高温焼成を必要
とするため、基板への搭載部品に制限されるとい
う問題がある。一方低温焼成可能な厚膜もある
が、これは抵抗が高いため（比抵抗：10-3Ω・
cm）大電流を流すサーマルヘツドには不適当であ
つた。
またエアーギヤツプクロスオーバーあるいはク
ロスオーバーチツプ等の採用も考えられるが、こ
れらの共通の欠点として工程が非常に長いこと、
また下部導体と上部導体の接合がワイヤボンデイ
ングによるためその信頼性が高いとは言いがた
い。本発明はこれらの問題点を解決するために案
出されたものである。
ロスオーバーチツプ等の採用も考えられるが、こ
れらの共通の欠点として工程が非常に長いこと、
また下部導体と上部導体の接合がワイヤボンデイ
ングによるためその信頼性が高いとは言いがた
い。本発明はこれらの問題点を解決するために案
出されたものである。
このため本発明によるサーマルヘツドにおける
クロスオーバー部の構造は絶縁基板上に、列状配
置された複数個の発熱体エレメントと、該エレメ
ントから該エレメントの前記列状配置方向に対し
直角方向に引出された薄膜導体パターンと、該パ
ターン上に絶縁層を介し積層されて前記薄膜導体
パターンに対し直角方向に延びた複数の導体パタ
ーンからなるクロスオーバー部とが少なくとも形
成され、該クロスオーバー部の前記導体パターン
が前記絶縁層のスルーホールを介して前記薄膜導
体パターンに接続し前記発熱体エレメントへ選択
的な通電を行なうサーマルヘツドにおいて、 前記クロスオーバー部の前記導体パターンと前
記絶縁層を硬化温度が前記発熱体エレメントの抵
抗変化を与えない低温にて硬化可能な低温硬化型
の導体ペーストおよび絶縁体ペーストにて印刷形
成し、且つ該低温硬化型導体ペーストにて形成さ
れた導体パターン表面に低抵抗の金属層を被着し
たことを特徴とするとするものである。
クロスオーバー部の構造は絶縁基板上に、列状配
置された複数個の発熱体エレメントと、該エレメ
ントから該エレメントの前記列状配置方向に対し
直角方向に引出された薄膜導体パターンと、該パ
ターン上に絶縁層を介し積層されて前記薄膜導体
パターンに対し直角方向に延びた複数の導体パタ
ーンからなるクロスオーバー部とが少なくとも形
成され、該クロスオーバー部の前記導体パターン
が前記絶縁層のスルーホールを介して前記薄膜導
体パターンに接続し前記発熱体エレメントへ選択
的な通電を行なうサーマルヘツドにおいて、 前記クロスオーバー部の前記導体パターンと前
記絶縁層を硬化温度が前記発熱体エレメントの抵
抗変化を与えない低温にて硬化可能な低温硬化型
の導体ペーストおよび絶縁体ペーストにて印刷形
成し、且つ該低温硬化型導体ペーストにて形成さ
れた導体パターン表面に低抵抗の金属層を被着し
たことを特徴とするとするものである。
以下添付図面に基づいて本発明の実施例につき
詳細に説明する。
詳細に説明する。
第２図ないし第４図に本発明によるクロスオー
バー部の構造の形成方法の工程説明図を示す。第
２図は１グループ当りＮ個のエレメント６を有す
るグループがＭ個あるＭ×Ｎマトリクス構成のサ
ーマルヘツドの下部導体薄膜パターン９（エレメ
ント６よりの引出し線）である。この下部導体パ
ターン９の特徴はエレメント６に抵抗変化を与え
ない低温で硬化可能な低温硬化型の導体ペースト
を用いて形成し、且つクロスオーバー形成部を図
に示す如くＬ字形に形成したことである。加えて
グループ内のＮ個のエレメントの抵抗をすべて同
一にした。具体的には図示したr1，r2，r3は各エ
レメント毎にすべて異なつた抵抗を持つから、例
えばＮエレメント中１番目のエレメントに接続さ
れる導体抵抗をR1とするとR1＝r′1＋r′2＋r′3で表
わされ、Ｎ番目のエレメントに接続された導体の
抵抗をＲNとするとＲN＝r″1＋r″2＋r″3で表わされ
る。このR1とＲNの抵抗値の違いをセレクト端子
引出し線１０-1〜１０-Nの抵抗（１番目のエレメ
ントのセレクト線引出し線１０-1の抵抗をr′4，
Ｎ番目はr″4とする）を加えることによりR1＝r′1
＋r′2＋r′3＋R′4＝ＲN＝r″1＋r″2＋r″3＋r″4と
す
る。すなわちクロスオーバー部の抵抗値の違いを
セレクト線端子引出し線１０-1〜１０-Nにより補
正することによりすべてのエレメント６に接続さ
れる導体抵抗を同一にするのである。
バー部の構造の形成方法の工程説明図を示す。第
２図は１グループ当りＮ個のエレメント６を有す
るグループがＭ個あるＭ×Ｎマトリクス構成のサ
ーマルヘツドの下部導体薄膜パターン９（エレメ
ント６よりの引出し線）である。この下部導体パ
ターン９の特徴はエレメント６に抵抗変化を与え
ない低温で硬化可能な低温硬化型の導体ペースト
を用いて形成し、且つクロスオーバー形成部を図
に示す如くＬ字形に形成したことである。加えて
グループ内のＮ個のエレメントの抵抗をすべて同
一にした。具体的には図示したr1，r2，r3は各エ
レメント毎にすべて異なつた抵抗を持つから、例
えばＮエレメント中１番目のエレメントに接続さ
れる導体抵抗をR1とするとR1＝r′1＋r′2＋r′3で表
わされ、Ｎ番目のエレメントに接続された導体の
抵抗をＲNとするとＲN＝r″1＋r″2＋r″3で表わされ
る。このR1とＲNの抵抗値の違いをセレクト端子
引出し線１０-1〜１０-Nの抵抗（１番目のエレメ
ントのセレクト線引出し線１０-1の抵抗をr′4，
Ｎ番目はr″4とする）を加えることによりR1＝r′1
＋r′2＋r′3＋R′4＝ＲN＝r″1＋r″2＋r″3＋r″4と
す
る。すなわちクロスオーバー部の抵抗値の違いを
セレクト線端子引出し線１０-1〜１０-Nにより補
正することによりすべてのエレメント６に接続さ
れる導体抵抗を同一にするのである。
このように下部導体を形成したのち、第３図に
示す如くクロスオーバー形成のため、下部導体９
と上部導体とのコンクタト用の窓部１１を有する
絶縁層１２を形成する。この絶縁層１２は厚膜ペ
ーストを用いスクリーン印刷法により形成する。
厚膜ペーストはエレメント６に抵抗変化を与えな
い低温で硬化可能なペーストを用い、印刷は２度
行なう。これはピンホールを防止するためで１度
目の印刷は右下り斜線で示した部分で、このとき
窓部１１を形成する。この窓部１１の形状は短冊
状をなし印刷の容易な形状である。またこの窓部
１１は左下り斜めに形成されているが、これは下
部導体９との位置合わせのマージンを大きくとる
ためであつて垂直であつても差支えない。２度目
の印刷は左下り斜線を入れて示した部分が形成さ
れる。図に示したものは上部導体の印刷がなるべ
くフラツトな面へ印刷できるように窓部１１の段
差部を低くおさえ、かつ下部導体９と上部導体が
絶縁層１２を介して交差している部分のみが２度
印刷されるようなパターンにしたものを表わして
いる。（斜線が交差している部分が２度印刷され
ている部分）なお１度印刷だけの面と２度印刷さ
れた部分に段差が生ずるように思われるが、これ
は硬化方法を工夫することにより段差が上部導体
印刷に影響を与えない程度に整えることが可能で
ある。なお上部導体のビツチが広い場合には窓部
１１の段差があつても上部導体印刷に影響を与え
ないため１度目と同じパターンを２番目の印刷に
用いてもよい。またピンホールが全く発生しない
ペーストを使用する場合は１度印刷でも良い。
示す如くクロスオーバー形成のため、下部導体９
と上部導体とのコンクタト用の窓部１１を有する
絶縁層１２を形成する。この絶縁層１２は厚膜ペ
ーストを用いスクリーン印刷法により形成する。
厚膜ペーストはエレメント６に抵抗変化を与えな
い低温で硬化可能なペーストを用い、印刷は２度
行なう。これはピンホールを防止するためで１度
目の印刷は右下り斜線で示した部分で、このとき
窓部１１を形成する。この窓部１１の形状は短冊
状をなし印刷の容易な形状である。またこの窓部
１１は左下り斜めに形成されているが、これは下
部導体９との位置合わせのマージンを大きくとる
ためであつて垂直であつても差支えない。２度目
の印刷は左下り斜線を入れて示した部分が形成さ
れる。図に示したものは上部導体の印刷がなるべ
くフラツトな面へ印刷できるように窓部１１の段
差部を低くおさえ、かつ下部導体９と上部導体が
絶縁層１２を介して交差している部分のみが２度
印刷されるようなパターンにしたものを表わして
いる。（斜線が交差している部分が２度印刷され
ている部分）なお１度印刷だけの面と２度印刷さ
れた部分に段差が生ずるように思われるが、これ
は硬化方法を工夫することにより段差が上部導体
印刷に影響を与えない程度に整えることが可能で
ある。なお上部導体のビツチが広い場合には窓部
１１の段差があつても上部導体印刷に影響を与え
ないため１度目と同じパターンを２番目の印刷に
用いてもよい。またピンホールが全く発生しない
ペーストを使用する場合は１度印刷でも良い。
次に第４図に示す如く上部導体１３を形成す
る。この上部導体１３は前記下部導体９と同様に
エレメント６に抵抗変化を与えない低温で硬化可
能な導電性の厚膜ペーストを用い、直線状に形成
して、窓部１１において下部導体９と接続する。
なお上部導体１３は直線状であるため非常に印刷
し易く下部導体９との位置合わせも容易である。
またこの上部導体１３は厚膜ペースト硬化後、そ
の上にめつきあるいは半田デイツプ等により低抵
抗層が形成される。
る。この上部導体１３は前記下部導体９と同様に
エレメント６に抵抗変化を与えない低温で硬化可
能な導電性の厚膜ペーストを用い、直線状に形成
して、窓部１１において下部導体９と接続する。
なお上部導体１３は直線状であるため非常に印刷
し易く下部導体９との位置合わせも容易である。
またこの上部導体１３は厚膜ペースト硬化後、そ
の上にめつきあるいは半田デイツプ等により低抵
抗層が形成される。
第５図はクロスオーバー部の完成したところの
断面図を示したものであり、符号は基板、９は下
部導体、１２は絶縁層、１３は上部導体であり、
上部導体１３は厚膜１３ａとめつきあるいは半田
デイツプ等により形成された低抵抗層１３ｂとに
より構成されている。
断面図を示したものであり、符号は基板、９は下
部導体、１２は絶縁層、１３は上部導体であり、
上部導体１３は厚膜１３ａとめつきあるいは半田
デイツプ等により形成された低抵抗層１３ｂとに
より構成されている。
以上説明した如く本発明によれば、クロスオー
バー部形成に厚膜印刷法を用いることにより下部
導体と上部導体の接続が確実となり、また絶縁層
はピンホールの発生がなくなるため下部導体と上
部導体間のシヨートによる不良が皆無となる。ま
た厚膜上部導体上に低抵抗層を形成することによ
りクロスオーバー部上部導体の抵抗を無視できる
値とすることができるため高印字品質が得られ
る。また厚膜印刷法は量産性に優れているため本
発明のクロスオーバー部の構造はその形成工程が
短かく高歩留り高信頼性が得られる。さらに下部
導体のセレクト端子部への引出し線の抵抗を調整
することによりすべての下部導体抵抗を均一化す
ることによつて高印字品質を得ることが可能とな
る。
バー部形成に厚膜印刷法を用いることにより下部
導体と上部導体の接続が確実となり、また絶縁層
はピンホールの発生がなくなるため下部導体と上
部導体間のシヨートによる不良が皆無となる。ま
た厚膜上部導体上に低抵抗層を形成することによ
りクロスオーバー部上部導体の抵抗を無視できる
値とすることができるため高印字品質が得られ
る。また厚膜印刷法は量産性に優れているため本
発明のクロスオーバー部の構造はその形成工程が
短かく高歩留り高信頼性が得られる。さらに下部
導体のセレクト端子部への引出し線の抵抗を調整
することによりすべての下部導体抵抗を均一化す
ることによつて高印字品質を得ることが可能とな
る。
第１図はマトリクス駆動を行なうサーマルヘツ
ドの１例の説明図、第２図ないし第４図は本発明
にかかる実施例のサーマルヘツドにおけるクロス
オーバー部の構造の形成方法の工程を説明する説
明図、第５図は本発明によるサーマルヘツドにお
けるクロスオーバー部の構造の断面図である。 ６…発熱体エレメント、９…下部導体（エレメ
ントよりの引出し線）、１０…セレクト端子引出
し線、１１…窓、１２…絶縁層、１３…上部導
体、１３ａ…厚膜、１３ｂ…低抵抗層。
ドの１例の説明図、第２図ないし第４図は本発明
にかかる実施例のサーマルヘツドにおけるクロス
オーバー部の構造の形成方法の工程を説明する説
明図、第５図は本発明によるサーマルヘツドにお
けるクロスオーバー部の構造の断面図である。 ６…発熱体エレメント、９…下部導体（エレメ
ントよりの引出し線）、１０…セレクト端子引出
し線、１１…窓、１２…絶縁層、１３…上部導
体、１３ａ…厚膜、１３ｂ…低抵抗層。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板上に、列状配置された複数個の発熱
体エレメントと、該エレメントから該エレメント
の前記列状配置方向に対し直角方向に引出された
薄膜導体パターンと、該パターン上に絶縁層を介
し積層されて前記薄膜導体パターンに対し直角方
向に延びた複数の導体パターンからなるクロスオ
ーバー部とが少なくとも形成され、該クロスオー
バー部の前記導体パターンが前記絶縁層のスルー
ホールを介して前記薄膜導体パターンに接続し前
記発熱体エレメントへ選択的な通電を行なうサー
マルヘツドにおいて、 前記クロスオーバー部の前記導体パターンと前
記絶縁層を硬化温度が前記発熱体エレメントの抵
抗変化を与えない低温にて硬化可能な低温硬化型
の導体ペーストおよび絶縁体ペーストにて印刷形
成し、且つ該低温硬化型導体ペーストにて形成さ
れた導体パターン表面に低抵抗の金属層を被着し
たことを特徴とするサーマルヘツドにおけるクロ
スオーバー部の構造。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024212A JPS57138961A (en) | 1981-02-23 | 1981-02-23 | Crossover formation for thermal head |
| US06/351,284 US4446355A (en) | 1981-02-23 | 1982-02-22 | Crossover construction of thermal-head and method of manufacturing same |
| EP82300916A EP0059102B1 (en) | 1981-02-23 | 1982-02-23 | Crossover construction of thermal-head |
| DE8282300916T DE3270942D1 (en) | 1981-02-23 | 1982-02-23 | Crossover construction of thermal-head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024212A JPS57138961A (en) | 1981-02-23 | 1981-02-23 | Crossover formation for thermal head |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57138961A JPS57138961A (en) | 1982-08-27 |
| JPS6129276B2 true JPS6129276B2 (ja) | 1986-07-05 |
Family
ID=12131984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56024212A Granted JPS57138961A (en) | 1981-02-23 | 1981-02-23 | Crossover formation for thermal head |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4446355A (ja) |
| EP (1) | EP0059102B1 (ja) |
| JP (1) | JPS57138961A (ja) |
| DE (1) | DE3270942D1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3300104C1 (de) * | 1983-01-04 | 1983-12-15 | F & O Electronic Systems GmbH & Co, 6901 Neckarsteinach | Thermodruckplatine fuer eine Thermodruckvorrichtung |
| JP2506634B2 (ja) * | 1985-04-19 | 1996-06-12 | 松下電器産業株式会社 | 感熱記録ヘッド |
| US4809428A (en) * | 1987-12-10 | 1989-03-07 | Hewlett-Packard Company | Thin film device for an ink jet printhead and process for the manufacturing same |
| US4881087A (en) * | 1988-03-02 | 1989-11-14 | Dynamics Research Corporation | Printhead structure and method of fabrication |
| JPH03268952A (ja) * | 1990-03-19 | 1991-11-29 | Toshiba Corp | サーマルヘッド |
| KR100237679B1 (ko) * | 1995-12-30 | 2000-01-15 | 윤종용 | 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널 |
| US7304276B2 (en) * | 2001-06-21 | 2007-12-04 | Watlow Electric Manufacturing Company | Thick film heater integrated with low temperature components and method of making the same |
| DE102004033251B3 (de) | 2004-07-08 | 2006-03-09 | Vishay Bccomponents Beyschlag Gmbh | Schmelzsicherung für einem Chip |
| DE102008032509A1 (de) * | 2008-07-10 | 2010-01-14 | Epcos Ag | Heizungsvorrichtung und Verfahren zur Herstellung der Heizungsvorrichtung |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609294A (en) * | 1969-10-10 | 1971-09-28 | Ncr Co | Thermal printing head with thin film printing elements |
| US3736406A (en) * | 1972-06-21 | 1973-05-29 | Rca Corp | Thermographic print head and method of making same |
| US4031272A (en) * | 1975-05-09 | 1977-06-21 | Bell Telephone Laboratories, Incorporated | Hybrid integrated circuit including thick film resistors and thin film conductors and technique for fabrication thereof |
| US4017712A (en) * | 1975-12-08 | 1977-04-12 | Northern Electric Co | Thermal printing device |
| JPS53114072A (en) * | 1977-03-17 | 1978-10-05 | Oki Electric Ind Co Ltd | Multilayer circuit |
| DD130222A1 (de) * | 1977-04-01 | 1978-03-15 | Johann Kleineberg | Thermodruckkopf sowie verfahren zu seiner herstellung |
| US4099046A (en) * | 1977-04-11 | 1978-07-04 | Northern Telecom Limited | Thermal printing device |
| US4241103A (en) * | 1977-05-31 | 1980-12-23 | Nippon Electric Co., Ltd. | Method of manufacturing an integrated thermal printing head |
| JPS5953875B2 (ja) * | 1978-06-14 | 1984-12-27 | 株式会社東芝 | 感熱記録ヘツド |
-
1981
- 1981-02-23 JP JP56024212A patent/JPS57138961A/ja active Granted
-
1982
- 1982-02-22 US US06/351,284 patent/US4446355A/en not_active Expired - Fee Related
- 1982-02-23 EP EP82300916A patent/EP0059102B1/en not_active Expired
- 1982-02-23 DE DE8282300916T patent/DE3270942D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0059102B1 (en) | 1986-05-07 |
| EP0059102A2 (en) | 1982-09-01 |
| US4446355A (en) | 1984-05-01 |
| DE3270942D1 (en) | 1986-06-12 |
| EP0059102A3 (en) | 1983-09-14 |
| JPS57138961A (en) | 1982-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4259564A (en) | Integrated thermal printing head and method of manufacturing the same | |
| JPS6129276B2 (ja) | ||
| US4123647A (en) | Thermal head apparatus | |
| JPS5851830B2 (ja) | サ−マルヘツド | |
| JPH0363237B2 (ja) | ||
| JP3042682B2 (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JPS5934510B2 (ja) | サ−マルヘツド | |
| JPS6018920Y2 (ja) | サ−マルヘツド | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JPS625859A (ja) | サ−マルヘツドおよびその製造方法 | |
| JPH10138542A (ja) | サーマルヘッド | |
| JPS581578A (ja) | サ−マルヘツド | |
| JPS60189292A (ja) | 部品の取付方法及びその方法に使用される配線基板 | |
| JPS58158273A (ja) | サ−マルヘツド | |
| JPS5867475A (ja) | 多層配線回路 | |
| JPS58198A (ja) | ハイブリツドｉｃの製造方法 | |
| JPS5851832B2 (ja) | 熱記録ヘツド | |
| JPH02915Y2 (ja) | ||
| JPS58166070A (ja) | サ−マルヘツド | |
| JPS60199673A (ja) | 熱記録ヘツド | |
| JPS5982793A (ja) | 厚膜型多層配線基板およびその製造方法 | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPS61208804A (ja) | 多層配線基板の製造方法 | |
| JPS60112461A (ja) | サ−マルヘッド及びその製造方法 | |
| JPS6365601A (ja) | ネツトワ−ク抵抗の製造方法 |