JPS58158273A - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPS58158273A JPS58158273A JP4014682A JP4014682A JPS58158273A JP S58158273 A JPS58158273 A JP S58158273A JP 4014682 A JP4014682 A JP 4014682A JP 4014682 A JP4014682 A JP 4014682A JP S58158273 A JPS58158273 A JP S58158273A
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- circuit board
- heat generating
- electrode
- heating resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はファクシミリやプリンタ等の感熱記録装置に用
いられるサーマルヘッド；二関する。
いられるサーマルヘッド；二関する。
し発明の背景技術とその問題点〕
高速記録用サーマルヘッドの回路桝成例として第１図に
示すように一列に配列された発熱抵抗体３、ドライバ４
．シフトレジスタ５．第１層配線６とその一方を共通接
続した共通電極７．第２層配線１１１画信号駆動端子１
３からなる。ドライバ４とシフトレジスタ６はＩＣチッ
プ１２に集積されている。
示すように一列に配列された発熱抵抗体３、ドライバ４
．シフトレジスタ５．第１層配線６とその一方を共通接
続した共通電極７．第２層配線１１１画信号駆動端子１
３からなる。ドライバ４とシフトレジスタ６はＩＣチッ
プ１２に集積されている。
従来技術Ｃ＝おいては、前記素子および配線を次（二示
す方法で形成していた。すなわち、第２図に示すようＣ
ニグレーズガラス層２により平坦化されたアルミナセラ
ミック基板１上（二発熱抵抗体３とｔＩＩｉ１層配線６
および共通電極７が形成される。この発熱抵体３上には
耐摩耗！Ｐ４８が形成される。
す方法で形成していた。すなわち、第２図に示すようＣ
ニグレーズガラス層２により平坦化されたアルミナセラ
ミック基板１上（二発熱抵抗体３とｔＩＩｉ１層配線６
および共通電極７が形成される。この発熱抵体３上には
耐摩耗！Ｐ４８が形成される。
次に絶縁層９として大面積に遍し九絶縁物たとえばポリ
イミド樹脂を用いて絶縁する。
イミド樹脂を用いて絶縁する。
次）ニホトエッチング技術Ｃ二よりポリイミド樹脂のエ
ツチングを行ないスルーホールＬｏｔ−Ｒｆｆ、第２層
配線１１を形成する。しかるのちに、ＩＣチップ１２を
ワイヤボンディングで接続する。
ツチングを行ないスルーホールＬｏｔ−Ｒｆｆ、第２層
配線１１を形成する。しかるのちに、ＩＣチップ１２を
ワイヤボンディングで接続する。
このような従来技術の欠点は、第１層配線と第２層配線
の接続点数は膨大であり、また、大面積にピンホールな
く絶縁層を形成して第２層配線を形成する丸めに工数の
増加と歩留り低下の原因となっていた。
の接続点数は膨大であり、また、大面積にピンホールな
く絶縁層を形成して第２層配線を形成する丸めに工数の
増加と歩留り低下の原因となっていた。
本発明の目的は上記従来技術の欠点をなくし、工数低減
と歩留り向上とを考慮し九サーマルヘッドを提供するに
ある。
と歩留り向上とを考慮し九サーマルヘッドを提供するに
ある。
［発明の概要〕
発熱抵抗体基板；二半導体素子を実装した回路基板を立
てるように配列し、接続することを特徴とする。
てるように配列し、接続することを特徴とする。
［発明の効果〕
本発明においては発熱抵抗体と１層配線だけで形成する
ために絶縁層、スルーホール、第２層配線の形成工程中
第１層配線と第２層配線の接続点は必要なくなる。し九
がって工数の低減化とより高度の歩留りおよび信頼性が
実現できる。
ために絶縁層、スルーホール、第２層配線の形成工程中
第１層配線と第２層配線の接続点は必要なくなる。し九
がって工数の低減化とより高度の歩留りおよび信頼性が
実現できる。
以下、本発明の一実施例１：ついて第３図〜第７図の図
面とともに詳細１＝説明する。第３図は本発明に用いた
回路基板の構造を示す図であり、第３図（二おいて、１
４はセラミック基板、１５は発熱抵抗体Ｃ二直列Ｃ二接
続されるドライバ導体、１６は画信号駆動導体、１７ａ
はドライバ導体１５に接続された接続用の電極、１７ｂ
は画信号駆動導体１６セ！Ｉｌ続された接続用の電極で
、電極１７Ｂ 、 １７ｂはバンプ状にメタライズと半
田コートがなされている。
面とともに詳細１＝説明する。第３図は本発明に用いた
回路基板の構造を示す図であり、第３図（二おいて、１
４はセラミック基板、１５は発熱抵抗体Ｃ二直列Ｃ二接
続されるドライバ導体、１６は画信号駆動導体、１７ａ
はドライバ導体１５に接続された接続用の電極、１７ｂ
は画信号駆動導体１６セ！Ｉｌ続された接続用の電極で
、電極１７Ｂ 、 １７ｂはバンプ状にメタライズと半
田コートがなされている。
１２はドライバとシフトレジスタを集積したＩＣチップ
であるｏＸＣチップ１２とドライバ導体１５および画信
号駆動導体１６はワイヤボンディングで接続されており
、ワイヤボンディング後外的機械力に弱いボンディング
ワイヤ等に対する機械的保護の目的や、湿度雰囲気Ｃ二
弱いＩＣ等の電気特性Ｃ；対する耐湿保護の目的として
、必要に広してたとえば金属キャツプシールヤシリコー
ンレジン等樹脂のコーティングを施すと効果がある。
であるｏＸＣチップ１２とドライバ導体１５および画信
号駆動導体１６はワイヤボンディングで接続されており
、ワイヤボンディング後外的機械力に弱いボンディング
ワイヤ等に対する機械的保護の目的や、湿度雰囲気Ｃ二
弱いＩＣ等の電気特性Ｃ；対する耐湿保護の目的として
、必要に広してたとえば金属キャツプシールヤシリコー
ンレジン等樹脂のコーティングを施すと効果がある。
ドライバ導体１５と画信号駆動導体１６は厚膜法で、導
体ペーストが印刷、焼成されている。この際、必要に応
じて薄膜法で形成すること４可能である。
体ペーストが印刷、焼成されている。この際、必要に応
じて薄膜法で形成すること４可能である。
第４図は本発明の一実施例を示す図であり、第５図はそ
の製造工程を示す発熱抵抗体基板の図であって、ｌはア
ルミナセランツク基板で、グレーズガラス層が形成され
ている。グレーズガラス層の上１ニタンタル化合物をス
パッタ等により被着し、Ｃ１−Ｐｂ −Ａｕ の３層蒸
着膜を蒸着後Ｃニホトエッチング技術により一列に配列
された発熱抵抗体３、共通電極７、リード電極１８、画
信号駆動端子１３を形成する。
の製造工程を示す発熱抵抗体基板の図であって、ｌはア
ルミナセランツク基板で、グレーズガラス層が形成され
ている。グレーズガラス層の上１ニタンタル化合物をス
パッタ等により被着し、Ｃ１−Ｐｂ −Ａｕ の３層蒸
着膜を蒸着後Ｃニホトエッチング技術により一列に配列
された発熱抵抗体３、共通電極７、リード電極１８、画
信号駆動端子１３を形成する。
次にスパッタによって耐摩耗膜８を発熱抵抗体３上に被
着し、リード電極１８と画信号駆動端子１３ 各：Ｎｉ
、Ｃｕ 、半田を順次部分メッキして接続電極１９ｍお
よび接続電極１９ｂ形成することにより発熱抵抗体基板
が構成される。次に前記回路基板を前記発熱抵抗体基（
二立てるように設置し、前記回路基板のドライバ導体１
５と前記発熱抵抗体基板のリード電極１８．前記回路基
板の画信号駆動導体１６と前記発熱抵抗体基板の画信号
駆動端子１３とが各々接続で惠るように前記回路基板の
電極１７ａと前記発熱抵抗体基板の接続電極１９ａ１前
配回路基板の電極１７ｂと前記発熱抵抗体基板の接続電
極１９ｂの位置合せと接続部（＝フラックスの塗布を行
ない、加熱炉で半田を再溶融させることＣ二よって一括
接続する。
着し、リード電極１８と画信号駆動端子１３ 各：Ｎｉ
、Ｃｕ 、半田を順次部分メッキして接続電極１９ｍお
よび接続電極１９ｂ形成することにより発熱抵抗体基板
が構成される。次に前記回路基板を前記発熱抵抗体基（
二立てるように設置し、前記回路基板のドライバ導体１
５と前記発熱抵抗体基板のリード電極１８．前記回路基
板の画信号駆動導体１６と前記発熱抵抗体基板の画信号
駆動端子１３とが各々接続で惠るように前記回路基板の
電極１７ａと前記発熱抵抗体基板の接続電極１９ａ１前
配回路基板の電極１７ｂと前記発熱抵抗体基板の接続電
極１９ｂの位置合せと接続部（＝フラックスの塗布を行
ない、加熱炉で半田を再溶融させることＣ二よって一括
接続する。
これによ妙回路的（二は第１図に示すようなサーマルヘ
ッドが構成される。
ッドが構成される。
なお、回路基板Ｃ：は半導体素子数が発熱抵抗体素子数
以上有するよう（ニブロック単位で実装されており、不
良が発生したらワイアボンディングの接続やりな訃しに
よシ置き換えることが出来る。
以上有するよう（ニブロック単位で実装されており、不
良が発生したらワイアボンディングの接続やりな訃しに
よシ置き換えることが出来る。
回路基板は複数個等間隔で配列して接続する。
前記実施例はドライバとシフトレジスタを集積したＩＣ
チップを実装し九回路基板を用い九が、駆動回路、記憶
回路、論理回路のいずれか二つ以上の機能を有する能動
素子プレイたとえばサイリスタとダイオードや抵抗体を
集積したＩＣチップを実装した回路基板を用いても同様
な効果がある。
チップを実装し九回路基板を用い九が、駆動回路、記憶
回路、論理回路のいずれか二つ以上の機能を有する能動
素子プレイたとえばサイリスタとダイオードや抵抗体を
集積したＩＣチップを実装した回路基板を用いても同様
な効果がある。
また、第６図に示すような一般的なサーマルヘッドに第
７図（二示すような一方向性素子アレイを実装した回路
基板を用いても同様な効果がある。
７図（二示すような一方向性素子アレイを実装した回路
基板を用いても同様な効果がある。
第６図は一般的なサーマルヘッドの回路構成図であって
、−列に配列された発熱抵抗体３とダイオード２０、第
１層配線６とマトリックス状に配線される第２層配線１
１および発熱抵抗体３に接続される導体の一方を共通接
続し丸共通電極７、マトリックス配線部よ）引き出され
る信号電極２１かうなる。
、−列に配列された発熱抵抗体３とダイオード２０、第
１層配線６とマトリックス状に配線される第２層配線１
１および発熱抵抗体３に接続される導体の一方を共通接
続し丸共通電極７、マトリックス配線部よ）引き出され
る信号電極２１かうなる。
第７図はダイオードアレイチップを実装し九回路基板で
あって、セラきツク基板１４（二厚膜法で形成され九接
続導体２２（；ダイオードアレイチップ２３がワイヤボ
ンディングにより実装されている０１７は接続用の電極
である。
あって、セラきツク基板１４（二厚膜法で形成され九接
続導体２２（；ダイオードアレイチップ２３がワイヤボ
ンディングにより実装されている０１７は接続用の電極
である。
なお、以上ｌＩ施例では薄膜法Ｃ二よる一列（二配列さ
れ先発熱抵抗体と１層配線を有するサーマルヘッドで述
べたが、厚膜法で形成しても可能であり、まだ、発熱抵
抗体のパターンは任意であって、たとえばドツト状の発
熱抵抗体を日の字形（＝配列するように形成したサーマ
ルヘッドにも適用可能である。
れ先発熱抵抗体と１層配線を有するサーマルヘッドで述
べたが、厚膜法で形成しても可能であり、まだ、発熱抵
抗体のパターンは任意であって、たとえばドツト状の発
熱抵抗体を日の字形（＝配列するように形成したサーマ
ルヘッドにも適用可能である。
第８図は本発明の変形例を示す図である。第８図におい
て、２４は絶縁フィルムで、九とえばポリイミドフィル
ム、１５はドライバ導体および１６は画信号駆動導体で
あり、たとえばＣｕ箔＋ １７ａ＋１７ｂは接続用の電
極である。１２はＩＣチップであや、図示していないが
エポキシ樹脂轡で保護を行ないフィルム回路基板を構成
している。
て、２４は絶縁フィルムで、九とえばポリイミドフィル
ム、１５はドライバ導体および１６は画信号駆動導体で
あり、たとえばＣｕ箔＋ １７ａ＋１７ｂは接続用の電
極である。１２はＩＣチップであや、図示していないが
エポキシ樹脂轡で保護を行ないフィルム回路基板を構成
している。
すなわち、前記フィルム回路基板を第８図に示すように
接続することでプラテンローラーに接触しないようｔ：
発熱抵抗体基板から回路基板までの寸法を長くする必要
がなく、発熱抵抗体基板の寸法を小さくすることができ
る丸め、発熱抵抗体基板の生産性も向上し、価格的Ｃ二
有利となる。
接続することでプラテンローラーに接触しないようｔ：
発熱抵抗体基板から回路基板までの寸法を長くする必要
がなく、発熱抵抗体基板の寸法を小さくすることができ
る丸め、発熱抵抗体基板の生産性も向上し、価格的Ｃ二
有利となる。
ｔＪＩｃ１図はサーマルヘッドの一回路例を示す回路図
、８２図は従来例のサーマルヘッドの断面図、第３図は
本発明の一実施例に用いた回路基板の斜視図、１１４図
は本発明の一実施例のサーマルヘッドの断面図、第５図
は本発明の一実施例を説明するための発熱抵抗体基板の
平面図、第６図は実施能様を示すサーマルヘッドの回路
図、第７図は実施能様を示す回路基板の平面図である。 第８＠は変形例を示すサーマルヘッドの平面図である。 ｌ・・・アルミナセライック基板 ２・・・グレーズガラス層 ３・・・発熱抵抗体 ６・・・第１層導体７・・・
第２層導体 １２・・・ＩＣチップ１４・・・セラ
ミック基板 １シ・・ドライバ導体１６・・・画信号駆
動導体 １７ａ、１７ｂ・・・電極１Ｂ・・・リード電
極 １９ｓ １９ｂ・・・接続電極２３・・・ダイ
オードプレイチップ ２４・・・絶縁フィルム （７３１７） 代理人弁珊士 則近憲佑（ほか１名）
第１図 ９＄３ 図 第５図
、８２図は従来例のサーマルヘッドの断面図、第３図は
本発明の一実施例に用いた回路基板の斜視図、１１４図
は本発明の一実施例のサーマルヘッドの断面図、第５図
は本発明の一実施例を説明するための発熱抵抗体基板の
平面図、第６図は実施能様を示すサーマルヘッドの回路
図、第７図は実施能様を示す回路基板の平面図である。 第８＠は変形例を示すサーマルヘッドの平面図である。 ｌ・・・アルミナセライック基板 ２・・・グレーズガラス層 ３・・・発熱抵抗体 ６・・・第１層導体７・・・
第２層導体 １２・・・ＩＣチップ１４・・・セラ
ミック基板 １シ・・ドライバ導体１６・・・画信号駆
動導体 １７ａ、１７ｂ・・・電極１Ｂ・・・リード電
極 １９ｓ １９ｂ・・・接続電極２３・・・ダイ
オードプレイチップ ２４・・・絶縁フィルム （７３１７） 代理人弁珊士 則近憲佑（ほか１名）
第１図 ９＄３ 図 第５図
Claims (4)
- （１） 半導体素子を実装した回路基板の接続端子ケ
この回路基板の一端面に一直線状（＝導出した回路基板
と、絶縁基板上に複数個配列された発熱抵抗体と前記発
熱抵抗体に接続される一直線状に接続電極を設けたリー
ド線を形成した発熱抵抗体基板があり、前記回路基板を
前記発熱抵抗体基板に接続することを特徴としたサーマ
ルヘッド。 - （２）半導体素子を実装した回路基板の素子数は少なく
とも発熱抵抗体素子数以上を有し、前記発熱抵抗体素子
をブロック単位として分担、駆動するように発熱抵抗体
基板上に前記回路基板を等間隔に立てて設けた特許請求
の範囲ｔＪｘ項記載のサーマルヘッド。 - （３）半導体素子が駆動回路、記憶回路のいずれかある
いは二つ以上の機能を有する能動素子アレイである特許
請求の範囲第１項または第２項記載のサーマルヘッド。 - （４） 半導体素子が一方向性素子アレイである特許
請求の範囲第１項または第２項記載のサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014682A JPS58158273A (ja) | 1982-03-16 | 1982-03-16 | サ−マルヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4014682A JPS58158273A (ja) | 1982-03-16 | 1982-03-16 | サ−マルヘツド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58158273A true JPS58158273A (ja) | 1983-09-20 |
Family
ID=12572627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4014682A Pending JPS58158273A (ja) | 1982-03-16 | 1982-03-16 | サ−マルヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158273A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180852A (ja) * | 1984-02-28 | 1985-09-14 | Kyocera Corp | 熱印刷装置 |
-
1982
- 1982-03-16 JP JP4014682A patent/JPS58158273A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180852A (ja) * | 1984-02-28 | 1985-09-14 | Kyocera Corp | 熱印刷装置 |
| JPH0582306B2 (ja) * | 1984-02-28 | 1993-11-18 | Kyocera Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| US5097271A (en) | High resolution thermal printing device | |
| US4959510A (en) | Printed circuit board | |
| JPS58158273A (ja) | サ−マルヘツド | |
| JPS63179764A (ja) | 感熱記録ヘツド | |
| JPS5851830B2 (ja) | サ−マルヘツド | |
| JPS59229850A (ja) | 半導体装置 | |
| JPH0617239U (ja) | ハイブリッドｉｃ用集合基板 | |
| JPS6225067A (ja) | サ−マルヘツドの電極形成方法 | |
| JPS62211157A (ja) | 高密度ｉｃ搭載形サ−マルヘツド | |
| US4990935A (en) | Thermal head | |
| JPH06278313A (ja) | 画像装置 | |
| JP3867875B2 (ja) | 半導体装置 | |
| JPH10138542A (ja) | サーマルヘッド | |
| JPH01132147A (ja) | 半導体装置 | |
| JP2539360B2 (ja) | 液晶表示装置 | |
| JPS6027101A (ja) | 多連チツプ抵抗器 | |
| JPS6217251Y2 (ja) | ||
| JPS5845974A (ja) | サ−マルヘツド | |
| JP2001191572A (ja) | サーマルヘッド | |
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
| JPS62191161A (ja) | 感熱記録ヘツド | |
| JPS6211295A (ja) | 電子部品の実装方法 | |
| JPH0223031B2 (ja) | ||
| JP2771301B2 (ja) | Ｔａｂリード型半導体装置 |