JPS6027101A - 多連チツプ抵抗器 - Google Patents
多連チツプ抵抗器Info
- Publication number
- JPS6027101A JPS6027101A JP58134633A JP13463383A JPS6027101A JP S6027101 A JPS6027101 A JP S6027101A JP 58134633 A JP58134633 A JP 58134633A JP 13463383 A JP13463383 A JP 13463383A JP S6027101 A JPS6027101 A JP S6027101A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- chip resistor
- base
- resistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は多連チップ抵抗器に係り、特に、複数の抵抗
体を絶縁間隔を設定して併設したチップ抵抗器の電極構
造に関する。
体を絶縁間隔を設定して併設したチップ抵抗器の電極構
造に関する。
従来、チップ抵抗器は１つの載体に一対の対向する電極
を形成し、これら電極間に単体の抵抗体を形成している
。このようなチップ抵抗器は配線）占板上の実装面積を
小゛さくできる点で優れているが、複数のチップ抵抗器
を隣接配置する場合は、それ、ぞれの間に絶縁間隔を設
定し°（半田イ１］けするため、比較的大きな実装スペ
ースを必要とする。
を形成し、これら電極間に単体の抵抗体を形成している
。このようなチップ抵抗器は配線）占板上の実装面積を
小゛さくできる点で優れているが、複数のチップ抵抗器
を隣接配置する場合は、それ、ぞれの間に絶縁間隔を設
定し°（半田イ１］けするため、比較的大きな実装スペ
ースを必要とする。
そ（で、隣接配置される複数の抵抗器について、共通の
基体上に予め複数の抵抗体として形成し、配線基板上の
実装面積を削減した多連チップ抵抗器を提案した。
基体上に予め複数の抵抗体として形成し、配線基板上の
実装面積を削減した多連チップ抵抗器を提案した。
しかしながら、この種の多連チップ抵抗器は単体のチッ
プ抵抗器と同様に配線基板上にフェイスボンディングし
て実装することから、半田付けによる接続の信頼性が高
いことが要求される。
プ抵抗器と同様に配線基板上にフェイスボンディングし
て実装することから、半田付けによる接続の信頼性が高
いことが要求される。
この発明は、配線基板上への半田付は等、電気的接続の
信頼性を向上させた多連チップ抵抗器の提供を目的とす
る。
信頼性を向上させた多連チップ抵抗器の提供を目的とす
る。
この発明は、基体表面に対向する複数の電極を形成し、
これら電極間毎に電極間に跨ゲζ抵抗体を形成するとと
もに、前記電極と一体に基体側壁部に電極部を形成した
ことを特徴とする。
これら電極間毎に電極間に跨ゲζ抵抗体を形成するとと
もに、前記電極と一体に基体側壁部に電極部を形成した
ことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図はこの発明の多連チップ抵抗器の実施例を示して
いる。図において、セラミック等の絶縁体で形成された
基体２の表面には、一定の間隔をおいて対向する複数組
の電極４Ａ、４Ｂを絶縁間ｐ、ｔ３を設定して形成する
。この電極４Ａ、４Ｂ間には、個別に複数の抵抗体６を
焼成した後にその表面にガラスコ−１・を施し、レーザ
ートリミングによって目的抵抗値に抵抗体６を調整した
後、図示し７ていない保護皮膜が施される。
いる。図において、セラミック等の絶縁体で形成された
基体２の表面には、一定の間隔をおいて対向する複数組
の電極４Ａ、４Ｂを絶縁間ｐ、ｔ３を設定して形成する
。この電極４Ａ、４Ｂ間には、個別に複数の抵抗体６を
焼成した後にその表面にガラスコ−１・を施し、レーザ
ートリミングによって目的抵抗値に抵抗体６を調整した
後、図示し７ていない保護皮膜が施される。
そしζ、基体２の側壁部には、電極４Ａ、４Ｂに対応す
る横電極８Ａ、８Ｂが印刷等の手段で形成される。即ち
、共通基体よりスクライブラインに沿って多連チップ抵
抗器１０を切ｖＪｉＬｋ後、第２図に示すように、側壁
部を上にして一定の間隔で保持した複数の多連チップ抵
抗器１０の側壁部に、横電極８Ａ、８Ｂの幅にスリン１
１２を形成したスクリーン１３を配置し、その上から回
転するｌコーラ１４にベースト状の電極材料１５を付着
さ一１′ご回転し、そのローラ１４からペースト状電極
祠料１５を基体２の側壁部に押しく＝Ｊけて横電極８Ａ
又は８Ｂを印刷する。
る横電極８Ａ、８Ｂが印刷等の手段で形成される。即ち
、共通基体よりスクライブラインに沿って多連チップ抵
抗器１０を切ｖＪｉＬｋ後、第２図に示すように、側壁
部を上にして一定の間隔で保持した複数の多連チップ抵
抗器１０の側壁部に、横電極８Ａ、８Ｂの幅にスリン１
１２を形成したスクリーン１３を配置し、その上から回
転するｌコーラ１４にベースト状の電極材料１５を付着
さ一１′ご回転し、そのローラ１４からペースト状電極
祠料１５を基体２の側壁部に押しく＝Ｊけて横電極８Ａ
又は８Ｂを印刷する。
次に、電極４Δ、４ Ｔ３及び横電極８Ａ、８Ｂの表面
に半田イζＪり可能な導電性金属を鍍金する。
に半田イζＪり可能な導電性金属を鍍金する。
このように横電極８Ａ、８Ｂを形成すれば、基体２の表
面の電極４Ａ、４Ｂに加えて横電極８Ａ、８Ｂが加わり
、半田付は面積が増加するため、配線基板の導体に対す
る電気的接続の信頼性を向上させることができる。
面の電極４Ａ、４Ｂに加えて横電極８Ａ、８Ｂが加わり
、半田付は面積が増加するため、配線基板の導体に対す
る電気的接続の信頼性を向上させることができる。
第３図はこの発明の多連チップ抵抗器の他の実施例を示
し、前記実施例の多連チップ抵抗器と同一部分には同一
符号が付しである。この多連チップ抵抗器は、隣接する
電極４Ａ、４Ａ間及び電極４Ｂ、４Ｂ間に露出する基体
２の側壁部に半円形の四部１６を設けて横電極８Ａ、８
Ｂを形成したものである。
し、前記実施例の多連チップ抵抗器と同一部分には同一
符号が付しである。この多連チップ抵抗器は、隣接する
電極４Ａ、４Ａ間及び電極４Ｂ、４Ｂ間に露出する基体
２の側壁部に半円形の四部１６を設けて横電極８Ａ、８
Ｂを形成したものである。
この多連チ・ノブ抵抗器の製造方法を説明すると、第４
図（Ａ）に示すように、基体２のスクライブライン１７
の形成と同時に、透孔１８を形成する。
図（Ａ）に示すように、基体２のスクライブライン１７
の形成と同時に、透孔１８を形成する。
次に、第４図（Ｂ）に示すように、この基体２の表面に
電極４Ａ、４Ｂを形成し、第４図（Ｃ）に示すように、
基体２の表面に電極４Ａ、４Ｂ間に跨る抵抗体６を形成
する。そして、その表面にガラスコートを施してレーザ
ートリミングして抵抗値を調整した後、側壁側のブレー
キングラインに沿ってブレーキングする。このとき、透
孔１８は一二分されて半円形の凹部１６に成る。そして
、抵抗体６の表面部を被う保護皮膜を形成する。
電極４Ａ、４Ｂを形成し、第４図（Ｃ）に示すように、
基体２の表面に電極４Ａ、４Ｂ間に跨る抵抗体６を形成
する。そして、その表面にガラスコートを施してレーザ
ートリミングして抵抗値を調整した後、側壁側のブレー
キングラインに沿ってブレーキングする。このとき、透
孔１８は一二分されて半円形の凹部１６に成る。そして
、抵抗体６の表面部を被う保護皮膜を形成する。
次に、第５図に示すように、ブレーキングされた多連チ
ップ抵抗器２ｏを矢印ａ、ｂの方向に回転するガイド°
ローラ２２と転写１：Ｊ−ラ２４との間に１１１１人し
、多連チップ抵抗器２ｏを矢印Ｃの方向に移送させ、四
部１６間の側壁部に横電極８Ａ、８Ｂを印刷する。この
場合、転写ローラ２４には矢印ｄ方向に回転する補助ロ
ーラ２６が当接され、ペースト状電極祠料１５がこの補
助ローラ２６がら転二り“ローラ２４に供給されている
。
ップ抵抗器２ｏを矢印ａ、ｂの方向に回転するガイド°
ローラ２２と転写１：Ｊ−ラ２４との間に１１１１人し
、多連チップ抵抗器２ｏを矢印Ｃの方向に移送させ、四
部１６間の側壁部に横電極８Ａ、８Ｂを印刷する。この
場合、転写ローラ２４には矢印ｄ方向に回転する補助ロ
ーラ２６が当接され、ペースト状電極祠料１５がこの補
助ローラ２６がら転二り“ローラ２４に供給されている
。
このよ・）に四部１６を形成して横電極８Ａ、８Ｂを形
成すれば、前記実施例の場合に比較し、形成位置のずれ
等の不都合がなく、容易に印刷、形成することができる
。
成すれば、前記実施例の場合に比較し、形成位置のずれ
等の不都合がなく、容易に印刷、形成することができる
。
また、多連チップ抵抗器２ｏによれば、電極４Ａ。
４［３間に四部１６が形成されζいるので、半Ｕ］ブリ
ッジの発生や不純物の何着によって電気的に短絡される
のを防止でき、接続の信頼性を高めることができる。
ッジの発生や不純物の何着によって電気的に短絡される
のを防止でき、接続の信頼性を高めることができる。
なお、第６図に示すように、電極４Δ、４Ｂの側壁部を
ベースト状電極祠料１５中に浸し、所定部分にペース（
・伏型極材料Ｉ５を付着することで形成しても、同様の
効果が期待できる。
ベースト状電極祠料１５中に浸し、所定部分にペース（
・伏型極材料Ｉ５を付着することで形成しても、同様の
効果が期待できる。
以上説明したようにこの発明によれば、基体表面の電極
に対応した電極部を基体の側壁部にも形成したので、半
田付けが容易になるとともに、接続の信頼性を向上させ
ることができる。
に対応した電極部を基体の側壁部にも形成したので、半
田付けが容易になるとともに、接続の信頼性を向上させ
ることができる。
【図面の簡単な説明】
第１図はこの発明の多連チップ抵抗器の実施例を示す斜
視図、第２図は横電極の形成方法を示す説明図、第３図
はこの発明の多連チップ抵抗器の他の実施例を示す斜視
図、第４図及び第５ ＢＶＩはこの発明の多連チップ抵
抗器の製造方法を示す説明図、第６図ば横電極の他の形
成方法を示す説明図である。 ２・・・も（体、４Ａ、４Ｂ・・・電極、６・・・抵抗
体、８Ａ、８Ｂ・・・電極部とし゛この横電極、ｌ０１
２０・・・多連チップ抵抗器。
視図、第２図は横電極の形成方法を示す説明図、第３図
はこの発明の多連チップ抵抗器の他の実施例を示す斜視
図、第４図及び第５ ＢＶＩはこの発明の多連チップ抵
抗器の製造方法を示す説明図、第６図ば横電極の他の形
成方法を示す説明図である。 ２・・・も（体、４Ａ、４Ｂ・・・電極、６・・・抵抗
体、８Ａ、８Ｂ・・・電極部とし゛この横電極、ｌ０１
２０・・・多連チップ抵抗器。
Claims (1)
- 基体表面に対向する複数の電極を形成し、これら電極間
毎に電極間に跨って抵抗体を形成するとともに、前記電
極と一体に基体側壁部に電極部を形成したことを特徴と
する多連チップ抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134633A JPS6027101A (ja) | 1983-07-22 | 1983-07-22 | 多連チツプ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134633A JPS6027101A (ja) | 1983-07-22 | 1983-07-22 | 多連チツプ抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6027101A true JPS6027101A (ja) | 1985-02-12 |
Family
ID=15132929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58134633A Pending JPS6027101A (ja) | 1983-07-22 | 1983-07-22 | 多連チツプ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027101A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61142402U (ja) * | 1985-02-23 | 1986-09-03 | ||
| JPS61186208U (ja) * | 1985-05-10 | 1986-11-20 | ||
| JPS6315005U (ja) * | 1986-07-15 | 1988-02-01 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54155453A (en) * | 1978-05-29 | 1979-12-07 | Tdk Electronics Co Ltd | Chippshaped resistance array part |
-
1983
- 1983-07-22 JP JP58134633A patent/JPS6027101A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54155453A (en) * | 1978-05-29 | 1979-12-07 | Tdk Electronics Co Ltd | Chippshaped resistance array part |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61142402U (ja) * | 1985-02-23 | 1986-09-03 | ||
| JPS61186208U (ja) * | 1985-05-10 | 1986-11-20 | ||
| JPS6315005U (ja) * | 1986-07-15 | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5683566A (en) | Method of manufacting an SMD resistor | |
| JPS6027101A (ja) | 多連チツプ抵抗器 | |
| JP3167968B2 (ja) | チップ抵抗器の製造方法 | |
| JPS61268090A (ja) | 印刷配線板 | |
| JP2528326B2 (ja) | 回路基板に対するコンデンサの取付方法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JP2939425B2 (ja) | 表面実装型抵抗器とその製造方法 | |
| JP3659432B2 (ja) | 電子部品の製造方法 | |
| JPH0249651Y2 (ja) | ||
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPS6235209Y2 (ja) | ||
| JPH0636601Y2 (ja) | 回路基板 | |
| JPH0239401A (ja) | チップ抵抗器 | |
| JPH02207501A (ja) | 電子部品における電極膜の形成方法 | |
| JPH01208874A (ja) | Ｌｅｄヘッド | |
| JPH066002A (ja) | プリント配線板 | |
| JPS58158273A (ja) | サ−マルヘツド | |
| JPS62108413A (ja) | ジヤンパ−チツプの製造方法 | |
| JPH0312953A (ja) | セラミック基板及び半導体装置の製造方法 | |
| JPS59951A (ja) | チツプキヤリア搭載基板の２層配線構造 | |
| JPH10173080A (ja) | 回路基板装置 | |
| JPS63241981A (ja) | 厚膜回路金属基板 | |
| JPH06120638A (ja) | 厚膜印刷基板 | |
| JPH02134896A (ja) | 半導体装置の実装方法 | |
| JPH10163011A (ja) | 多連抵抗部品 |