JP3659432B2

JP3659432B2 - 電子部品の製造方法

Info

Publication number: JP3659432B2
Application number: JP34143595A
Authority: JP
Inventors: 誠一郎奥田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1995-12-27
Filing date: 1995-12-27
Publication date: 2005-06-15
Anticipated expiration: 2015-12-27
Also published as: JPH09180904A

Description

【０００１】
【発明が属する技術分野】
本発明は、多連チップ抵抗器、多連コンデンサ素子など、多連コイル素子など、絶縁基板の端面に、端子電極が並設されている電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
電子部品である多連チップ抵抗器は、絶縁基板の対向する両端に複数対の端子電極が形成されており、その対向しあう端子電極間に抵抗体膜が形成されている。
【０００３】
特に、製造方法の簡略化のために、端子電極は、絶縁基板の端面から一段凹んだ凹部を形成し、この凹部内に端子電極が配置していた。即ち、絶縁基板が複数抽出できる大型基板を用いて作業を単純化するためである。詳しくは、絶縁基板の端面に形成される端子電極を、大型基板を分割せずに形成するものであり、例えば、絶縁基板の領域に区画する縦横の分割溝が形成され、且つ分割溝を跨いで隣接しあう２つの領域に共通な端子電極となる貫通穴（端子電極形成用貫通穴）を形成した大型基板を形成する。次に、端子電極となる導体膜を、大型基板の分割溝に形成された端子電極形成用貫通穴の開口から導電性ペーストの印刷によって導体膜を付着し、焼きつけ、製造工程の最終段階で分割処理を行うものである。
【０００４】
尚、端子電極形成用貫通穴の内壁に導電性ペーストによって導体膜を付着形成する場合には、導電性ペーストの自重によって、または印刷方向と反対側から減圧しながら印刷して、強制的に貫通穴の内壁に導体膜を付着する。
【０００５】
従って、端子電極形成用貫通穴の内壁に付着・形成された導体膜は、分割溝にそって分割されると、絶縁基板の端面には、厚み方向に開口を有する凹部が形成されることになり、この凹部の内壁に端子電極となる導体膜が残存することになる。
【０００６】
【発明が解決しようとする課題】
しかし、上述の端子電極の形成に置いて、従来より隣接する端子電極間との短絡が問題となっていた。即ち、貫通穴の開口側から導電性ペーストの印刷によって貫通穴の内壁に導体膜を付着させる場合に、分割溝にも導電性ペーストが印刷されしまい、分割溝内に侵入した導電性ペーストが、分割溝をつたって、隣接する端子電極形成用貫通穴にまで到達してしまう。このように到達した導体は、分割処理しても絶縁基板の稜線部分に残存することになり、短絡現象を引き起こすことになる。
【０００７】
このような現象を防止するためには、貫通穴の内壁に導電性ペーストを印刷する際に、印刷パターンを考慮して、例えば、各貫通穴の内壁面の各領域側の一部のみに導体膜が付着されるような印刷パターンを採用して、分割溝には導電性ペーストが印刷されないようにしていた。
【０００８】
しかし、印刷パターンのズレを考慮した場合には、貫通穴の導体膜の付着幅を一層狭くして付着した導体膜から分割溝までの間隔に余裕を持たせる必要がある。
【０００９】
このような構造の多連チップ抵抗器をプリント配線基板上に半田接合させる場合には、端子電極との半田の接合部分が減少してしまい、接合の信頼性が低下してしまうものであった。
【００１０】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、大型基板の分割溝に跨がって形成される端子電極形成用貫通穴の内壁に、広い面積に端子電極となる導体膜を付着形成しても、隣接する端子電極形成用貫通穴の導体膜との間で短絡が一切起こらない電子部品の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明の電子部品の製造方法は、矩形状をなすように形成されたセラミック製の絶縁基板の表面に所定電子回路が形成され、前記絶縁基板の端部に前記所定電子回路と電気的に接続する端子電極を設けた電子部品の製造方法において、複数の絶縁基板の領域が抽出できるように、縦横に分割溝が形成され、且つ、該分割溝を跨ぐように端子電極形成用貫通穴が形成された大型基板を準備する工程と、隣接する端子電極形成用貫通穴間に位置する前記分割溝に、該分割溝を埋めるガラスペーストを塗布し、焼きつけることによって、絶縁基板領域内に延出された延出部を有し、且つ大型基板の表面から盛り上がったガラス被膜を形成する工程と、前記端子電極形成用貫通穴の内壁に導電性ペーストを塗布するとともに、焼きつけることによって、端子電極となる導体膜を形成する工程と、前記大型基板の各絶縁基板となる領域に、前記端子電極と電気的に接続する所定電子回路を形成する工程と、前記大型基板を分割溝に沿って分割する工程と、を含むことを特徴とするものである。
【００１２】
【作用】
本発明によれば、大型基板の分割溝に跨いで形成された端子電極形成用貫通穴の内壁に導体膜を被着形成するのに先立って、まず、隣接しあう端子電極形成用貫通穴間の分割溝に、ガラス被膜によって、分割溝を埋設してしまう。
【００１３】
従って、端子電極形成用貫通穴の内壁に、端子電極となる導体膜を付着すべく、導電性ペーストを用いて、該貫通穴の開口径よりも広い領域に印刷を行っても、導電性ペーストが分割溝を伝って隣接する貫通穴にまで到達することが一切ない。
【００１４】
従って、分割溝にそって分割処理した後であっても、従来のように隣接する端子電極間どうしが短絡することが一切ない。
【００１５】
また、端子電極形成用貫通穴の開口に対して、広い領域で導電性ペーストの印刷が可能であるために、前記貫通穴の内壁面に広い面積にわたり、導体膜を付着形成する事ができるため、端子電極の形状を大きくすることができ、プリント配線基板上に半田接合した場合、充分な面積で持って半田と接合させることができ、安定な電気的な接続、強固な機械的な接合が達成できることになる。
【００１６】
【発明の実施の形態】
以下、本発明の電子部品の製造方法を多連チップ抵抗器の製造方法を例にして、図面に基づいて詳説する。図１は本発明に係る多連チップ抵抗器の平面図であり、図２は、その断面図である。
【００１７】
多連チップ抵抗器は、矩形状の絶縁基板１の対向する一対の端面に端子電極２ａ、２ｂ、２ｃ・・・（総称して「２」と記す）、３ａ、３ｂ、３ｃ・・・（総称して「３」と記す）が形成されており、対向しあう端子電極２ａと３ａ、２ｂと３ｂ、２ｃと３ｃ・・・との間に抵抗体膜４ａ、４ｂ、４ｃ（総称して「４」と記す）が配置されている。さらに、抵抗体膜４上には、多層構造のガラス保護膜５、６が一連に形成されている。
【００１８】
絶縁基板１は、アルミナなどの各種セラミックの耐熱性、絶縁性を有する矩形状の基板である。端子電極２、３が形成される端面には、絶縁基板１の表面から裏面に貫通する、例えば半円形状、半長円形状の凹部２１ａ、２１ｂ、２１ｃ・・・（総称して「２１」と記す）、３１ａ、３１ｂ、３１ｃ・・・（総称して「３１」と記す）が形成されている。
【００１９】
絶縁基板１の端面の凹部２１、３１の内部に形成された端子電極２、３は、Ａｇ系（Ａｇ単体またはＡｇ合金）を主成分とする厚膜導体膜から必要に応じて表面メッキ層されている。
【００２０】
この端子電極２、３は、主に凹部２１、３１の内部に形成され導体膜からなり、必要に応じて、基板の端部の表面及び裏面に端子電極２、３から延びる導体膜を形成してもよい。例えば、表面側の導体膜は、所定電子回路（図では複数の抵抗体膜４）との接続を確実にするためのパッドであったり、また、裏面側の導体膜は、プリント配線基板の所定配線パターン（図示せず）との電気的な接続の面積を増加させたりするために設けるものである。
【００２１】
導電性ペーストは、Ａｇ系導体粉末、ガラスフリット、有機ビヒクルを均質混練した導電性ペーストを、所定形状に厚膜技法によって塗布して、８５０℃で焼き付け処理して形成される。また、表面メッキ層は、バレルメッキなどによって被着形成される。
【００２２】
このような互いに対向しあう端子電極２ａと３ａ、２ｂと３ｂ、２ｃと３ｃ・・との間には、厚膜抵抗体膜４が配置されている。図では、端子電極２、３から延出した表面側導体膜上に、厚膜抵抗体膜４の両端部が重畳するように配置されている。厚膜抵抗体膜４は、酸化ルテニウムなどの金属酸化物粉末、ガラスフリット、有機ビヒクルなとを均質混練してて成る抵抗ペーストを、所定形状、即ち抵抗体幅、抵抗体長さに、印刷塗布して、焼きつけ処理される。
【００２３】
このような抵抗体膜４上には、保護ガラス膜５、６が形成されている。例えば１次保護ガラス膜５は、抵抗体膜４上に比較的薄く（１０μｍ）に形成され、さらに、この１次保護ガラス膜５の上には、２次保護ガラス膜６が（４０μｍ）が形成されている。いずれの保護ガラス膜５、６も、例えばホウケイ酸鉛系のガラス等が例示でき、上述の材料を主成分とするガラスペーストを印刷し、６００℃で焼きつけて形成する。
【００２４】
この１次保護ガラス膜５は、主に、厚膜抵抗体膜４を形成した後、抵抗値特性を調整としてレーザートリミングを施すが、この時、抵抗体膜４がレーザー光線によって損傷することを防止するものである。
【００２５】
そして、２次保護ガラス膜６は、主に、レーザートリミング処理によって発生してしまうトリミング跡を補修するものであり、これによって、確実な耐湿信頼性が得られることになる。
【００２６】
ここで、本発明の特徴的なことは、絶縁基板１の端部に形成された凹部２１、３１の内、互いに隣接しあう凹部２１ａと２１ｂ、２１ｂと２１ｃ、２１ｃと・・・、３１ａと３１ｂ、３１ｂと３１ｃ、３１ｃと・・・との間の絶縁基板１の稜線部分にガラス被膜７・・・・が形成されていることである。
【００２７】
このガラス被膜７は、後述するガラス被膜の残存物であり、これにより、隣接しあう端子電極２ａと２ｂ、２ｂと２ｃ、２ｃと・・、３ａと３ｂ、３ｂと３ｃ、３ｃと・・との間の短絡を抑えている。
【００２８】
このような多連チップ抵抗器を生産性高く製造するためには、複数の絶縁基板１が抽出できる大型基板を用いて製造される。
【００２９】
図３は、本発明に用いられる大型基板の一部平面図である。
【００３０】
大型基板３０は、絶縁基板１が最終的に抽出できるように、各領域１ａ、１ｂ・・・に区画する断面Ｖ字状の分割溝３１、３２が縦横に形成されている。この分割溝３１、３２は、大型基板３０の厚みによっては、表裏両主面に形成されている。
【００３１】
また、大型基板３０の分割溝３１、３２には、端子電極を形成するための端子電極形成用貫通穴３４・・・、３５・・・が形成されている。尚、本実施例では、端子電極２及び３が絶縁基板１の対向しあう一対の端部に形成されているため、図３に示す大型基板では、例えば分割溝３１側にのみ形成されることになる。
【００３２】
例えば、端子電極形成用貫通穴３４・・・は、分割溝３１にそって分割処理されると、絶縁基板１ａの凹部２１ａ、２１ｂ、２１ｃ・・・となり、同時に隣接する絶縁基板１ｂの凹部３１ａ、３１ｂ、３１ｃ・・・となる。また、端子電極形成用貫通穴３５・・・は、分割溝３１にそって分割処理されると、絶縁基板１ａの凹部３１ａ、３１ｂ、３１ｃ・・・となり、同時に隣接する絶縁基板１ｃの凹部２１ａ、２１ｂ、２１ｃ・・・となる。
【００３３】
このうよな大型基板３０を用いて、まず、図４に示すように、隣接しあう端子電極形成用貫通穴３４・・・・間に存在するＶ字状の分割溝３１、隣接しあう端子電極形成用貫通穴３５・・・・間に存在するＶ字状の分割溝３１を埋めるようにガラス被膜７０が形成する。このガラス被覆７０は、分割溝３１にそって分割されると、夫々絶縁基板１の端部稜線部分に残存するガラス被膜７・・・・となる。
【００３４】
このガラス被覆７０は、例えばホウケイ酸鉛系のガラスガラスペーストを印刷し、焼きつけることによって形成され、その膜厚はＶ字状の分割溝３１の深さ相当以上の膜厚で形成され、少なくとも大型基板３０の表面から盛り上がることになる。また、形成位置は、隣接しあう端子電極形成用貫通穴の間の幅全体に形成してもよいし、また、その一部に形成しても構わない。
【００３５】
次に、大型基板３０の端子電極形成用貫通穴３４、３５の内壁に端子電極２、３となる導体膜を付着する。具体的には該端子電極形成用貫通穴３４・・・、３５・・・の一方開口側（例えば表面側や裏面側）から、及び／又は両開口側から、導電性ペーストの印刷によって付着される。尚、この場合、同時に各領域１ａ、１ｂ、１ｃ・・の表面側導体膜や裏面側導体膜を形成することができる。
【００３６】
端子電極形成用貫通穴３４・・・、３５・・・の内壁面に導体膜を付着すべく導電性ペーストの印刷を行う際には、導電性ペーストの自重により塗布するか、または、印刷面と反対の面側から減圧して強制的に導電性ペーストを塗布する方法によって形成される。
【００３７】
ここで、端子電極形成用貫通穴３４・・・、３５・・・の全内壁面に導体膜を形成してしまうと、分割処理時にこの導体膜も分割されてしまい、いずれか一方の絶縁基板側に導体膜が引き取られてしまうことがある。従って、端子電極形成用貫通穴３４・・・、３５・・・の分割溝３１の延長線上に基板厚み方向に導体膜中にスリットを形成するように導体膜を形成しても構わない。
【００３８】
このようして、端子電極形成用貫通穴３４・・・、３５・・・の内壁面に導体膜、必要に応じて表面側導体膜、裏面側導体膜を形成した大型基板３０は、各領域内に所定電子回路が形成される。
【００３９】
ここでは、電子回路とは、抵抗体膜４を含む保護ガラス膜５、６である。即ち、各膜は、抵抗ペーストの印刷、焼きつけ、ガラスペーストの印刷、焼きつけなどを行うことによって形成される。
【００４０】
このようにして、各領域に所定電子回路を形成した大型基板は、分割溝３１、３２にそって分割処理される。一般に分割処理は、２つの偏心した回転ローラ間に大型基板３０を通過させて、各ローラから与えられる応力によって分割するものである。
【００４１】
この分割処理によって、所定電子回路を形成した大型基板３０は、個々の絶縁基板１の形状となった多連型電子部品（多連チップ抵抗器）となる。
【００４２】
この分割処理によって、端子電極形成用貫通穴３４・・・３５・・・は、夫々絶縁基板１の端部の凹部２１、３１となり、端子電極形成用貫通穴３４・・・、３５・・・の内壁面に形成された導体膜は、端子電極２、３となり、ガラス被膜７０・・・は、ガラス被膜７・・・となり、絶縁基板１の隣接しあう凹部２１ａと２１ｂ、２１ｂと２１ｃ、２１ｃと・・・、３１ａと３１ｂ、３１ｂと３１ｃ、３１ｃと・・との間の絶縁基板１の稜線部分に残存することになる。
【００４３】
以上の製造方法において、端子電極形成用貫通穴３４・・・、３５・・・の内壁面に導体膜を付着させるべく、端子電極形成用貫通穴３４・・・、３５・・・の開口から、この開口領域全体に渡って導電性ペーストで印刷を施し、分割溝３１に導電性ペーストが侵入されたとしても、既に分割溝３４にはガラス被膜７０が存在しているため、導電性ぺーストが分割溝３４に伝って隣接する端子電極形成用貫通穴３４・・・、３５・・・にまで到達することが一切ないため、両端子電極形成用貫通穴３４・・・、３５・・・・の内壁面に形成された導体膜間の短絡、即ち隣接しあう端子電極２ａと２ｂ、２ｂと２ｃ、２ｃと・・・、３ａと３ｂ、３ｂと３ｃ、３ｃと・・間の短絡を未然に防止することができる。
【００４４】
また、分割溝３４内ガラス被膜７０という導電性ペーストの流れを妨げる障壁を形成しただけなので、端子電極形成用貫通穴３４・・・、３５・・・の内壁面に付着させる導体膜の付着面積に制約を与えるものではないことから、端子電極２、３の形状を、凹部２１、３１内で、許容できる範囲で広い面積に形成することがてきる。
【００４５】
従って、このような部品をプリント配線基板の所定配線パターンに半田接合すると、端子電極２、３の形成幅に相当した長さに半田フィレットが形成され、非常に強固な機械的接合が達成される。
【００４６】
上述の実施例では、ガラス被膜７・・・が絶縁基板１の稜線部分から絶縁基板１の内部側への延出量は、例えば凹部２１、３１の切り込み量と略同じ量となっているが、この延出量をガラス保護膜５、６に到達する程度にまで延ばしても構わない。このようにすると、表面側導体膜の導電性ペーストの広がり、抵抗体膜４と表面導体膜との重畳部分における抵抗ペーストの広がりによる隣接素子との短絡をも同時に防止することができる。
【００４７】
また、ガラス被膜７０は、大型基板３０の両主面に形成してもよい。尚、分割溝３１、３２内にガラスが埋設されて、分割性が低下することが考えられるが、この場合、ガラス被膜７０が形成される分割溝のみを深くしたり、また、端子電極形成用貫通穴間の分割溝の極一部のみにガラス被膜７０を形成したりすれば、短絡による作用効果、また、分割性の低下を抑えることができる。
【００４８】
尚、上述の実施例では、多連チップ抵抗器として、絶縁基板の対向する端部に端子電極が形成される多連型電子部品について説明したが、多連チップ抵抗器に限らず、多連コンデンサ素子、多連コイル素子、または４つの端面に端子電極が近接して配列された各種電子部品に広く適用できるものである。
【００４９】
【発明の効果】
以上のように、本発明によれば、大型基板の分割溝に跨がるように端子電極形成用貫通穴を利用して、その貫通穴の内壁面に導電性ペーストの付着によって、端子電極を形成しても、隣接しあう端子電極形成用貫通穴間の分割溝には、ガラス被覆によってガラス障壁部が形成されているため、たの分割溝をつたって導電性ペーストが流れないため、隣接しあう端子電極の短絡を未然防止することができる。
【００５０】
また、端子電極形成用貫通穴の内壁面において、導体膜の形成を広くできるため、プリント配線基板に接合した時には、強固な接合が可能な電子部品となる。
【００５１】
【図面の簡単な説明】
【図１】本発明に係る電子部品である多連チップ抵抗器の平面図である。
【図２】図１の断面図である。
【図３】本発明の製造方法に用いる大型基板の部分平面図である。
【図４】本発明の製造方法の主要工程を説明するための部分平面図である。
【符号の説明】
１・・・・・絶縁基板
２・・・・・端子電極
３・・・・・端子電極
４・・・・・厚膜抵抗体膜
５・・・・・１次ガラス保護膜
６・・・・・２次ガラス保護膜
７・・・・・ガラス被膜
３０・・・・大型基板
３１、３２・・・分割溝
３４、３５・・・端子電極用貫通穴
７０・・・・ガラス被膜

Claims

矩形状をなすように形成されたセラミック製の絶縁基板の表面に所定電子回路が形成され、前記絶縁基板の端部に前記所定電子回路と電気的に接続する端子電極を設けた電子部品の製造方法において、
複数の絶縁基板の領域が抽出できるように、縦横に分割溝が形成され、且つ、該分割溝を跨ぐように端子電極形成用貫通穴が形成された大型基板を準備する工程と、
隣接する端子電極形成用貫通穴間に位置する前記分割溝に、該分割溝を埋めるガラスペーストを塗布し、焼きつけることによって、絶縁基板領域内に延出された延出部を有し、且つ大型基板の表面から盛り上がったガラス被膜を形成する工程と、
前記端子電極形成用貫通穴の内壁に導電性ペーストを塗布するとともに、焼きつけることによって、端子電極となる導体膜を形成する工程と、
前記大型基板の各絶縁基板となる領域に、前記端子電極と電気的に接続する所定電子回路を形成する工程と、
前記大型基板を分割溝に沿って分割する工程と、を含む電子部品の製造方法。