JPS62213194A - 厚膜回路基板とその製造方法 - Google Patents

厚膜回路基板とその製造方法

Info

Publication number
JPS62213194A
JPS62213194A JP61054858A JP5485886A JPS62213194A JP S62213194 A JPS62213194 A JP S62213194A JP 61054858 A JP61054858 A JP 61054858A JP 5485886 A JP5485886 A JP 5485886A JP S62213194 A JPS62213194 A JP S62213194A
Authority
JP
Japan
Prior art keywords
layer
thick film
conductive paste
electrode layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61054858A
Other languages
English (en)
Other versions
JPH07118575B2 (ja
Inventor
金子 恒雄
雅雄 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61054858A priority Critical patent/JPH07118575B2/ja
Publication of JPS62213194A publication Critical patent/JPS62213194A/ja
Publication of JPH07118575B2 publication Critical patent/JPH07118575B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は大容量の印刷コンデンサを有する厚膜回路基板
とその製造方法に関する。
〔発明の技術的背景とその問題点〕
近年、電子機器の小形軽量化を図るために、ハイブリッ
ドICが多用されて来ている。このハイブリッドICは
、一般に、アルミナ等の絶縁基板に導電性ペーストや抵
抗ペーストを印刷・焼成して配線パターンや抵抗体を形
成した厚膜回路基板に、リード線のないチップタイプの
受動素子や能動素子(以下チップ部品という)を実装し
たものである。上記ハイブリッドICを更に高密度、高
機能化するために、上記チップ部品のうち大容量のコン
デンサも誘電体ペーストを印刷・焼成して膜状に形成す
る印刷コンデンサ付の厚膜回路基板の実用化が進んで来
ている。
このような従来の厚膜回路基板を示す第3図において、
(9)はアルミナ等のセラミック材料で形成された絶縁
基板である。この絶縁基板加には、銀/パラジウム(A
g/Pd )系の導電性ペーストを印刷・焼成して、膜
コンデンサの下部電極31及び配線パターン層32が形
成される。次に、鉛系ガラスを含むチタン酸バリウム系
等の高誘電率の誘電体ペーストを、上記下部電極31の
上に印刷・焼成して誘電体層あを形成する。そして、こ
の誘電体層間の上に、再び銀/パラジウム系の導電性ペ
ーストを印刷・焼成して上部電極胴を形成するものであ
る。以上により、印刷コンデンサが絶縁基板加上に形成
される。なお、上記厚膜材料の焼成は、空気中で900
℃前後で行なわれる。
上述した従来の印刷コンデンサを有する厚膜回路基板は
、その配線材料として銀/パラジウム系の導電性ペース
トを使用している。この導電性ペーストはシート抵抗が
加〜5QmΩ/口と高いので、配線パターン層ηの導電
率が低く、つまシバターン抵抗が高くなってしまう。ま
た、r!に湿によシ銀の移行現象(マイグレーシラン)
が発生するので。
喪襦壬ネ1iパターン間の絶縁劣化が生じ易くなる。さ
らには、貴金属であるため、ペーストコストが高くなる
という欠点がある。
そこで、最近の・・イブリッドICでは、配線材料とし
て銅系の導電性ペーストを用匹、これが酸化しないよう
窒素ガス等の不活性雰囲気中で低温焼成することが行な
われている。この導電性ペーストはシート抵抗が2〜5
mΩ/口と低く、また移行現象も生じにくいという利点
を有するものである。
しかしながら、上記銅系の導電性ペーストを、従来の印
刷コンデンサを有する厚膜回路基板における銀/パラジ
ウム系の導電性ペーストに置き換えることはできない。
一般的K、高誘電率の誘電体ペーストは鉛系化合物を含
んでいるため、不活性雰囲気中で焼成するとこの鉛化合
物が還元されて金属鉛となってしまう。そのため、単に
銅系の導電性ペーストによる製造工程を適用すると、膜
コンデンサの容量が大幅に低下すると共に、上下電極間
の絶縁抵抗も大幅に低下してしまい、膜コンデンサとし
ての機能を果さなくなってしまう。
以上説明したように、大容量の印刷コンデンサを有し、
かつ配線パターンの特性が優れた厚膜回路基板を、従来
実現することはできな25為った。
特に、数1000pFの大容量のバスコンデンサを多数
有するテレビ受像機の電子同調チェーナ等では、コンデ
ンサの厚膜化による高密度実装が望まれるが、従来の銀
/パラジウム系の導電性ペーストを用いた厚膜回路基板
では、回路の配線パターンの導電率が低いため、高周波
特性が悪くなシ、実用化は不可能であった。
〔発明の目的〕
本発明の目的は、大容量の印刷コンデンサを有し、かつ
配線パターンの特性が優れた厚膜回路基板とその製造方
法を提供することにある。
〔発明の概要〕
この発明では、鉛系化合物含有の高誘電率ペーストで形
成される誘電体層が還元しないよう下部及び上部電極に
空気中焼成型の導電性ペーストを用いて大容量の印刷コ
ンデンサを形成し、さらに上記下部及び上部電極の引き
出し配線パターンを含む導体配線層を不活性雰囲気中焼
成型の銅系の導電性ペーストで形成して配線パターンの
特性向上を図る。この焼成の際に生じる上記誘電体層の
還元を防止するため、上記印刷コンデンサを被覆層で被
覆することによって、上記目的を達成している。
〔発明の実施例〕
以下、本発明の一実施例について図面を参照して詳細に
説明する。
第1図(a)において、10はアルミナ等のセラミ。
り材料で形成された絶縁基板で、銀/パラジウム系等の
空中焼成型の導電性ペーストを印刷し、空気中で900
℃〜950℃で約1時間焼成して、コンデンサの下部電
極11を形成する。次に第1図(b)に示すように、鉛
系化合物を含む高誘電率の誘電体ペーストを上記下部電
極ll上に印刷し、空気中で900℃〜950℃で約1
時間焼成して、誘電体層12を形成する。そして、との
誘電体層12上に上部電極13を、上記下部電極11と
同様印刷・焼成して第1図(C)の如く形成する。以上
により、膜コンデンサが印刷・形成される。
次に、第1図(d)に示すように、上記下部電極11゜
誘電体層12及び上部電極13をほぼ覆うようにして結
晶性ガラス等を主成分とした絶縁ペーストを印刷し、や
はり900℃前後で約1時間焼成して被覆層14を形成
する。このとき、下部電極11及び上部電極13から配
線パターンを引き出すため、被覆層14には夫々開口部
15 、16を設けておく。また、誘電体層12は上述
した還元を防止するため、完全に被覆しておく必要があ
る。
その後、第1図(e)の如く、上記開口部15 、16
を介して下部電極11及び上部電極13に接続する電極
引き出し配線パターン17 、18と、回路基板の配線
パターン19を、銅系の電導性ペーストを用いて印刷し
、窒素ガス等の不活性雰囲気中で600”C!〜900
℃で約1時間焼成して形成する。
必要によシ、上述した厚膜回路全体をカバーする′オー
バーコート層(図示せず)を形成する。これは一般的に
、低融点のガラス絶縁ペーストを印刷して600℃以下
の低温で窒素ガス中で焼成するか、または有機系絶縁樹
脂ペーストを印刷、硬化して行なわれる。
上記実施例では、下部及び上部電極11 、13を空気
中焼成型の導電性ペーストで形成しているので電極11
 、13の形成時に誘電体層12の還元は発生しない。
さらに、被覆層14が誘電体層12を完全に被覆して不
活性雰囲気から分離している。従って、鉛系化合物を含
む高誘電率ペーストで形成される誘電体層12は、回路
の配線パターン17〜19の形成に必要な銅系の導電性
ペーストの焼成時にも還元されることがなく、大容量の
印刷コンデンサを形成することができる。
次に、上記実施例により形成された印刷コンデンサの特
性について説明する。
ここでは、各層の整合性等の相性を考慮して。
電極11 、13の銀/パラジウム系導電性ペーストと
してデュポン社製#9843、誘電体層12の鉛系化合
物を含む高誘電率ペーストとして同#5217、被覆層
14を形成する結晶質デガラス系オーバーコートとして
同#9688、配線パターン17〜19を形成する低温
焼成型の銅系導電性ペーストとして同#6001Dを用
いた。
次表に、誘電体層12の焼成後の膜厚を約Iμmに形成
した場合における、印刷コンデンサの緒特性を示す。な
お、比較例として還元防止用の被覆層14を形成しない
で配線パターン17〜19を印刷し。
窒素ガス中で焼成した場合の印刷コンデンサの緒特性も
併せて示す。
この表から、実施例によれば、大容量で上下電極間の絶
縁抵抗が大きく、かつ耐圧特性の優れた印刷コンデンサ
が形成でき、一方、比較例では誘電体層毘の鉛化合物が
還元されて、コンデンサの以上説明したように本実施例
によれば、鉛系化合物を含む高誘電率ペーストを用いて
も、被覆層14によシ鉛系化合物の還元を防止し得るの
で、大容量の厚膜コンデンサを形成することができる。
また1回路の主たる配線パターン17〜19を銅系の導
電性ペーストを用いて形成しているので、配線パターン
のインピーダンスを極めて低くすることが可能とな夛、
高周波特性が向上する。従って故1000PFの大容量
バスコンデンサを多数有する電子同調チー−す等の高濁
波回路にも実用可能な厚膜回路全体を得ることができる
さらに、銀/パラジウム系の導電性ペーストは上部電極
11、下部電極13のみの限られた部品にしか適用され
ていないため、移行現象によるパターン間の絶縁劣化が
極めて生じKくい利点を有する。
なお、厚膜回路基板として通常使われている印刷抵抗の
形成を本発明と組合せて、印刷抵抗及び印刷コンデンサ
を有する厚膜回路基板を得てもよい0 次に、本発明の他の実施例について、第2図を参照して
説明する。
第2図に示すものは、下部電極21及び上部電極るから
配線パターンを引き出すため被覆層澗に開口部を設ける
のではなく、夫々電極21.23の端部5.26を露出
して被覆層冴を形成したものである。
なお、この場合も銹電体層ηは被覆層スによって完全に
被覆しておく。この実施例でも、先の実施例と同様の効
果を得ることができる。
〔発明の効果〕
本発明によれば、大容撤の印刷コンデンサを有し、さら
に配置線パターンの特性が優れた厚膜回路基板とその製
造方法を提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す側断面図、第2図は本
発明の他の実施例を示す側断面図、第3図は従来の厚膜
回路基板を示す側断面図である。 10・・・絶縁基板、  11・・・下部電極、12・
・・銹電体層、13・・・上部電極、14・・・被覆層
、   15 、16・・・開口部、17〜19・・・
配線パターン。 代理人 弁理士  則 近 憲 佑 同  宇治 弘 第1図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁基板の主面に下部電極層、誘電体層及び上部
    電極層を積層して成る印刷コンデンサを有する厚膜回路
    基板において、 前記下部電極層、誘電体層及び上部電極層から成る印刷
    コンデンサを被覆する被覆層と、 この被覆層で被覆された下部及び上部電極層の引き出し
    配線パターンを含むものであって、不活性ガス雰囲気中
    焼成型の銅系導電性ペーストで形成された導体配線層と
    を具備したことを特徴とする厚膜回路基板。
  2. (2)絶縁基板の主面に空気雰囲気中焼成型の導電性ペ
    ーストを印刷、焼成して下部電極層を形成する第1の工
    程と、 前記下部電極層上に鉛系化合物を含む高誘電率ペースト
    を印刷、焼成して誘電体層を形成する第2の工程と、 前記誘電体層上に空気雰囲気中焼成型の導電性ペースト
    を印刷・焼成して上部電極層を形成する第3の工程と、 前記下部電極層、誘電体層及び上部電極層から成る印刷
    コンデンサを被覆する被覆層を形成する第4の工程と、 前記被覆層で被覆された下部及び上部電極の引き出し配
    線パターンを含む導体配線層を、不活性ガス雰囲気中焼
    成型の銅系導電性ペーストを印刷焼成して形成する第5
    の工程とを具備したことを特徴とする厚膜回路基板の製
    造方法。
JP61054858A 1986-03-14 1986-03-14 厚膜回路基板とその製造方法 Expired - Lifetime JPH07118575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61054858A JPH07118575B2 (ja) 1986-03-14 1986-03-14 厚膜回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61054858A JPH07118575B2 (ja) 1986-03-14 1986-03-14 厚膜回路基板とその製造方法

Publications (2)

Publication Number Publication Date
JPS62213194A true JPS62213194A (ja) 1987-09-19
JPH07118575B2 JPH07118575B2 (ja) 1995-12-18

Family

ID=12982287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61054858A Expired - Lifetime JPH07118575B2 (ja) 1986-03-14 1986-03-14 厚膜回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JPH07118575B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02297992A (ja) * 1989-02-21 1990-12-10 Tatsuta Electric Wire & Cable Co Ltd プリント配線基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50110061A (ja) * 1974-02-13 1975-08-29
JPS5879837A (ja) * 1981-10-31 1983-05-13 Tdk Corp 磁器コンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50110061A (ja) * 1974-02-13 1975-08-29
JPS5879837A (ja) * 1981-10-31 1983-05-13 Tdk Corp 磁器コンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02297992A (ja) * 1989-02-21 1990-12-10 Tatsuta Electric Wire & Cable Co Ltd プリント配線基板

Also Published As

Publication number Publication date
JPH07118575B2 (ja) 1995-12-18

Similar Documents

Publication Publication Date Title
US5827605A (en) Ceramic multilayer substrate and method of producing the same
JPS5969907A (ja) 温度補償用積層セラミツクコンデンサ
JPS62213194A (ja) 厚膜回路基板とその製造方法
JP3246166B2 (ja) 薄膜コンデンサ
JPS5950596A (ja) チツプ状電子部品およびその製造方法
JPH11345734A (ja) 積層セラミックコンデンサ
JPS58204516A (ja) 厚膜多層回路板
JPS58180093A (ja) 多層回路板の製造方法
JPS62171197A (ja) 高密度混成集積回路の製造方法
JPS6092697A (ja) 複合積層セラミツク部品
JPS5917294A (ja) 複合積層セラミツク部品とその製造方法
JPH05283836A (ja) 厚膜コンデンサを含む回路基板
JPH08172274A (ja) セラミック多層基板
JPS6025290A (ja) 混成集積回路基板の製造方法
JPH09120932A (ja) 積層電子部品
JP2738603B2 (ja) 回路基板
JPS60176296A (ja) グレ−ズ抵抗素子一体型多層基板の製造方法
JP2001326301A (ja) セラミック電子部品および電子装置
JPS5936922Y2 (ja) 混成集積回路装置
JPS61230393A (ja) 混成集積回路用多層基板
JPH05121262A (ja) 多層薄膜コンデンサの製造方法
JPH0544200B2 (ja)
JPH0440849B2 (ja)
JPS63141387A (ja) 厚膜回路基板の製造方法
JPS633478B2 (ja)