JPS58204516A - 厚膜多層回路板 - Google Patents
厚膜多層回路板Info
- Publication number
- JPS58204516A JPS58204516A JP8661082A JP8661082A JPS58204516A JP S58204516 A JPS58204516 A JP S58204516A JP 8661082 A JP8661082 A JP 8661082A JP 8661082 A JP8661082 A JP 8661082A JP S58204516 A JPS58204516 A JP S58204516A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- capacitor
- multilayer circuit
- circuit board
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は厚膜多層回路板に係り、さらに詳細には、厚膜
コンデンサを内層に形成した厚膜多層回路板だ関する。
コンデンサを内層に形成した厚膜多層回路板だ関する。
近年、自動車電装回路のエレクトコニクス化やボータプ
ル尾響機器などの進歩とともに電子回路の小形化の要求
が高まり、厚膜回路も一層の高密変化が必要になってき
た。
ル尾響機器などの進歩とともに電子回路の小形化の要求
が高まり、厚膜回路も一層の高密変化が必要になってき
た。
厚膜回路を高密度化するには、厚膜技術で形成する配線
導体、抵抗体及びコンデンサの多層化が有効である。第
１図は厚膜多層回路板の断面図である。セラミック基板
１に、第１層配線導体２、内層抵抗体用端子導体６及び
内層コンデンサの下部電番４が、同一導電ペーストラ印
刷、焼成して形成する。ついで内層抵抗体５、内層コン
デンサの誘電体６及びこのコンデンサの上部電極７を形
成し、これらの厚膜素子全てを覆うように絶縁層８を形
成する。この絶縁層上に、第２層配線導体９、抵抗体の
端子１０を同一導電材料で形成し、最後に上層抵抗体１
１ヲ形成する。
導体、抵抗体及びコンデンサの多層化が有効である。第
１図は厚膜多層回路板の断面図である。セラミック基板
１に、第１層配線導体２、内層抵抗体用端子導体６及び
内層コンデンサの下部電番４が、同一導電ペーストラ印
刷、焼成して形成する。ついで内層抵抗体５、内層コン
デンサの誘電体６及びこのコンデンサの上部電極７を形
成し、これらの厚膜素子全てを覆うように絶縁層８を形
成する。この絶縁層上に、第２層配線導体９、抵抗体の
端子１０を同一導電材料で形成し、最後に上層抵抗体１
１ヲ形成する。
このような構造の厚膜多層回路では、高精度を要する抵
抗体はトリミング可能な上層に形成し、高精度全必要と
しないものは内層に形成する。コンデンサは比較的大き
な面積が必要であシ、かつ防湿用被覆をほどこす必要が
あるため、全て内層に形成する。したがって、絶縁層の
被覆、上層素子の形成等の工程で特性が変化すると、高
精度なコンデンサが得られない。
抗体はトリミング可能な上層に形成し、高精度全必要と
しないものは内層に形成する。コンデンサは比較的大き
な面積が必要であシ、かつ防湿用被覆をほどこす必要が
あるため、全て内層に形成する。したがって、絶縁層の
被覆、上層素子の形成等の工程で特性が変化すると、高
精度なコンデンサが得られない。
従来、厚膜コンデンサは、第２図に示すように対向電極
の位置ずれによる静電容量のばらつき全防ぐためと、印
刷し易さのために、下部電極４の面積を上部電極７の面
積より大きく形成していた。しかし、このような構造の
厚膜コンデンサに第１図のように絶縁層を被覆すると、
静電容量が増加してしまう。温度補償用コンデンサのよ
うに、静電容量が小さくて、高い容量値′ｎ１度を必要
とするコンデンサでは、この容量変化の割合が大きく、
所要容量値範囲をこえてしまうものが生じ、厚膜多層回
路板全体の製造歩留りが低下する欠点があった。
の位置ずれによる静電容量のばらつき全防ぐためと、印
刷し易さのために、下部電極４の面積を上部電極７の面
積より大きく形成していた。しかし、このような構造の
厚膜コンデンサに第１図のように絶縁層を被覆すると、
静電容量が増加してしまう。温度補償用コンデンサのよ
うに、静電容量が小さくて、高い容量値′ｎ１度を必要
とするコンデンサでは、この容量変化の割合が大きく、
所要容量値範囲をこえてしまうものが生じ、厚膜多層回
路板全体の製造歩留りが低下する欠点があった。
本発明の目的は、前記の欠点全改善し、高精度な厚膜コ
ンデンサを内層した厚膜多層回路板を提供するにある。
ンデンサを内層した厚膜多層回路板を提供するにある。
前記従来技術における絶縁層被覆による静電容量の増加
について詳しく実験した結果、面積が等しい厚膜コンデ
ンサでは、誘電体の厚膜を変えて静電容量が異なるよう
にし、これに絶縁層を被覆した場合、（１）絶縁層の膜
厚が一定ならば静電容量の増加量は、もとのコンデンサ
の静電容量の大きさに関係なく一定になる、（２）絶縁
層の膜厚を大きくすると静電容量の増加量は増大するが
、ある膜厚以上では飽和することがわかった。このよう
な現象から、従来技術での静電容量の増加はつぎのよう
な理由で生ずると考えられる。すなわち、第３図に示す
ように、コンデンサの上部電極７の面積が、下部電極４
の面積より小さいために、コンデンサに電界全印加した
ときの電力線１２の１部が空気中を通って対極に達する
。このコンデンサに空気より比誘電率の大きい絶縁層８
を被覆すると、この絶縁層を誘電体としたコンデンサが
付加されたことになり、全体として静電容量が増加する
。
について詳しく実験した結果、面積が等しい厚膜コンデ
ンサでは、誘電体の厚膜を変えて静電容量が異なるよう
にし、これに絶縁層を被覆した場合、（１）絶縁層の膜
厚が一定ならば静電容量の増加量は、もとのコンデンサ
の静電容量の大きさに関係なく一定になる、（２）絶縁
層の膜厚を大きくすると静電容量の増加量は増大するが
、ある膜厚以上では飽和することがわかった。このよう
な現象から、従来技術での静電容量の増加はつぎのよう
な理由で生ずると考えられる。すなわち、第３図に示す
ように、コンデンサの上部電極７の面積が、下部電極４
の面積より小さいために、コンデンサに電界全印加した
ときの電力線１２の１部が空気中を通って対極に達する
。このコンデンサに空気より比誘電率の大きい絶縁層８
を被覆すると、この絶縁層を誘電体としたコンデンサが
付加されたことになり、全体として静電容量が増加する
。
本発明は前記の現象に基き、厚膜コンデンサの上部電極
の面積を下部電極の面積より大きくすることによって従
来技術の欠点を改善しようとするものである。すなわち
、第４図に示すごとく、下部電極４の面積を上部電極７
の面積より小さくすれば、このコンデンサに電界全印加
したときに空気中全通る電力線は極めて少くなり、これ
に絶縁層全被覆しても静電容量の増加がほとんどなくな
る。
の面積を下部電極の面積より大きくすることによって従
来技術の欠点を改善しようとするものである。すなわち
、第４図に示すごとく、下部電極４の面積を上部電極７
の面積より小さくすれば、このコンデンサに電界全印加
したときに空気中全通る電力線は極めて少くなり、これ
に絶縁層全被覆しても静電容量の増加がほとんどなくな
る。
以下本発明を実施例第５図により説明する。
９６％−４４０３のセラミック基板１上に、Ａ、ｑ−Ｐ
ｄ、系厚膜導体ペース）ｋ印刷し、８５０℃で焼成して
、測定端子引出し部を除いてｋＸ３ｍ角の下部電極４全
形成した。この上に、比誘電率が１５の結晶化ガラスペ
ーストラ印刷し、膜厚を６段階に変えて５ｍＸ５ｆｆ角
の誘電体６を形成し、さらにその上にＡｑ−Ｐｄ系導体
ペーストｋ ＡＷＸ４１１１角の大きさに印刷して、誘
電体６と同時に８５０℃で焼成して上部電極７を形成し
て厚膜コンデンサを作成した。
ｄ、系厚膜導体ペース）ｋ印刷し、８５０℃で焼成して
、測定端子引出し部を除いてｋＸ３ｍ角の下部電極４全
形成した。この上に、比誘電率が１５の結晶化ガラスペ
ーストラ印刷し、膜厚を６段階に変えて５ｍＸ５ｆｆ角
の誘電体６を形成し、さらにその上にＡｑ−Ｐｄ系導体
ペーストｋ ＡＷＸ４１１１角の大きさに印刷して、誘
電体６と同時に８５０℃で焼成して上部電極７を形成し
て厚膜コンデンサを作成した。
また、比較試料として、第５図の下部電極４と上部電極
７の面積を実施例と逆にした厚膜コンデンサを、実施例
と同様に作成した。作成した厚膜コンデンサの誘電体６
の膜厚は、１７．８μ鶴３４８μｍ及び５０．３μｍで
あり、静電容量は各膜厚について、それぞれ６６〜６８
ρＦ、３３〜５５ｐＦ及び２３〜２５ｐＦで、実施例と
比較例での差はなかった。
７の面積を実施例と逆にした厚膜コンデンサを、実施例
と同様に作成した。作成した厚膜コンデンサの誘電体６
の膜厚は、１７．８μ鶴３４８μｍ及び５０．３μｍで
あり、静電容量は各膜厚について、それぞれ６６〜６８
ρＦ、３３〜５５ｐＦ及び２３〜２５ｐＦで、実施例と
比較例での差はなかった。
つぎに、これらの厚膜コンデンサに、比誘電率が１１の
低融点結晶化ガラスペーストラ印刷し、５８０℃で焼成
して８ｎＸ８ｔｗ角の絶縁層８を形成した。
低融点結晶化ガラスペーストラ印刷し、５８０℃で焼成
して８ｎＸ８ｔｗ角の絶縁層８を形成した。
この絶縁層の膜厚ば３段階に変え、それぞれ、１７μう
千６μｍ及び５８−であった。
千６μｍ及び５８−であった。
これらの試料の、絶縁層被覆による静電容量の変化を次
表にまとめて示した。
表にまとめて示した。
これから比較例では絶縁層の膜厚が大きくなると静電容
量の増加率が犬になり、実用的な膜厚５８μｍ付近で、
２０〜ＡＯｐＦのコンデンサでは３％前後の容量変化率
となり、実施例では０．１％前後の容量変化率となるこ
とがわかった。
量の増加率が犬になり、実用的な膜厚５８μｍ付近で、
２０〜ＡＯｐＦのコンデンサでは３％前後の容量変化率
となり、実施例では０．１％前後の容量変化率となるこ
とがわかった。
以上詳述したとおり、本発明の厚膜多層回路板の内層に
形成した厚膜コンデンサは、製造過程で特性変化が極め
て少ない。このため高精度のコンデンサを内層化した厚
膜多層回路板が歩留り良く製造できる。このため、厚膜
多層回路板が安価になる。
形成した厚膜コンデンサは、製造過程で特性変化が極め
て少ない。このため高精度のコンデンサを内層化した厚
膜多層回路板が歩留り良く製造できる。このため、厚膜
多層回路板が安価になる。
４４、図面の簡単な説明
第１図は本発明の厚膜多層回路板の断面図、第２図は従
来の厚膜コンデンサの断面図、第３図は従来の厚膜コン
デンサの欠点を説明する断面図、第４図、第５図は本発
明に係わる厚膜コンデンサの断面図と平面図である。
来の厚膜コンデンサの断面図、第３図は従来の厚膜コン
デンサの欠点を説明する断面図、第４図、第５図は本発
明に係わる厚膜コンデンサの断面図と平面図である。
１・・セラミック基板 ２・・第１層配線溝体５・・
内層抵抗体用端子導体 ４・下部電極 ５・・・内層抵抗体６・・・誘
電体 ７・・・上部電極８・・・絶縁層
９・・・第２層配線溝体１０・・・抵抗体の端
子 １１・・□・上層抵抗体１２・・電力線 代理人弁理士 薄 １）利 ＋
内層抵抗体用端子導体 ４・下部電極 ５・・・内層抵抗体６・・・誘
電体 ７・・・上部電極８・・・絶縁層
９・・・第２層配線溝体１０・・・抵抗体の端
子 １１・・□・上層抵抗体１２・・電力線 代理人弁理士 薄 １）利 ＋
Claims (1)
- 厚膜コンデンサが内層に形成された厚膜多層回路板にお
いて、上記厚膜コンデンサの上部電極の面積が下部電極
の面積より大きいことを特徴とする厚膜多層回路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8661082A JPS58204516A (ja) | 1982-05-24 | 1982-05-24 | 厚膜多層回路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8661082A JPS58204516A (ja) | 1982-05-24 | 1982-05-24 | 厚膜多層回路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58204516A true JPS58204516A (ja) | 1983-11-29 |
Family
ID=13891779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8661082A Pending JPS58204516A (ja) | 1982-05-24 | 1982-05-24 | 厚膜多層回路板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204516A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215764U (ja) * | 1988-07-15 | 1990-01-31 | ||
| JPH02297992A (ja) * | 1989-02-21 | 1990-12-10 | Tatsuta Electric Wire & Cable Co Ltd | プリント配線基板 |
| JP2005116604A (ja) * | 2003-10-03 | 2005-04-28 | Toppan Printing Co Ltd | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 |
| JP2005322677A (ja) * | 2004-05-06 | 2005-11-17 | Dt Circuit Technology Co Ltd | キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法 |
-
1982
- 1982-05-24 JP JP8661082A patent/JPS58204516A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215764U (ja) * | 1988-07-15 | 1990-01-31 | ||
| JPH02297992A (ja) * | 1989-02-21 | 1990-12-10 | Tatsuta Electric Wire & Cable Co Ltd | プリント配線基板 |
| JP2005116604A (ja) * | 2003-10-03 | 2005-04-28 | Toppan Printing Co Ltd | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 |
| JP2005322677A (ja) * | 2004-05-06 | 2005-11-17 | Dt Circuit Technology Co Ltd | キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法 |
| JP4588358B2 (ja) * | 2004-05-06 | 2010-12-01 | 大日本印刷株式会社 | キャパシタ内蔵配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4300115A (en) | Multilayer via resistors | |
| JPS61288498A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPS5923458B2 (ja) | 複合部品 | |
| JPS58204516A (ja) | 厚膜多層回路板 | |
| JPS60249386A (ja) | 機能性基板及びこれを用いた電子回路基板 | |
| US3675095A (en) | Capacitors of constant capacitance | |
| JPS6221260B2 (ja) | ||
| JPS6125234Y2 (ja) | ||
| JPS63122295A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JPS628040B2 (ja) | ||
| JPS62171197A (ja) | 高密度混成集積回路の製造方法 | |
| JPS62266861A (ja) | 薄膜抵抗容量ネツトワ−ク | |
| JPS63169798A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPS6112664Y2 (ja) | ||
| JP2627625B2 (ja) | 積層集積回路 | |
| JPS62213194A (ja) | 厚膜回路基板とその製造方法 | |
| JPH051100Y2 (ja) | ||
| JPS633478B2 (ja) | ||
| JP3865428B2 (ja) | チップ複合電子部品 | |
| JPH02271596A (ja) | 多層ハイブリッド回路の製造方法 | |
| JPH022318B2 (ja) | ||
| JPH05283836A (ja) | 厚膜コンデンサを含む回路基板 | |
| JPS61101015A (ja) | 積層厚膜コンデンサ素子の製造方法 | |
| JPS63141387A (ja) | 厚膜回路基板の製造方法 |