JP2006005189A - セラミック基板およびその製造方法 - Google Patents

セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP2006005189A
JP2006005189A JP2004180437A JP2004180437A JP2006005189A JP 2006005189 A JP2006005189 A JP 2006005189A JP 2004180437 A JP2004180437 A JP 2004180437A JP 2004180437 A JP2004180437 A JP 2004180437A JP 2006005189 A JP2006005189 A JP 2006005189A
Authority
JP
Japan
Prior art keywords
ceramic
insulating layer
ceramic substrate
green sheet
frame connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004180437A
Other languages
English (en)
Inventor
Shuichi Minagawa
修一 皆川
Akihiro Yasuda
明弘 安田
Minanobu Nonomura
実奈展 野々村
Koji Ose
宏次 小瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004180437A priority Critical patent/JP2006005189A/ja
Publication of JP2006005189A publication Critical patent/JP2006005189A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】
多層セラミック基板の加圧焼成時の脱バインダを阻害せずに、フレーム接続部分のセラミック表面のボイドを低減する。
【解決手段】
セラミック基板製造におけるグリーンシートへのパターン印刷段階で、積層体最外層に配置されるグリーンシート5に、グリーンシートのセラミック組成よりも焼結時に緻密化しやすいセラミック粉末ペーストにて、キャップ封止用フレーム接続パターン6を形成しておくことで、フレーム接続部6のみ焼結後のセラミック表面ボイドを低減させる。この方法により、焼結後に形成するフレーム接続部分6のスパッタ膜欠陥は、セラミック基板表面の表面ボイドに付随して少なくなり、フレームを半田接続する際に、半田濡れ不良のない均一な半田を形成することが可能となる。
【選択図】 図2

Description

本発明は、セラミック基板およびその製造方法に関する。
セラミックスの多層化技術は、電子産業部門において重要な技術である。その中で、半導体素子等の高密度実装に必須の多層セラミック基板は、半導体素子等との電気的な接続を形成するために、基板表面のパターンに高い位置精度が要求される。一般に多層セラミック基板は、有機バインダを含むセラミック粉末をシート上に成形するグリーンシート法で作製され、グリーンシートへの導体形成、グリーンシート積層、熱間圧着の後、焼結法で製造される方法が知られている。しかしながら、グリーンシートはビアホールへの導体ペーストの充填、パターン印刷、熱間圧着によって変形を起こす。また、一般的にセラミックスは焼成時に大きな寸法変化(収縮)を伴い、焼成時の寸法変化は原料やプロセスのバラツキの影響を受けやすいため、焼成後の寸法を高精度に保つ事は非常に難しくなる。特に多層セラミック基板は、内部に異なる材料を複合しているため、その寸法精度の確保がいっそう難しく、さらに反り、剥離、膨れ等の発生も大きな問題となってくる。
これらの問題に対処するため、成形体(積層体)に脱バインダ過程および焼結過程を通して加圧しながら焼成する方法がある。例えば特開平5−283272号公報に開示されている。この方法によれば、焼成後の多層セラミック基板の加圧した面の焼結収縮量そのものを小さく抑え、その結果として、焼成後の高い寸法精度を得ることができ、かつ焼結体の反り、剥離、膨れ等を低減させることも可能である。
高い寸法精度で焼成された多層セラミック基板表面には有機薄膜絶縁体および金属薄膜によってLSIやコンデンサ等の半導体素子接続パターンおよびキャップ封止用のフレーム接続パターンを形成する。その後、半導体素子を搭載し、不活性ガスを密閉するためのキャップ封止を行う。
この方法は、セラミック基板の表面寸法は高い精度を達成できるが、絶縁層表面部分の平坦度を劣化させる表面ボイドについては充分ではない。表面ボイドが存在すると、表面にメタルパターンをスパッタ法で形成する場合、表面ボイド上はスパッタ膜が付着せずに欠陥として残存する。
半導体素子接続部は表面導体パターン上に形成されるが、通常、フレーム接続部分のメタルパターンは絶縁層であるセラミック表面にスパッタ法を用いて形成される。このとき、表面ボイドに起因するスパッタ膜の欠陥が存在すると、フレームを半田接続する際に半田濡れ不良に起因する半田内ボイドを発生、接続強度を著しく低下させる。このようなスパッタ膜の欠陥を防止する方法として、特開平8−23169号公報は基板最外層に焼結時に緻密化しやすいグリーンシートを使用することで、絶縁層表面のボイドを低減できることを示している。
特開平5−283272号公報 特開平8−23169号公報
しかしながら、前記特許文献1における成形体(積層体)に脱バインダ過程および焼結過程を通して、通気性の材料を介して加圧しながら焼成する方法を用いた場合、積層体の両面に圧力媒体が接することで脱バインダ性が劣化している。そのため、内層よりも早く焼結が進む(緻密化する)グリーンシートを最外層(基板表面)に使用すると、脱バインダ時のバインダ分解ガスが基板表面から飛散し難くなり、結果的に残留したバインダに起因する内層のボイドが増加し、基板品質を劣化させる。
本発明の目的は、脱バインダを阻害せずに、フレーム接続部分のセラミック表面のボイドを低減するセラミック基板およびその製造法を提供することにある。
本発明は上記目的を達成するため、セラミック基板は、少なくとも表面に導体パターンを有し、絶縁層にガラス成分を含む多層セラミック基板において、キャップ封止用のフレーム接続部分の絶縁層表面が、その他の絶縁層表面部分に比べて平滑とする。
さらに、フレーム接続部分の絶縁層表面が、その他の絶縁層表面部分に比べて密度が高く(ボイドの少ない)構成する。
さらに、フレーム接続部分の絶縁層表面の組成が、その他の絶縁層表面部分に比べてガラス成分を多くする。
さらに、セラミック基板の絶縁層は、ガラス、結晶化ガラス、これらのうちの一種とセラミックスフィラとの複合材とする。
さらに本発明の製造方法は、セラミック組成物に、有機バインダ、溶剤を加えてスラリーを作成し、スラリーで焼成後セラミック絶縁層となるグリーンシートを複数枚形成し、グリーンシートに層間の導通をとる為のビアホールを少なくとも一つ形成し、ペースト状導体によって層間の導通をとる為のビアホールを充填すると共に、グリーンシート片面、もしくは両面に内層導体パターンを印刷し、最外層に配置されるグリーンシートにのみ、ペースト状のセラミックス粉末を印刷し、グリーンシートを所望枚数積層し、熱間圧着し、通気性の材料を介して加圧することで、加圧した面の焼成収縮を抑制しつつ焼結し、焼結体表面に、スパッタ法によるキャップ封止用メタルパターンを形成する。
本発明によれば、キャップ封止用フレームを接続する部分のセラミック表面ボイドを低減することで、その上に形成されるスパッタ膜の欠陥を少なくし、半田濡れ不良のないフレーム接続を実現できる。
本発明の実施例では、セラミック基板は有機バインダを含むセラミック粉末をシート上に成形するグリーンシート法で作製し、上下間の導通を得るためのビアホールを、グリーンシートへの穴明け、導体ペーストの充填により形成し、その後、スクリーン印刷法でグリーンシート表面に導体ペーストを印刷、パターンを形成する。このとき、基板最外層に積層されるグリーンシート上のフレーム接続該当部に、グリーンシートよりも焼結時に緻密化の容易な組成からなるセラミックペーストを印刷しておく。その後、グリーンシートを所望枚数積層、プレス機等で熱間圧着してグリーンシート同士を接着、焼結を実施するが、緻密化の容易な組成を形成したフレーム接続部分のみ、他の表面よりも表面ボイドが少なくなる。また、フレーム接続部分は基板全体の表面積に比べて十分小さいので、焼結が早く進むことで、脱バインダ時のバインダ分解ガスが、基板表面から飛散し難くなる弊害は少ない。フレーム接続該当部に印刷するセラミックペースト組成としては、絶縁層を形成するグリーンシートよりも焼結時に緻密化しやすいことが重要となる。そのため、セラミックペースト組成としては、グリーンシートよりも有機バインダや可塑材の量を少なくして焼結前のセラミック粉末密度を上げたもの、グリーンシートよりもガラス成分を多くして焼結温度を下げたもの、粉末粒径を細かくして焼結性を向上させたものの中から選定される。また、これらの組合わせも効果的である。これら方法によって焼成されたセラミック基板表面に有機薄膜絶縁体をスピンコートにて形成し、フレーム接続部分および表面との接合が必要な部分をレジスト、露光処理、あるいはレーザーにて除去後、その部分にスパッタ法で金属薄膜を形成する。この段階でフレーム接続部分のスパッタ膜欠陥は、セラミック基板表面の表面ボイドに付随して少ない。その後、半導体素子を搭載し、不活性ガスを封入した上でフレームの接続を行う。フレームは半田にて接続するが、接続される側のスパッタ膜には欠陥が少ないため、半田濡れ不良のない均一な半田を形成することが可能である。
以下、本発明を実施例によってさらに詳細に示すが、本発明はこれに限定されない。
図1および図2に本発明のセラミック多層配線基板製造方法の一実施例を示す。図1と図2は一連の工程を示すが、一つの図に収まらないために2つの図に分割したもので、丸で囲んだ数字のとおりに連続している。まず、ホウケイ酸ガラスを主成分とした粒径0.001〜0.010mmのガラス粉末に、セラミックフィラとして粒径0.001〜0.015mmのムライト粉末を体積比率で30〜40%加えた混合セラミック粉末に、有機バインダ、可塑剤を加えてスラリーを作成し、ドクターブレードを用いたキャスティング法によって、焼成後セラミック絶縁層となるグリーンシート1を複数枚形成する。上記で、セラミック絶縁層は、ガラスおよび結晶化ガラスのうちの少なくとも一種とセラミックスフィラとの複合材とすることができる。
次に、図1の左側の工程で示すように、上記グリーンシート1に、パンチングで、セラミック絶縁層間の導通をとる為のビアホール2を形成する。そして、銅粉末にビヒクルを加えたペースト状銅粉末を穴埋め印刷によって、上記ビアホール2に充填し、セラミック絶縁層間の導通をとる銅ビアホール3を形成する。さらに、銅ビアホール3を形成したグリーンシート1に銅粉末にビヒクルを加えたペースト状銅粉末を印刷し、グリーンシート上にパターン4を形成する。
図1の右側の工程で示すように、最外層(表面)に配置されるグリーンシートのみ、パターン4を形成後にプレス機を用いて圧力1kgf/cm2〜10kgf/cm2でパターンを平坦化してグリーンシート5とする。その後、グリーンシートと同粒径のホウケイ酸ガラスを主成分としたガラス粉末に、セラミックフィラとしてグリーンシートと同粒径のムライト粉末を体積比率で15〜25%加えた混合セラミック粉体に、ビヒクルを加えペースト状にしたセラミック粉末をフレーム接続部6に印刷する。
次に図2に示すごとく、パターン4を形成した複数枚のグリーンシート1を順次積み重ね、パターン6を形成したグリーンシート5を最外層に配置した積層体7を得る。この積層体7を、プレス機を用いて圧力150kgf/cm2〜200kgf/cm2の範囲で熱間圧着し、圧着体8とする。
得られた圧着体8の表裏面に難焼結性の敷粉シート9を配置した上で、窒素、水蒸気雰囲気中で0.5〜10kgf/cm2の範囲で加圧しながら780〜920℃で5〜20時間、脱バインダを行う。その後、連続して窒素雰囲気中、銅の融点以下の温度でセラミック絶縁層、銅を焼結させる。焼成後敷粉シート9の除去のために、0.01mmSiC砥粒の研磨布で湿式研磨を行い、表面パターンを露出させセラミック基板10を得る。得られたセラミック基板10の表面ボイド深さは、フレーム接続部6で0.02mm以下、そのほかの部分で0.05mm以下であり、フレーム接続部6の絶縁層表面が、その他の絶縁層表面部分に比べて平滑であった。
その後、さらセラミック基板10表面をポリッシュ研磨でさらに平滑にし、絶縁層となるポリイミド樹脂11をスピンコート法にて0.004〜0.008mm厚さで形成、熱硬化させた後、エキシマレーザーにてフレーム接続部分12および半導体素子接続部分13を除去する。次に、薄膜導体層をスパッタ法にて0.002〜0.006mm厚さで形成、レジスト塗布後、露光にてパターンを形成する。その後、レジスト除去とともに薄膜導体層パターンであるフレーム接続部分メタルパターン14および半導体素子接続部分メタルパターン15を形成する。上記方法で形成したフレーム接続部分のメタルパターン14に欠陥はみられなかった。
上記で得られるグリーンシート5上に、フレーム接続部6を形成するためのセラミックペーストに、グリーンシートと同組成となるホウケイ酸ガラスを主成分とした粒径0.001〜0.006mmのガラス粉末に、セラミックフィラとして粒径0.001〜0.010mmのムライト粉末を体積比率で30〜40%加えた混合セラミック粉末を使用したセラミックペーストにおいても、上記の実施例と同様に、フレーム接続部分メタルパターン14に欠陥はみられなかった。
上述の実施例で記載した組成、寸法、製造工程は一例であり、本発明の主旨を逸脱することなく、他の組成、寸法、製造工程にすることができる。
本発明の一実施例を示す図である。 図1に連続する本発明の一実施例を示す図である。
符号の説明
1 グリーンシート
2 ビアホール
3 銅ビアホール
4 パターン
5 パターン4を平坦化したグリーンシート
フレーム接続部
最外層にグリーンシート5を配置したグリーンシート1の積層体
積層体7から得られる圧着体
難焼結性の敷粉シート
セラミック基板
ポリイミド樹脂
ポリイミド除去後のフレーム接続部分
ポリイミド除去後の半導体素子接続部分
フレーム接続部分メタルパターン
半導体素子接続部分メタルパターン

Claims (5)

  1. 少なくとも表面に導体パターンを有し、絶縁層にガラス成分を含む多層セラミック基板において、キャップ封止用のフレーム接続部分の絶縁層表面が、その他の絶縁層表面部分に比べて平滑であることを特徴とするセラミック基板。
  2. 前記フレーム接続部分の絶縁層表面が、その他の絶縁層表面部分に比べて密度が高いことを特徴とする請求項1記載のセラミック基板。
  3. 前記フレーム接続部分の絶縁層表面の組成が、その他の絶縁層表面部分に比べてガラス成分が多いことを特徴とする請求項1または2記載のセラミック基板。
  4. 前記セラミック基板の絶縁層は、ガラスおよび結晶化ガラスのうちの少なくとも一種とセラミックスフィラとの複合材であることを特徴とする請求項1及至3のいずれかの項記載のセラミック基板。
  5. セラミック組成物に、有機バインダ、溶剤を加えてスラリーを作成する工程と、
    上記スラリーで焼成後セラミック絶縁層となるグリーンシートを複数枚形成する工程と、
    上記グリーンシートに層間の導通をとる為のビアホールを少なくとも一つ形成する工程と、
    ペースト状導体によって上記層間の導通をとる為のビアホールを充填すると共に、グリーンシート片面、もしくは両面に内層導体パターンを印刷する工程と、
    最外層に配置されるグリーンシートにのみ、ペースト状のセラミックス粉末を印刷する工程と、
    グリーンシートを所望枚数積層し、熱間圧着する工程と、および
    通気性の材料を介して加圧することで、加圧した面の焼成収縮を抑制しつつ焼結させる工程と、
    からなり、焼結体表面に、スパッタ法によるキャップ封止用メタルパターンを形成することを特徴とする多層セラミック基板の製造方法。
JP2004180437A 2004-06-18 2004-06-18 セラミック基板およびその製造方法 Pending JP2006005189A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004180437A JP2006005189A (ja) 2004-06-18 2004-06-18 セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180437A JP2006005189A (ja) 2004-06-18 2004-06-18 セラミック基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006005189A true JP2006005189A (ja) 2006-01-05

Family

ID=35773299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180437A Pending JP2006005189A (ja) 2004-06-18 2004-06-18 セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006005189A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147157A (ja) * 2007-12-14 2009-07-02 Hitachi Metals Ltd 多層セラミック基板及びその製造方法、電子部品
JP2009147160A (ja) * 2007-12-14 2009-07-02 Hitachi Metals Ltd 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147157A (ja) * 2007-12-14 2009-07-02 Hitachi Metals Ltd 多層セラミック基板及びその製造方法、電子部品
JP2009147160A (ja) * 2007-12-14 2009-07-02 Hitachi Metals Ltd 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品

Similar Documents

Publication Publication Date Title
US7833370B2 (en) Method for manufacturing a ceramic multi-layered substrate
US8105453B2 (en) Method for producing multilayer ceramic substrate
CN101874429B (zh) 陶瓷复合多层基板及其制造方法以及电子元器件
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
WO2007083811A1 (ja) 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
JP2584911B2 (ja) ガラス−セラミック多層回路基板の製造方法
JP2003246680A (ja) 多層セラミック基板の製造方法
JP2003110238A (ja) ガラスセラミック多層基板の製造方法
US20100038013A1 (en) Method for manufacturing multilayer ceramic electronic device
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JPH06100377A (ja) 多層セラミック基板の製造方法
JP2006005189A (ja) セラミック基板およびその製造方法
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JPH0730253A (ja) 多層セラミック基板の製造方法
JP3112258B2 (ja) 回路基板とその製造方法
JPH11214839A (ja) 回路基板の製造方法
JP2003095755A (ja) 低温焼成セラミック回路基板の製造方法
JPH0745956A (ja) 多層セラミックス基板の製造方法
JP5692469B2 (ja) 電子部品およびその製造方法
JPH07170074A (ja) セラミック多層回路基板の製造方法
JP2004095753A (ja) 多層セラミック基板の製造方法
JPH025026B2 (ja)

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20060424

Free format text: JAPANESE INTERMEDIATE CODE: A7424