CN116646310A - 封装结构及方法 - Google Patents

封装结构及方法 Download PDF

Info

Publication number
CN116646310A
CN116646310A CN202210139700.3A CN202210139700A CN116646310A CN 116646310 A CN116646310 A CN 116646310A CN 202210139700 A CN202210139700 A CN 202210139700A CN 116646310 A CN116646310 A CN 116646310A
Authority
CN
China
Prior art keywords
chip
organic substrate
packaging
solder
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210139700.3A
Other languages
English (en)
Inventor
俞军
徐烈伟
周海英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fudan Microelectronics Group Co Ltd
Original Assignee
Shanghai Fudan Microelectronics Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fudan Microelectronics Group Co Ltd filed Critical Shanghai Fudan Microelectronics Group Co Ltd
Priority to CN202210139700.3A priority Critical patent/CN116646310A/zh
Publication of CN116646310A publication Critical patent/CN116646310A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种封装结构及方法，该封装结构包括：有机基板，所述有机基板的上表面焊接有芯片，所述芯片的上表面粘结有散热片；所述有机基板的下表面焊接有焊柱。利用本发明方案，可以提高焊点寿命，满足高性能芯片的封装需求。

Description

封装结构及方法
技术领域
本发明涉及芯片封装技术领域，具体涉及一种封装结构及方法。
背景技术
随着半导体芯片集成程度越来越高，传统的封装形式受到挑战。芯片引脚数、引脚密度、工作速率以及功耗等不断提高，封装尺寸也随之变大。FCBGA(Flip Chip-Ball GridArray，倒装球栅阵列)封装是目前高集成度芯片封装的最佳选择方式，FCBGA封装的基板线宽线距达到陶瓷管壳的1/3，走线密度迅速提高，电性损耗减少，广泛应用于工业市场。而随着封装尺寸的增加，芯片与基板之间的热失配问题愈发严重。为了减少芯片与基板之间由于热失配引起的焊点形变，通常选择CTE(Coefficient of Thermal Expansion，热膨胀系数)较小的基板板芯材料(CTE约为6～8X10-6℃-1)，与芯片CTE(约为3X10-6℃-1)比较接近，芯片与基板之间的热匹配得到了改善，器件可靠性得以提高。然而，当器件焊接到印刷电路板上时，由于印刷电路板的热膨胀系数(约为17～25X10-6℃-1)远高于基板和芯片，如图1所示。从焊接温度下降到室温过程中，如图2所示，印刷电路板21收缩速度远高于基板22和芯片23，印刷电路板21和基板22会产生翘曲。相应地，印刷电路板21与基板22之间焊点会产生切应力并发生形变，焊点疲劳寿命变得敏感，随着封装尺寸继续增加，焊点疲劳寿命逐渐降低，焊点有效寿命缩短。
发明内容
本发明实施例提供一种封装结构及方法，以提高焊点寿命，满足高性能芯片的封装需求。
为解决上述技术问题，本发明实施例提供如下技术方案：
本发明实施例一方面提供一种封装结构，包括：有机基板，所述有机基板的上表面焊接有芯片，所述芯片的上表面粘结有散热片；所述有机基板的下表面焊接有焊柱。
可选地，所述散热片为平板中空结构。
可选地，所述散热片的内表面与所述芯片的上表面通过导热胶相粘结。
可选地，所述散热片的四周与所述有机基板通过粘结胶相粘结。
可选地，所述芯片的下表面设置有多个芯片凸点，所述有机基板的上表面敷设有多个焊盘，所述芯片通过所述芯片凸点焊接在所述焊盘上。
可选地，所述多个芯片凸点中间填有下填充料。
可选地，所述焊柱为高铅焊柱。
可选地，所述焊柱通过SAC305焊料焊接在所述有机基板的下表面。
本发明实施例另一方面提供一种封装方法，所述方法包括：
将芯片焊接到有机基板的上表面；
在所述芯片和所述有机基板之间填入下填充料；
在所述芯片上表面粘结散热片；
在所述有机基板的下表面焊接焊柱。
可选地，所述焊柱为高铅焊柱。
本发明实施例另一方面提供一种芯片，所述芯片具有上面所述的封装结构。
本发明实施例提供的封装结构及方法，结合了FCBGA和CCGA两者的优点，采用FCCGA封装结构，利用焊柱的柔韧特性释放基板与印刷电路板之间的焊接点应力，既解决了FCBGA基板与印刷电路板之间CTE差距大引起的热应力蠕变问题，又弥补了CCGA的尺寸、层数生产局限而引起的电性能下降的不足，可以适用于高性能芯片的大尺寸封装，同时满足高可靠性焊接寿命。
附图说明
图1是现有技术中器件材料CTE差异示意图；
图2是基板与印刷电路板翘曲状态示意图；
图3是现有技术中CCGA封装结构的侧视图；
图4是本发明实施例提供的FCCGA封装结构的侧视图；
图5是本发明实施例提供的封装方法的流程图；
图6至图9是本发明实施例中封装过程中器件状态示意图。
附图标记说明：
1、散热片；2、导热胶；3、芯片；4、芯片凸点；5、下填充料；6、粘结胶；7、有机基板；8、焊料；9、焊柱。
具体实施方式
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
CCGA(Ceramic Column Grid Array，高温陶瓷柱栅阵列)封装是宇航级产品主要的封装形式。图3示出了现有技术中CCGA封装结构的侧视图，CCGA封装选择细长的高铅焊柱与印刷电路板焊接，通过焊柱自身形变有效缓解高温陶瓷管壳和印刷电路板(图中未示出)之间因CTE失配而产生的应力。国际上FPGA(Field Programmable Gate Array，现场可编程门阵列)、DSP(Digital Signal Processing，数字信号处理)、SoC(System on Chip，片上系统)等高可靠性产品主要使用CCGA封装形式，陶瓷管壳布线层数最高达到25层。但高温陶瓷管壳由于制造工艺能力限制，当陶瓷管壳尺寸超过40mm和布线层数超过28层时，陶瓷管壳的制造工艺成为瓶颈，满足不了高性能的芯片封装需求。另外，由于布线长度过长，器件的电性能也有所下降。
针对现有技术中FCBGA封装存在的问题，本发明实施例提出了一种封装结构及方法，结合了FCBGA和CCGA两者的优点，既解决了FCBGA基板与印刷电路板之间CTE差距大引起的热应力蠕变问题，又弥补了CCGA的尺寸、层数生产局限而引起的电性能下降的不足。
本发明实施例提供的封装结构的特点，可以称其为FCCGA(Flip chip-ColumnGrid Array，基板柱栅阵列)封装结构。如图4所示，是本发明实施例提供的FCCGA封装结构的侧视图。
该封装结构包括：有机基板7，有机基板7的上表面焊接有芯片3，芯片3的上表面粘结有散热片1；有机基板7的下表面焊接有焊柱9，比如可以是高铅焊柱等。所述焊柱9通过焊料8焊接在所述有机基板7的下表面，焊料8具体可以使用SAC305焊料。
在本发明实施例中，所述散热片1采用平板中空结构。参照图4，散热片1的内表面与芯片3的上表面通过导热胶2相粘结；散热片1的四周与有机基板7通过粘结胶6相粘结。
所述芯片3的下表面设置有多个芯片凸点4，所述有机基板7的上表面敷设有多个焊盘，所述芯片通过所述芯片凸点焊接在所述焊盘上。
另外，在多个芯片凸点4中间还填充有下填充料5。下填充料5是一种有机物，是倒装封装的常用材料，例如环氧树脂。其主要目的是缓解芯片凸点上端与芯片根部以及凸点下端点与有机基板焊点应力。
本发明实施例提供的封装结构，结合了FCBGA和CCGA两者的优点，采用FCCGA封装结构，利用焊柱的柔韧特性释放基板与印刷电路板之间的焊接点应力，既解决了FCBGA基板与印刷电路板之间CTE差距大引起的热应力蠕变问题，又弥补了CCGA的尺寸、层数生产局限而引起的电性能下降的不足，可以适用于高性能芯片的大尺寸封装，同时满足高可靠性焊接寿命。
相应地，本发明实施例还提供一种封装方法，如图5所示，是本发明实施例提供的封装方法的流程图。该封装方法包括以下步骤：
首先，在步骤501，将芯片焊接到有机基板的上表面。
具体地，在所述芯片的下表面设置有多个芯片凸点，所述有机基板的上表面敷设有多个焊盘，将所述芯片通过所述芯片凸点焊接在所述焊盘上，如图6所示。
在步骤502，在所述芯片和所述有机基板之间填入下填充料，如图7所示。
在步骤503，在所述芯片上表面粘结散热片，如图8所示。
具体地，所述散热片采用平板中空结构，通过导热胶将散热片的内表面与芯片的上表面相粘结；另外，还可将通过粘结胶将散热片的四周与有机基板相粘结。
步骤504，在所述有机基板的下表面焊接焊柱，如图9所示。
所述焊柱有多个，具体可以采用高铅焊柱，通过焊料将焊柱焊接在所述有机基板的下表面。
本发明实施例提供的封装方法，结合了FCBGA和CCGA两者的优点，采用有机基板，将芯片焊接到有机基板的上表面，在有机基板的下表面焊接焊柱，利用焊柱的柔韧特性释放基板与印刷电路板之间的焊接点应力，既解决了FCBGA基板与印刷电路板之间CTE差距大引起的热应力蠕变问题，又弥补了CCGA的尺寸、层数生产局限而引起的电性能下降的不足，可以适用于高性能芯片的大尺寸封装，同时满足高可靠性焊接寿命。
相应地，本发明实施例还提供一种芯片，所述芯片具有上面所述的FCCGA封装结构。
本发明实施例提供的FCCGA封装结构，采用有机基板材料取代CCGA封装结构中的陶瓷管壳，能大大提高器件布线密度，满足器件高性能的要求。同时，利用焊柱采用SAC305焊料连接器件，既通过焊柱自身形变很好地释放了基板和印刷电路板之间因CTE不匹配而产生的应力，又利用了器件植柱焊料SAC305熔点与板级有铅焊料的熔点34度的温差，板级焊接过程中器件端焊柱变化小，有效降低了焊柱倾斜和短路的几率，使得该封装结构可兼备高性能和高可靠性的特点，可广泛应用于工业、晶频及宇航领域。
国际上FPGA(Field Programmable Gate Array,现场可编程门阵列)、DSP(Digital Signal Processing，数字信号处理)、SoC(System on a Chip,片上系统)等高可靠性产品主要使用CCGA封装形式，陶瓷管壳布线层数最高达到25层。但当芯片管脚达到10，000+，在满足高速信号的前提下，按照陶瓷管壳的布线规则，封装尺寸超过40mm和管壳布线超过28层时，陶瓷管壳制造工艺不能满足目前生产要求。而采用本发明实施例提供的FCCGA封装结构，芯片管脚可达到10,000+，封装管脚可达到2000+，封装尺寸可以达到50X50mm，满足高性能、可靠性封装需求。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/“，表示前后关联对象是一种“或”的关系。
本发明实施例中出现的“多个”是指两个或两个以上。
本发明实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本发明实施例中对设备个数的特别限定，不能构成对本发明实施例的任何限制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种封装结构，其特征在于，包括：有机基板，所述有机基板的上表面焊接有芯片，所述芯片的上表面粘结有散热片；所述有机基板的下表面焊接有焊柱。
2.根据权利要求1所述的封装结构，其特征在于，所述散热片为平板中空结构。
3.根据权利要求2所述的封装结构，其特征在于，所述散热片的内表面与所述芯片的上表面通过导热胶相粘结。
4.根据权利要求2所述的封装结构，其特征在于，所述散热片的四周与所述有机基板通过粘结胶相粘结。
5.根据权利要求1所述的封装结构，其特征在于，所述芯片的下表面设置有多个芯片凸点，所述有机基板的上表面敷设有多个焊盘，所述芯片通过所述芯片凸点焊接在所述焊盘上。
6.根据权利要求5所述的封装结构，其特征在于，所述多个芯片凸点中间填有下填充料。
7.根据权利要求1至6任一项所述的封装结构，其特征在于，所述焊柱为高铅焊柱。
8.根据权利要求7所述的封装结构，其特征在于，所述焊柱通过SAC305焊料焊接在所述有机基板的下表面。
9.一种封装方法，其特征在于，所述方法包括：
将芯片焊接到有机基板的上表面；
在所述芯片和所述有机基板之间填入下填充料；
在所述芯片上表面粘结散热片；
在所述有机基板的下表面焊接焊柱。
10.根据权利要求9所述的封装方法，其特征在于，所述焊柱为高铅焊柱。
11.一种芯片，其特征在于，所述芯片具有如权利要求1至8任一项所述的封装结构。
CN202210139700.3A 2022-02-15 2022-02-15 封装结构及方法 Pending CN116646310A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210139700.3A CN116646310A (zh) 2022-02-15 2022-02-15 封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210139700.3A CN116646310A (zh) 2022-02-15 2022-02-15 封装结构及方法

Publications (1)

Publication Number Publication Date
CN116646310A true CN116646310A (zh) 2023-08-25

Family

ID=87638686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210139700.3A Pending CN116646310A (zh) 2022-02-15 2022-02-15 封装结构及方法

Country Status (1)

Country Link
CN (1) CN116646310A (zh)

Similar Documents

Publication Publication Date Title
US10163865B2 (en) Integrated circuit package assembly
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US6507119B2 (en) Direct-downset flip-chip package assembly and method of fabricating the same
US8368195B2 (en) Semiconductor device including arrangement to control connection height and alignment between a plurity of stacked semiconductor chips
US7863731B2 (en) Heat-dissipating structure and heat-dissipating semiconductor package having the same
JP6847266B2 (ja) 半導体パッケージおよびその製造方法
TWI601219B (zh) 電子封裝件及其製法
WO2009116517A1 (ja) 電子装置及びその製造方法
JP2009212315A (ja) 半導体装置及びその製造方法
US10475741B2 (en) Chip
EP3327769B1 (en) Apparatus and manufacturing method
JP2007109790A (ja) フリップチップ型半導体装置
JP2011044512A (ja) 半導体部品
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JPWO2019054509A1 (ja) 半導体素子の実装構造及び半導体素子と基板との組み合わせ
JP3864259B2 (ja) 基板接合ｃ４ハンダ・ボールの疲労寿命の延長
US20180040792A1 (en) Semiconductor module and method for manufacturing the same
JP2011103358A (ja) 半導体実装構造体
US6750552B1 (en) Integrated circuit package with solder bumps
US20080164604A1 (en) Heat dissipating semiconductor package
WO2023241304A1 (zh) 芯片封装方法及芯片
JPH0855875A (ja) 半導体装置
CN116646310A (zh) 封装结构及方法
JP2002026073A (ja) 半導体装置およびその製造方法
KR20150136578A (ko) 전자 패키징 조립체용 상호 접속 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination