JP2009523315A - ナノ構造をベースとしたパッケージの相互接続 - Google Patents

ナノ構造をベースとしたパッケージの相互接続 Download PDF

Info

Publication number
JP2009523315A
JP2009523315A JP2008545697A JP2008545697A JP2009523315A JP 2009523315 A JP2009523315 A JP 2009523315A JP 2008545697 A JP2008545697 A JP 2008545697A JP 2008545697 A JP2008545697 A JP 2008545697A JP 2009523315 A JP2009523315 A JP 2009523315A
Authority
JP
Japan
Prior art keywords
template
die
nanostructure
nano
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008545697A
Other languages
English (en)
Other versions
JP5546765B2 (ja
Inventor
ソ，デウン
ララヴィカー，ナチケット，アール
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2009523315A publication Critical patent/JP2009523315A/ja
Application granted granted Critical
Publication of JP5546765B2 publication Critical patent/JP5546765B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/712—Integrated with dissimilar structures on a common substrate formed from plural layers of nanosized material, e.g. stacked structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Abstract

本発明の一実施例は、相互接続技術に関する。ダイ上には、ナノ構造隆起部が形成される。ナノ構造隆起部は、ナノ寸法の開口を定形するテンプレートと、該ナノ寸法の開口から延伸する金属ナノワイヤとを有する。ダイは、ナノ構造隆起部を介して、基板に取り付けられる。

Description

本発明の実施例は、ナノテクノロジーの分野に関し、特に、パッケージ化の際のナノテクノロジーに関する。
通常、現在の第1レベルの相互接続技術は、ステンシル印刷法またはめっき法のいずれかを用いた、シリコンダイ上への銅（Cu）のような金属の隆起部の形成、および基板側でのはんだ形成、の過程を含む。チップ取付過程の間、はんだがリフロー処理され、ダイと基板の間に、電気的相互接続が形成される。
既存の相互接続技術は、いくつかの問題または限界を有する。まず、金属は、特に高電流密度において、電気泳動に対する影響を受けやすい。高密度相互接続の場合、隆起部のピッチおよび寸法は、より小さくなるため、金属隆起部により通電される電流密度も増大する。これにより、電気泳動の影響がより一層激しくなり、信頼性に関して深刻なリスクが生じる。第2に、高密度相互接続では、入力／出力（I/O）ピッチ、さらには隆起部の寸法を減少させる必要がある。プロセッサダイ用の既存の隆起部ピッチは、約180μｍである。抵抗の上昇および電気泳動の問題のため、既存の材料と局部的処理方法を用いて、ナノメートルスケールの相互接続（例えば30μm以下のオーダ）を得ることは、極めて難しい。
本発明の実施例は、本発明の実施例の説明に使用される以下の説明および添付図面を参照することにより、明らかとなろう。
本発明の実施例は、相互接続技術に関する。ダイ上に、ナノ構造隆起部が形成される。ナノ構造隆起部は、ナノ寸法の開口を定形するテンプレートと、該ナノ寸法の開口から延伸する金属ナノワイヤとを有する。ダイは、ナノ構造隆起部を介して、基板に取り付けられる。
以下の記載では、多くの特定の実施例について示す。しかしながら、本発明の実施例は、これらの特定の詳細を含まずに、実施することができることが理解される。例えば他の例では、この記載の理解を妨げることを避けるため、周知の回路、構造および技術は、示されていない。
本発明の一実施例は、通常、フローチャート、フロー図、構造図、またはブロック図として示される方法として、説明される。フローチャートは、一連のプロセスとしての作動を示すものであるが、多くの作動は、並列にまたは同時に実施することも可能である。また、作動の順番は、再配置されても良い。プロセスは、その作動が完遂した際に終了する。プロセスは、方法、プログラム、手順、製作もしくは加工方法等に対応しても良い。
本発明の実施例は、ダイ−基板相互接続用の技術である。金属ナノ構造は、微細ピッチの相互接続隆起部として使用され、高電流の流通に使用される。ナノ構造隆起部は、ナノ寸法の開口（例えばポアまたは孔）を有するテンプレートを有する。テンプレートは、アノダイズ処理された酸化アルミニウム（AAO）テンプレート、またはメゾ多孔質ポリカーボネートテンプレートであっても良い。金（Au）、銀（Ag）または銅（Cu）のような高規則金属ナノワイヤは、AAOまたはポリカーボネートのテンプレート上で、ナノ寸法開口から垂直に成長する。金属ナノワイヤは、電気的および熱的導電経路として機能する。金属ナノワイヤは、高通電容量を示す。例えば、ナノワイヤは、最大108A／cm2の通電容量を有し、この値は、従来のミクロンサイズのAuの値に比べて2桁大きい。微細寸法のため、ナノ構造隆起部により、高密度相互接続用の、極めて微細なピッチが提供される。また、ナノワイヤの高通電容量により、高電流密度で生じやすい電気泳動のリスクが軽減される。ナノ構造をベースとしたパッケージ相互接続は、超高電力相互接続用途に適している。
図1Aは、本発明の一実施例を実施する際の製造システム10を示す図である。システム10は、ウェハ加工段階15、ウェハ隆起化段階17、ウェハ調製段階18、ウェハのダイシング段階20、被覆段階30、評価段階40、およびボード組立段階50を有する。システム10は、半導体パッケージプロセスの製造フローを示している。
ウェハ加工段階15では、多くのダイスを有するウェハが加工される。個々のダイスは、マイクロプロセッサ、メモリ装置、インターフェース回路等、いかなるマイクロ電子装置であっても良い。ウェハ加工段階105は、半導体加工の典型的なプロセスを有し、例えば、ウェハ表面の調製、二酸化珪素（SiO2）の成長処理、パターン処理とその後の、所望の電気的特性を得るためのドーパントの注入処理もしくは拡散処理、ゲート誘電体の成長もしくは成膜処理、絶縁材料の成長もしくは成膜処理、ならびに金属および絶縁材料の層の成膜と、それを所望のパターンにするエッチング処理等を有する。通常の場合、金属層は、アルミニウム、または最近は銅で構成される。「ビア」と呼ばれる絶縁材料内のエッチングホールにより、各種金属層が相互接続される。
ウェハ隆起化段階17では、ウェハに、パッケージ相互接続用の取付隆起部が提供される。ナノワイヤを有するナノ構造隆起部が、成膜、コーティングされ、またはウェハに取り付けられる。隆起化プロセスは、蒸着、パターン化、金属成膜、エッチング等の工程を含んでも良い。ナノ構造隆起部は、被覆段階30において、個々のダイスの基板への取付に使用される。この段階は、ウェハ加工段階15と統合されても良い。
ウェハ調製段階18では、パッキング用および評価用のダイスを有するウェハが調製される。この段階の間、ウェハは、パターン処理後に仕分けされる。ウェハの欠陥をチェックするため、検査が実施される。その後、ウェハは、バッキングテープに取り付けられ、ウェハの背面がこのテープに接着される。接着テープは、その後の段階の間、ハンドリング用の機械的な支持を提供する。
ウェハのダイシング段階20では、ウェハが個々のダイスにダイカットされ、切断され、または裁断される。高精度の切断刃および画像認識ユニットが使用されても良い。ウェハ上に、脱イオン水を分散することにより、ダイシング段階での、いかなる残量粒子または汚染物も除去することができる。その後、ウェハは、高回転速度でのスピン乾燥処理により乾燥される。
被覆段階30では、ダイスおよびパッケージ基板が取り囲まれる。ダイスは、均一なものであっても、不均一なものであっても良い。被覆処理は、複合材ペーストを印刷するステップ、ダイスを配置するステップ、フリップチップをフラクシングし、配置するステップ、リフロー処理するステップ、またはダイ上のナノ構造隆起部を、基板上の金属パッドに熱音波接合するステップを有する。検査するステップ、十分に分散させるステップ、および硬化処理するステップ等を含む、追加処理操作が実施されても良い。統合熱拡散器（HIS）をダイと基板の組立体に設置しても良い。ダイスおよび基板の被覆された組立体は、評価を行うことが可能なパッケージとなる。
評価段階40では、各種条件下で、パッケージに対して、1または2以上の試験が実施される。試験は、高加速応力試験（HAST）またはバイアス化HASTであっても良い。パッケージは、電力供給されても、されなくても良い。評価段階40は、任意であっても良い。
ボード組立段階50では、パッケージが印刷回路ボードに組み付けられる。この段階では、装置パッケージがボードに取り付けられる。この段階は、各種はんだ処理プロセス、リフロー処理、試験および検査を含んでも良い。その後、組み立てられたボードは、システムまたはユニットのプラットフォームに装着される。
図1Bは、本発明の一実施例による適用システム100を示す図である。システム100は、携帯通信モジュールを表している。これは、システムオンパッケージ（SOP）110と、中間周波数処理ユニット160と、ベースバンド処理ユニット165とを有する。
SOP110は、携帯通信モジュールのフロントエンド処理ユニットを表す。これは、集中パッシブ部材およびRF部材が集積された、無線通信機装着オンパッケージである。これは、アンテナ115、送受切替器120、フィルタ125、システムオンチップ（SOC）150、パワーアンプ（PA）180、およびフィルタ185を有する。
アンテナ115は、RF信号を受信し、伝送する。これは、LおよびCバンド無線用の、小型マイクロストリップおよびストリップラインで構成される。送受切替器120は、アンテナ115を受信器に結合したり、アンテナ115を送信器に結合したりするスイッチとして機能する。フィルタ125および185は、5.8GHzでのCバンドLTCC-ストリップラインフィルタであり、電気電子技術者協会（IEEE）802.11無線局部領域ネットワーク（WLAN）に適した200MHzの狭小バンド特性である。SOC150は、低ノイズアンプ（LNA）130、周波数逓降器（down converter）135、局部的電圧制御オシレータ（VCO）140、アップコンバータ170、およびドライバアンプ175を有する。LNA130は、受信信号を増幅する。周波数逓降器は、RF信号を、IF処理ユニット160で処理されるIFバンドに変換する混合器である。アップコンバータ170は、IF信号を適正な伝送用RF信号に変換する混合器である。VOC140は、適正な周波数で、周波数逓降器およびアップコンバータ用の変調信号を発生する。ドライバアンプ175は、PA180を駆動する。PA180は、伝送用の送信信号を増幅する。
IF処理ユニット160は、アナログ部材を有し、これにより受信および送信用のIF信号が処理される。このユニットは、適当な周波数帯域での、バンドパスフィルタおよびローパスフィルタを含んでも良い。ベースバンド処理ユニット165は、アナログデジタル変換器（ADC）およびデジタルアナログ変換器（DAC）を有しても良く、アナログ信号がデジタルデータに、またはその逆に変換される。これは、メモリと、デジタルデータを処理する周辺部材とを有するデジタルプロセッサを有しても良い。
SOP110は、EP技術を用いた、モノリシックマイクロ波集積回路（MMIC）用の、マルチレイヤの3次元（3D）構造であっても良い。これは、低温同時焼成セラミックス（LTCC）技術および有機系の技術を用いて実施される。3D構造は、平面アンテナ115を提供するための層10と、フィルタ125および185用の層20、22、および24と、SOC150用の層30とを有するマルチレイヤ、モノリシックマイクロ波集積回路（MMIC）、ならびにEP技術を用いたパッシブ部材を含んでも良い。特に、MMICは、パッケージ化された装置35を有し、この装置は、相互接続隆起部として金属ナノ構造を有する。
図2Aは、本発明の一実施例によるパッケージ200を示す図である。パッケージ200は、図1Aに示す被覆段階130後の完成されたパッケージ、または図1Bに示すパッケージ化装置35を示す。これは、基板210とダイ230とを有する。
基板210は、パッケージ基板であり、これは、ダイ230の支持および電気的相互接続を提供する。基板210は、シリコンまたは何らかのセラミックまたは高分子基板のような、いかなる適当な材料であっても良い。基板210は、基板パッド220を有する。基板パッド220は、基板210の上部表面に配置され、ダイ230との相互接続用の接触点が提供される。
ダイ230は、いかなる半導体ダイであっても良い。これは、マイクロプロセッサ、メモリ、インターフェースチップ、集積回路等のようなマイクロ電子装置を有しても良い。ダイ230は、多数のナノ構造隆起部250によって、基板210に取り付けられる。ナノ構造隆起部250により、基板210上の基板パッド220との相互接続が提供される。ナノ構造隆起部250は、後述する加工技術を用いて加工されても良い。ダイ230は、少なくとも2つの技術を用いて、基板210に取り付けることができる：はんだ接合技術および熱音波接合技術である。はんだ接合技術が使用される場合、取付部260は、はんだペーストまたは隆起部を表す。これは、熱音波接合技術が使用される場合、ナノ構造隆起部250に使用される金属と同じ種類の金属層を表しても良い。例えば、基板220はCuであり、ナノ構造隆起部2150のナノワイヤは、Auから成長しても良い。熱音波接合技術が使用される場合、基板パッド220には、Au層として、取付部260がコーティングされても良く、これにより、信頼性のある金属−金属接続が得られる。
図2Bは、本発明の一実施例による図2Aに示すナノ構造隆起部250を示す図である。ナノ構造隆起部250は、テンプレート260と、多数の金属ナノワイヤ280とを有する。
テンプレート260は、ナノ寸法の開口270を有しまたは定形する。テンプレート260は、ダイ上に配置され、成膜され、またはコーティングされる。これは、ポアの規則配列として、ナノ寸法の開口270を有するアノダイズ化アルミニウム酸化物（AAO）テンプレート、またはポリカーボネート膜からエッチング形成された孔として、ナノ寸法の開口を有するポリカーボネートテンプレートであっても良い。これは、約数百ナノメートル（nm）の厚さを有し、例えば100nmから500nmの範囲であっても良い。ナノ寸法の開口は、5nmから300nmの範囲の寸法を有しても良い。
金属ナノワイヤ280は、金属から成長し、ダイ上の相互接続接触部に対応する、ナノ寸法の開口から延伸する。ポアまたは孔は、実質的に、適当な金属（例えば、Au、Ag、またはCu）で充填され、テンプレートにより定形された金属ナノワイヤ、またはロッドが形成される。これは、成長処理テンプレートとして、AAOを用いた電気めっきまたは無電解処理により、実施されても良い。
図3は、本発明の一実施例によるパッケージを相互接続するプロセス300を示すフローチャートである。
プロセス300において、スタートでは、ダイ上に、ナノ構造隆起部が形成される（ブロック310）。ナノ構造隆起部は、ナノ寸法の開口を定形しまたは有するテンプレートと、Au、AgまたはCuのような金属を用いて、このナノ寸法の開口から成長されまたは延伸する金属ナノワイヤとを有する。次に、プロセス300では、ナノ構造隆起部を介して、ダイが基板に取り付けられる（ブロック320）。その後、プロセス300が完了する。
図4は、本発明の一実施例による、AAOテンプレートを用いたナノ構造隆起部を形成するための、図3に示すようなプロセス310を示すフローチャートである。
処理310において、スタートでは、アルミニウム層または膜が、ダイ上に形成される（ブロック410）。アルミニウム層は、高純度のアルミニウムを含む。アルミニウム層の設置は、電子ビーム蒸着法またはスパッタリング法により、実施されても良い。次に、プロセス310では、その後の規則ポアの形成のため、アルミニウム層がパターン化される（ブロック420）。パターン化処理は、標準的なリソグラフィーパターン処理法を用いて、実施されても良い。次に、プロセス310では、パターン化されたアルミニウム層がアノダイズされ、ナノ寸法の開口を定形しまたは有する、アノダイズアルミニウム酸化物（AAO）テンプレートが形成される（ブロック430）。適正なアノダイズ条件の下では、アルミニウムは、短距離で稠密にポアが規則配列された多孔質構造として酸化され、ポア寸法は、約5nmから30nmの範囲で変化する。アノダイズ処理により、規則配列の細長い（例えば、高アスペクト比の）ポアを有するアルミナが形成され、このポアは、アルミニウム層の厚さに対して垂直に延在する。ナノ寸法の開口は、ポアの規則配列である。アノダイズ処理は、5％のリン酸を用いて80Vで、または0.3Mシュウ酸を用いて40Vで、実施されても良い。いずれのアノダイズ処理も、室温近傍で実施され、数時間行われても良い。アノダイズ処理の間、AAOテンプレートの厚さは、電圧、電流、溶媒等を調節することにより、制御されても良い。
次に、プロセス310では、金属が成膜され、ポア内に金属ナノワイヤが形成される（ブロック440）。金属成膜は、約130℃の窒素ガスのような不活性雰囲気の密閉されたガラスチャンバ内で、電解質として、金属塩化物（例えばAuClｘ）を含むジメチルスルホキシド（DMSO）の有機溶媒中で実施されても良い。1KHz未満の周波数で、交流（AC）電流を用いても良い。ナノワイヤは、金属拡散およびAAOポアへの成膜を介して、形成される。ナノワイヤの成長速度は、AC電圧、AC周波数、溶液濃度、およびAAOポアの形状的特徴の関数である。通常の成長速度は、約50nm／分である。
次に、プロセス310において、AAOテンプレートがエッチング処理される（ブロック450）。エッチング処理は、フッ化水素（HF）を用いて、部分的に実施されても良い。エッチング処理の間、AAOテンプレートの厚さが制御されても良い。すなわち、AAOテンプレートの厚さは、初期アノダイズ処理の間、またはテンプレートのエッチング処理の間に、制御されても良い。テンプレートの厚さは、数百ナノメートルに制御されても良い。
図5は、本発明の一実施例による、ポリカーボネートテンプレートを用いてナノ構造隆起部を形成するための、図3に示すようなプロセス310を示すフローチャートである。
プロセス310において、スタートでは、ポリカーボネート膜を用いてダイがスピンコートされる（ブロック510）。スピンコートの間、ポリカーボネートテンプレートの厚さが、数百ナノメートルに制御されても良い。次に、プロセス310では、イオンビームを用いて、ポリカーボネート膜がエッチングされ、孔として、ナノ寸法の開口が形成される（ブロック520）。孔は、約5nmから300nmの範囲の寸法を有する。イオンビームをポリカーボネート膜上でラスター走査することにより、エッチング処理が実施されても良い。エッチングされたポリカーボネート膜により、ポリカーボネートテンプレートが形成される。
次に、プロセス310では、金属が成膜され、孔内に金属ナノワイヤが形成される（ブロック530）。この処理は、電解質として、Au塩化物または硫酸塩の水溶液からの金属（例えばAu）の電気メッキにより、実施されても良い。次に、プロセス310では、ポリカーボネートテンプレートの少なくとも表面層が、ジクロロメタンのような有機溶媒中でエッチング除去される（ブロック540）。その後、プロセス310が完了する。
図6は、本発明の一実施例によるナノ構造隆起部を用いて基板にダイを取り付ける、図3に示すようなプロセス320を示すフローチャートである。
プロセス320において、スタートでは、はんだ処理または熱音波接合技術のいずれを使用するかが選択される。はんだ処理技術を使用する場合、プロセス320では、基板の基板パッド上にはんだペーストが設置される（ブロック610）。これは、標準的なはんだペースト処理方法を用いて実施される。次に、ピックアンドプレイスのような標準的な技術を用いて、基板にダイが配置または整列される。次に、プロセス320では、ナノ構造隆起部のリフロー処理が行われ、はんだペーストとの接合部が形成される（ブロック620）。AuまたはAgのナノ構造隆起部の場合、AuまたはAgの露出上部に、NiまたはCrの層が成膜され、あるいはコーティングされ、より信頼性のある濡れ性表面が得られる。AuおよびAgは、溶融はんだ中で、高い溶解速度を有するためである。これは、物理気相成膜法（PVD）または電気めっきで実施されても良い。Cuのナノ構造隆起部の場合、そのようなコーティングは、必ずしも必要ではない。その後、プロセス320が完了する。
熱音波接合技術を使用する場合、プロセス320では、最初に、基板パッドとナノ構造隆起部のナノワイヤが、同じ種類の金属を含むかどうかが判断される。イエスの場合、プロセス320は、直接ブロック650に進む。ノー場合、プロセス320では、基板パッド上に、ナノワイヤの金属と同じ種類の金属層が形成される（ブロック640）。例えば、基板パッドのCuパッドの上部に、AuまたはAgの層が形成され、Au−AuまたはAg−Agの金属−金属接合が形成される。次に、プロセス320では、ナノ構造隆起部が基板上の基板パッドと、熱音波接合される（ブロック650）。熱および超音波振動の印加により、塑性変形と、固体状態拡散と、固体状態溶接とを通じて、金属−金属接合が得られる。従来のワイヤ隆起化装置または方法を使用しても良い。その後、プロセス320が完了する。
いくつかの実施例に関して、本発明を説明したが、当業者には、本発明が、記載された実施例に限定されないことが認識され、本発明は、特許請求の範囲の思想から逸脱しないで、変更および修正を実施することができる。従って、記載内容は、本発明を限定するものではなく、本発明の一例であると見なされる。
本発明の一実施例を実施する際の製造システムを示す図である。 本発明の一実施例による適用システム100を示す図である。 本発明の一実施例によるパッケージを示す図である。 本発明の一実施例によるナノ構造隆起部を示す図である。 本発明の一実施例によるパッケージを相互接続する方法を示すフローチャートである。 本発明の一実施例によるAAOテンプレートを用いた、ナノ構造隆起部を形成する方法を示すフローチャートである。 本発明の一実施例によるポリカーボネートテンプレートを用いた、ナノ構造隆起部を形成する方法を示すフローチャートである。 本発明の一実施例による、ナノ構造隆起部を用いて、基板にダイを取り付ける方法を示すフローチャートである。

Claims (20)

  1. ダイ上に、ナノ構造隆起部を形成するステップであって、前記ナノ構造隆起部は、ナノ寸法の開口を定形するテンプレート、および前記ナノ寸法の開口から成長する金属ナノワイヤを有する、ステップと、
    前記ナノ構造隆起部を介して、前記ダイを基板に取り付けるステップと、
    を有する方法。
  2. 前記ナノ構造隆起部を形成するステップは、
    前記ダイ上にアルミニウム層を成膜するステップと、
    前記アルミニウム層をパターン化するステップと、
    前記パターン化されたアルミニウム層をアノダイズ処理するステップであって、ポアの規則配列である前記ナノ寸法の開口を有する、アノダイズ化酸化アルミニウム（AAO）テンプレートが形成されるステップと、
    金属を成膜して、前記ポアに前記金属ナノワイヤを形成するステップと、
    前記AAOテンプレートをエッチング処理するステップと、
    を有することを特徴とする請求項1に記載の方法。
  3. 前記アノダイズ処理するステップは、前記AAOテンプレートの厚さを制御するステップを有することを特徴とする請求項2に記載の方法。
  4. 前記エッチング処理するステップは、前記AAOテンプレートの厚さを制御するステップを有することを特徴とする請求項2に記載の方法。
  5. 前記ナノ構造隆起部を形成するステップは、
    前記ダイにポリカーボネート膜をスピンコートするステップと、
    イオンビームを用いて、前記ポリカーボネート膜をエッチング処理し、孔として前記ナノ寸法の開口を形成するステップであって、前記エッチングされたポリカーボネート膜は、ポリカーボネートテンプレートを形成するステップと、
    金属を成膜して、前記孔に前記金属ナノワイヤを形成するステップと、
    前記ポリカーボネートテンプレートの少なくとも表面層を、有機溶媒中でエッチング除去するステップと、
    を有することを特徴とする請求項1に記載の方法。
  6. 前記ダイにスピンコートするステップは、前記ポリカーボネートテンプレートの厚さを制御するステップを有することを特徴とする請求項5に記載の方法。
  7. 前記ダイを前記基板に取り付けるステップは、
    前記基板の基板パッド上に、はんだペーストを設置するステップと、
    前記ナノ構造隆起部をリフロー処理して、前記はんだペーストとの接合部を形成するステップと、
    を有することを特徴とする請求項1に記載の方法。
  8. 前記ダイを前記基板に取り付けるステップは、前記ナノ構造隆起部を、前記基板の基板パッドと熱音波接合するステップを有することを特徴とする請求項1に記載の方法。
  9. 前記ダイを前記基板に取り付けるステップは、さらに、
    前記ナノ構造隆起部を熱音波接合するステップの前に、前記基板パッド上に、前記ナノワイヤの金属と同じ種類の金属層を形成するステップを有することを特徴とする請求項8に記載の方法。
  10. ダイ上に配置されるナノ寸法の開口を定形するテンプレートと、
    前記ダイの相互接続接触部に対応する、前記ナノ寸法の開口から延伸する金属ナノワイヤと、
    を有するナノ構造隆起部。
  11. 前記テンプレートは、
    アノダイズ化酸化アルミニウム（AAO）テンプレートを有し、該テンプレートは、ポアの規則配列である前記ナノ寸法の開口を有することを特徴とする請求項10に記載のナノ構造隆起部。
  12. 前記テンプレートは、
    ポリカーボネートテンプレートを有し、該テンプレートは、ポリカーボネート膜からエッチング形成された孔である、前記ナノ寸法の開口を有することを特徴とする請求項10に記載のナノ構造隆起部。
  13. 前記テンプレートは、約100nmから500nmの範囲の厚さを有することを特徴とする請求項10に記載のナノ構造隆起部。
  14. 前記ナノ寸法の開口は、約5nmから300nmの範囲の寸法を有することを特徴とする請求項10に記載のナノ構造隆起部。
  15. ダイと、
    基板パッドを有する基板と、
    前記ダイに設置またはコーティングされ、前記基板と前記基板パッドで取り付けられるナノ構造隆起部と、
    を有するパッケージであって、
    前記ナノ構造隆起部は、
    ナノ寸法の開口を定形するテンプレートと、
    前記ダイ上の相互接続接触部に対応する、前記ナノ寸法の開口から延伸する金属ナノワイヤと、
    を有することを特徴とするパッケージ。
  16. 前記テンプレートは、
    アノダイズ化酸化アルミニウム（AAO）テンプレートを有し、
    該テンプレートは、ポアの規則配列である前記ナノ寸法の開口を有することを特徴とする請求項17に記載のパッケージ。
  17. 前記テンプレートは、ポリカーボネートテンプレートを有し、
    該テンプレートは、ポリカーボネート膜からエッチング形成された、前記ナノ寸法の開口を有することを特徴とする請求項17に記載のパッケージ。
  18. ベースバンドデータを処理するベースバンド処理ユニットと、
    前記ベースバンド処理ユニットと結合され、IF信号を処理する中間周波数（IF）処理ユニットと、
    前記IF処理ユニットに結合され、無線周波数（RF）信号を処理するシステムオンパッケージ（SOP）と、
    を有するシステムであって、
    前記SOPは、パッケージ化装置を有し、
    該パッケージ化装置は、
    ダイと、
    基板パッドを有する基板と、
    前記ダイに設置またはコーティングされ、前記基板と前記基板パッドで取り付けられるナノ構造隆起部と、
    を有し、
    前記ナノ構造隆起部は、ナノ寸法の開口を定形するテンプレート、および前記ダイの相互接続接触部に対応する、前記ナノ寸法の開口から延伸する金属ナノワイヤ、を有することを特徴とするシステム。
  19. 前記テンプレートは、アノダイズ化酸化アルミニウム（AAO）テンプレートを有し、
    該テンプレートは、ポアの規則配列である、前記ナノ寸法の開口を有することを特徴とする請求項18に記載のシステム。
  20. 前記テンプレートは、ポリカーボネートテンプレートを有し、
    該ポリカーボネートテンプレートは、ポリカーボネート膜からエッチング形成された、前記ナノ寸法の開口を有することを特徴とする請求項18に記載のシステム。
JP2008545697A 2005-12-22 2006-12-08 ナノ構造をベースとしたパッケージの相互接続 Expired - Fee Related JP5546765B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/315,532 2005-12-22
US11/315,532 US7371674B2 (en) 2005-12-22 2005-12-22 Nanostructure-based package interconnect
PCT/US2006/047032 WO2007078627A1 (en) 2005-12-22 2006-12-08 Nanostructure-based package interconnect

Publications (2)

Publication Number Publication Date
JP2009523315A true JP2009523315A (ja) 2009-06-18
JP5546765B2 JP5546765B2 (ja) 2014-07-09

Family

ID=38006872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008545697A Expired - Fee Related JP5546765B2 (ja) 2005-12-22 2006-12-08 ナノ構造をベースとしたパッケージの相互接続

Country Status (6)

Country Link
US (2) US7371674B2 (ja)
JP (1) JP5546765B2 (ja)
CN (1) CN101317255B (ja)
DE (1) DE112006002983T5 (ja)
TW (1) TWI327131B (ja)
WO (1) WO2007078627A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501454A (ja) * 2007-10-26 2011-01-06 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 導電性の機械的相互接続部材を作る方法
JP2012060129A (ja) * 2010-09-09 2012-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives ワイヤ挿入溝を備えるチップ素子
JP2017160469A (ja) * 2016-03-07 2017-09-14 株式会社アドバンテスト 異方性導電膜の製造方法及び異方性導電膜

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713858B2 (en) * 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
US8679630B2 (en) * 2006-05-17 2014-03-25 Purdue Research Foundation Vertical carbon nanotube device in nanoporous templates
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US9487877B2 (en) * 2007-02-01 2016-11-08 Purdue Research Foundation Contact metallization of carbon nanotubes
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
KR101345456B1 (ko) * 2007-08-29 2013-12-27 재단법인서울대학교산학협력재단 위치 선택적 수평형 나노와이어의 성장방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자
CN101827782B (zh) * 2007-09-12 2014-12-10 斯莫特克有限公司 使用纳米结构连接和粘接相邻层
US20090194424A1 (en) * 2008-02-01 2009-08-06 Franklin Aaron D Contact metallization of carbon nanotubes
US20100224998A1 (en) * 2008-06-26 2010-09-09 Carben Semicon Limited Integrated Circuit with Ribtan Interconnects
US8049319B2 (en) * 2008-10-24 2011-11-01 Electronics And Telecommunications Research Institute Ultra wideband system-on-package
US8715981B2 (en) * 2009-01-27 2014-05-06 Purdue Research Foundation Electrochemical biosensor
US20100252317A1 (en) * 2009-04-03 2010-10-07 Formfactor, Inc. Carbon nanotube contact structures for use with semiconductor dies and other electronic devices
US8872154B2 (en) * 2009-04-06 2014-10-28 Purdue Research Foundation Field effect transistor fabrication from carbon nanotubes
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
CN103165480A (zh) * 2011-12-15 2013-06-19 北京大学深圳研究生院 倒装芯片凸点的制备方法
US8907479B2 (en) * 2013-03-11 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Treating copper surfaces for packaging
CN103896207B (zh) * 2014-04-14 2015-11-18 河南省科学院应用物理研究所有限公司 一种基于力电热耦合的碳纳米管阵列键合方法
CN104637831B (zh) * 2015-02-12 2017-06-27 华中科技大学 一种基于铜纳米线的铜铜键合工艺
US9468989B2 (en) * 2015-02-26 2016-10-18 Northrop Grumman Systems Corporation High-conductivity bonding of metal nanowire arrays
CN106158674A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连方法
CN106158828A (zh) * 2015-04-16 2016-11-23 清华大学 片间互连结构、片间互连结构的制造方法及封装结构
US20170162536A1 (en) 2015-12-03 2017-06-08 International Business Machines Corporation Nanowires for pillar interconnects
US10304803B2 (en) * 2016-05-05 2019-05-28 Invensas Corporation Nanoscale interconnect array for stacked dies
JP6864009B2 (ja) * 2016-05-06 2021-04-21 スモルテク アクティエボラーグ 組立プラットフォーム
US10515923B2 (en) * 2017-05-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor package structure with twinned copper layer
CN107881534A (zh) * 2017-11-10 2018-04-06 广州东有电子科技有限公司 一种具备金属电极的器件与基板的互连方法
US11387202B2 (en) * 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
US11195811B2 (en) * 2019-04-08 2021-12-07 Texas Instruments Incorporated Dielectric and metallic nanowire bond layers
CN110364429B (zh) * 2019-06-12 2022-01-07 北海惠科光电技术有限公司 金属纳米线薄膜及其制备方法以及薄膜晶体管阵列
CN114582744B (zh) * 2022-02-18 2022-11-22 广东省科学院半导体研究所 一种高密度铜柱凸点键合互连的方法
DE102022121193A1 (de) * 2022-08-22 2024-02-22 Danfoss Silicon Power Gmbh Elektronische struktur und verfahren zu deren herstellung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211029A (ja) * 1992-01-31 1993-08-20 Ricoh Co Ltd 電子放出素子及びその製造方法
US6185961B1 (en) * 1999-01-27 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Nanopost arrays and process for making same
JP2002141633A (ja) * 2000-10-25 2002-05-17 Lucent Technol Inc 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
JP2004243477A (ja) * 2003-02-14 2004-09-02 Sharp Corp 炭素質ナノ構造体の製造方法、炭素質ナノ構造体及びそれを用いた電子源
JP2005059125A (ja) * 2003-08-08 2005-03-10 Canon Inc ナノ構造体及びその製造方法
WO2005040460A1 (ja) * 2003-10-24 2005-05-06 Kyoto University 金属ナノチューブ製造装置および金属ナノチューブの製造方法
JP2005294844A (ja) * 2004-04-01 2005-10-20 Lucent Technol Inc 高密度ナノ構造化相互接続

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129901A (en) 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
EP1374310A4 (en) * 2001-03-14 2008-02-20 Univ Massachusetts NANOFABRICATION
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
DE10127351A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
US6841235B2 (en) * 2002-10-11 2005-01-11 General Motors Corporation Metallic nanowire and method of making the same
TWI245079B (en) * 2002-12-30 2005-12-11 Ind Tech Res Inst Method for growing highly-ordered nanofibers
US20050272856A1 (en) * 2003-07-08 2005-12-08 Cooper Christopher H Carbon nanotube containing materials and articles containing such materials for altering electromagnetic radiation
US6989325B2 (en) * 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
US7393391B2 (en) * 2003-10-24 2008-07-01 Stc.Unm Fabrication of an anisotropic super hydrophobic/hydrophilic nanoporous membranes
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
US7393771B2 (en) * 2004-06-29 2008-07-01 Hitachi, Ltd. Method for mounting an electronic part on a substrate using a liquid containing metal particles
US20060289351A1 (en) * 2004-07-02 2006-12-28 The University Of Chicago Nanostructures synthesized using anodic aluminum oxide
US7713849B2 (en) * 2004-08-20 2010-05-11 Illuminex Corporation Metallic nanowire arrays and methods for making and using same
US8039726B2 (en) * 2005-05-26 2011-10-18 General Electric Company Thermal transfer and power generation devices and methods of making the same
US20060270229A1 (en) * 2005-05-27 2006-11-30 General Electric Company Anodized aluminum oxide nanoporous template and associated method of fabrication
US20070020146A1 (en) * 2005-06-29 2007-01-25 Young James E Nanopore structure and method using an insulating substrate
US8064360B2 (en) * 2009-01-23 2011-11-22 Empire Technology Development Llc Wireless home network routing protocol
US20110008963A1 (en) * 2009-07-08 2011-01-13 Chimei Innolux Corporation Method for making conductive film and film making equipment

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211029A (ja) * 1992-01-31 1993-08-20 Ricoh Co Ltd 電子放出素子及びその製造方法
US6185961B1 (en) * 1999-01-27 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Nanopost arrays and process for making same
JP2002141633A (ja) * 2000-10-25 2002-05-17 Lucent Technol Inc 垂直にナノ相互接続された回路デバイスからなる製品及びその製造方法
JP2004243477A (ja) * 2003-02-14 2004-09-02 Sharp Corp 炭素質ナノ構造体の製造方法、炭素質ナノ構造体及びそれを用いた電子源
JP2005059125A (ja) * 2003-08-08 2005-03-10 Canon Inc ナノ構造体及びその製造方法
WO2005040460A1 (ja) * 2003-10-24 2005-05-06 Kyoto University 金属ナノチューブ製造装置および金属ナノチューブの製造方法
JP2005294844A (ja) * 2004-04-01 2005-10-20 Lucent Technol Inc 高密度ナノ構造化相互接続

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501454A (ja) * 2007-10-26 2011-01-06 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 導電性の機械的相互接続部材を作る方法
JP2012060129A (ja) * 2010-09-09 2012-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives ワイヤ挿入溝を備えるチップ素子
JP2017160469A (ja) * 2016-03-07 2017-09-14 株式会社アドバンテスト 異方性導電膜の製造方法及び異方性導電膜

Also Published As

Publication number Publication date
DE112006002983T5 (de) 2008-11-13
WO2007078627A1 (en) 2007-07-12
CN101317255B (zh) 2010-12-15
CN101317255A (zh) 2008-12-03
JP5546765B2 (ja) 2014-07-09
US20070148949A1 (en) 2007-06-28
TW200736157A (en) 2007-10-01
TWI327131B (en) 2010-07-11
US7371674B2 (en) 2008-05-13
US20080185718A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
JP5546765B2 (ja) ナノ構造をベースとしたパッケージの相互接続
US10849240B2 (en) Contact structures with porous networks for solder connections, and methods of fabricating same
US8642386B2 (en) Heat spreader as mechanical reinforcement for ultra-thin die
CN1320646C (zh) 半导体器件
TW202209620A (zh) 用於射頻應用之重組基板
TWI441307B (zh) 內插器、模組及包括該內插器之電子裝置
US7435664B2 (en) Wafer-level bonding for mechanically reinforced ultra-thin die
US7476568B2 (en) Wafer-level assembly of heat spreaders for dual IHS packages
US20070228926A1 (en) Carbon nanotube via interconnect
US20080003780A1 (en) Detachable stiffener for ultra-thin die
US20060046471A1 (en) Methods for forming vias of varying lateral dimensions and semiconductor components and assemblies including same
TW201101428A (en) Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
EP0685857B1 (en) Inductor chip device
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
US6291272B1 (en) Structure and process for making substrate packages for high frequency application
KR101215644B1 (ko) 반도체 칩, 반도체 패키지 및 반도체 칩 제조방법
US20060231927A1 (en) Semiconductor chip mounting body and manufacturing method thereof
US20090014897A1 (en) Semiconductor chip package and method of manufacturing the same
JPH06350234A (ja) 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法
TW201104793A (en) Semiconductor device and method of forming inductor over insulating material filled trench in substrate
Tudanca et al. A low cost manufacturing process for high density hybrid components based on multilayer polyimide/ceramic structures
US20220243992A1 (en) Heat transfer element, method for forming the same and semiconductor structure comprising the same
Bakir et al. Chip integration of Sea of Leads compliant I/O interconnections for the ultimate enabling of chips with low-k interlayer dielectrics
CN115966479A (zh) 具有烧结接合背侧通孔结构的管芯基板组件和其制造方法
CN110797266A (zh) 具有嵌入迹线的基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130716

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140514

R150 Certificate of patent or registration of utility model

Ref document number: 5546765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees