CN103165480A - 倒装芯片凸点的制备方法 - Google Patents

倒装芯片凸点的制备方法 Download PDF

Info

Publication number
CN103165480A
CN103165480A CN2011104218721A CN201110421872A CN103165480A CN 103165480 A CN103165480 A CN 103165480A CN 2011104218721 A CN2011104218721 A CN 2011104218721A CN 201110421872 A CN201110421872 A CN 201110421872A CN 103165480 A CN103165480 A CN 103165480A
Authority
CN
China
Prior art keywords
preparation
salient point
flipchip
bumped
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104218721A
Other languages
English (en)
Inventor
刘葳
金鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN2011104218721A priority Critical patent/CN103165480A/zh
Publication of CN103165480A publication Critical patent/CN103165480A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明属于半导体封装领域，其公开了一种倒装芯片凸点的制作方法，包括如下步骤：将纳米银颗粒浆料制备在芯片背面的金属层表面；在金属层表面设置好凸点间距；无氧气氛下，进行低温回流处理，获得金属凸点；并通过焊接技术，将芯片通过凸点倒装在基板上，实现倒装芯片与基板的互连。本发明采用微纳米银颗粒浆料作为热界面材料，可以与现有的封装设备与生产线相匹配，也就是说可以直接取代现有的Sn基焊料，在较低的温度下获得纳米凸点，可以有效地降低生产成本、提高生产效率。

Description

倒装芯片凸点的制备方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种倒装芯片凸点的低温制备方法。
背景技术
随着集成电路技术的不断发展，电子产品向轻、薄、短、小并且功能多样化以及高可靠性方向发展，从而对电子封装技术提出新的要求。为了适应这种特殊需要，倒装芯片技术日益得到广泛的应用。倒装晶片技术是通过在芯片表面形成凸点，晶片翻转与底板形成连接，减小了封装尺寸，满足了电子产品的高性能(如高速、高频、更小的引脚)，并且封装密度高，而且使产品具有良好的电学性能和传热性能。基于上述优点，倒装芯片技术成为最有潜力的能够适应高密度电子封装要求的一种重要技术。概括起来，FC技术的主要特点是：基板上直接安装芯片；对应的互连位置必须有焊点-凸点；羁绊和芯片的焊点成镜像对称；同时实现电气和机械连接。可见，在倒装芯片封装过程中，凸点形成是工艺过程中的关键。
图1所示为传统倒装芯片凸点的结构，其组成包括：芯片1、钝化层2、铝焊盘3、凸点下金属层UBM(Under-Bump Metallurgy)4、凸点5。凸点5即是在芯片铝电极焊区上形成的凸起电极，通过该电极使芯片实装在PCB等封装基板上。为达到凸点金属5与铝焊盘3及钝化层2良好的粘附性，又要防止凸点金属5与铝焊盘3生成不希望有的金属间化合物，一般应先在凸点金属下制备有粘附层、扩散阻挡层和导电层的多层金属化层4。典型的粘附金属有Cr、Ti、Ni、TiN等，扩散阻挡层金属有W、Mo、Ni等，导电金属则常用Au、Cu、Pb/Sn等，这种多种金属化层常采用溅射、蒸发、化学镀、电镀等方法来完成。凸点金属5的制作材料多为Au、Cu、Pb/Sn、In或它们的组合。形成凸点5的方法主要有电镀法、化学镀法、钉头凸点形成法、模板印刷焊料法及热注射焊料法等。
在这些凸点中，Pb/Sn焊料凸点因具有突出优点而备受重视。由于它是半球形，在倒装焊时随着焊料熔化可自对准定位，能控制Pb/Sn焊料的塌陷程度及凸点高度，所以又称为可控塌陷芯片连接技术(C4)。合金焊料虽然具有较高的热导率和可靠性，但是合金焊料的导电、导热性能不如纯金属好，并且由于钎焊过程中钎剂挥发等因素会产生空洞的存在，以及钎料与铜焊盘之间会生成金属界面化合物层从而存在着较大的界面热阻。基于上述原因，合金钎料作为热界面材料，并不能很好的满足大规模集成高密度封装的导热需要。更重要的是，当封装密度增加凸点的尺寸减小时，合金凸点会被焊盘金属吃掉，形成厚厚的金属间化合物层，尤其是在器件工作过程中，也即在通电和高温的情况下，金属间化合物不断生长，有可能整个凸点全部变成了金属间化合物，这样不仅增大了界面热阻，降低了导热能力。而且由于元素的迁移、空洞的产生等因素，有可能造成焊点机械连接失效，因此焊料合金已经不能满足高密度互连小尺寸凸点的需求。传统焊料以SnPb合金为主，随着工业领域环境保护意思的不断增强，欧盟WEEE、ROHS等禁Pb法令相继实施，我国也开始颁布无Pb法令，封装产业开始对无Pb焊料提出更高的要求，但是目前的无Pb焊料并不能很好的满足高密度封装的需要。
聚合物凸点是一种导电聚合物，主要是用环氧树脂导电胶来连接。其特点是凸点制作工艺简单，连接温度低于160摄氏度，并可采用廉价的基板，是一种高效、低成本的互连凸点。但是任何胶黏剂都不能直接与Al电极相连接，要采用金焊盘，界面接触电阻大，而且主题是环氧树脂等有机物，其可靠性没有纳米凸点理想。而且存在热阻不稳定从而升温时会导致电路参数漂移，容易吸潮导致焊接时模块开裂等失效行为。
发明内容
基于上述问题，本发明所要解决的问题在于提供一种倒装芯片凸点的制备方法。
一种倒装芯片凸点的制备方法，包括如下步骤：
S1、将纳米银颗粒浆料制备在芯片电极金属层表面；
S2、无氧气氛下，对步骤S2进行低温回流处理，获得带纳米凸点的芯片；
S3、并通过焊接技术，将芯片通过凸点倒装在基板上，完成倒装芯片封装。
所述倒装芯片凸点的制备方法，步骤S1中：
纳米银颗粒浆料中，银颗粒的粒径为几个纳米～几百纳米，随着纳米金属颗粒制备技术的发展，银颗粒的粒径越来越小，粒径越小其熔点就越低；
所述纳米银颗粒浆料是通过点胶机将纳米银颗粒制备在金属层表面的；
所述纳米银颗粒浆料是通过丝网印刷方式将纳米银颗粒制备在金属电极UBM金属层表面的；
所述金属层为Ag镀层。
所述倒装芯片凸点的制备方法，步骤S2中，所述凸点间距可以小到数十纳米，满足高密度互连中倒装芯片的凸点制作要求。
所述倒装芯片凸点的制备方法，步骤S3中，低温回流处理时，回流温度为100～150℃，回流保温时间为2～60秒。
所述倒装芯片凸点的制备方法，步骤S3中，所述焊接技术包括回流焊接技术或者红外加热焊接等；所述基板为PCB板、铝基板或陶瓷基板。
本发明采用微纳米银颗粒浆料作为热界面材料，可以与现有的封装设备与生产线相匹配，也就是说可以直接取代现有的Sn基焊膏，在较低的温度下获得纳米凸点，可以有效地降低生产成本、提高生产效率。本发明获得银凸点与凸点下金属层(UBM)之间通过原子扩散实现金属连接，而传统的焊料凸点与UBM层之间形成厚厚的合金层，从而可以有效地降低界面热阻和接触电阻，提高芯片工作时的热量散出能力。
本发明在低温下获得纳米银凸点，但是经历第一低温回流焊后，已经不再是微纳米颗粒，从而具有较高的熔化温度，可以承受后续的高温工作环境，该种工艺可以有效地避免液态热界面材料或者低温焊料所存在的缺点。
附图及说明
图1所示为传统倒装芯片凸点的结构
图2为丝网印刷纳米银浆料获得凸点过程示意图
图2a在芯片表面形成UBM镀层剖面结构原理示意图
图2b光刻UBM镀层剖面结构原理示意图
图2c采用丝网印刷方法印刷纳米银浆剖面结构原理示意图
图2d再流焊纳米银浆获得金属Ag凸点剖面结构原理示意图
图3为制作好金属凸点的芯片通过压接的方式倒装连接到基板上的实施例剖面结构原理示意图
图4为制作好金属凸点的芯片通过导电胶粘结的方式倒装到基板上的实施例剖面结构原理示意图
标号：1、芯片；2、钝化层；3、铝焊盘；4、凸点下金属层UBM(Under-Bump Metallurgy)；5、凸点；6、纳米银浆料；7、金属银凸点；8、基板；9、焊盘金属层；10、导电胶
具体实施方式
一种倒装芯片凸点的制备方法，如图2所示，包括如下步骤：
1、将纳米银颗粒浆料制备在芯片电极金属层表面；
2、无氧气氛下，对步骤S2进行低温回流处理，获得带纳米凸点的芯片；
3、并通过焊接技术，将芯片通过凸点倒装在基板上，完成倒装芯片封装。
所述倒装芯片凸点的制备方法，步骤S1中：
所述金属层为Ag镀层；
纳米银颗粒浆料中，银颗粒的粒径为几十纳米～几百纳米；
所述纳米银颗粒浆料是通过点胶机将纳米银颗粒制备在金属层表面的或通过印刷方式将纳米银颗粒制备在金属层表面的；其中，前者比后者有更高的生产效率，并且成本也会低一些，但是后者适用于高密度小尺寸凸点的制作；用模板印刷的方法，采用不同的模板，控制印刷压力间隙高度等控制凸点尺寸大小；采用点胶的方式，用不同的点胶头、控制压力等参数获得不同尺寸的凸点。
所述倒装芯片凸点的制备方法，步骤3中，低温回流处理时，回流温度为100～150℃，回流保温时间为2～60秒；根据浆料成分的不同，鉴于浆料中含有挥发性助剂，直接回流焊即可，为了保护凸点不被氧化也可以选择在氢气或者惰性气氛保护下(即无氧气氛)低温回流处理；由于微纳米银颗粒浆料的熔点比较低，在较低温度(100～150℃)下纳米银颗粒浆料就可以熔化，冷却后变成纳米凸点；根据浆料成分的不同，选择合适的最佳的回流温度，纳米银颗粒浆料熔化的同时，实现与金属层熔合连接，同时凸点也具有比较好的质量。通过保温一段时间，使纳米银颗粒充分熔化，有机物充分挥发，减少凸点内部的空洞等缺陷。
所述倒装芯片凸点的制备方法，步骤3中，所述焊接技术包括低温回流焊接。
所述倒装芯片凸点的制备方法，步骤3中结束后，还需进行清洗处理：
所述发明根据微纳米金属浆料种类的不同，所含的助剂等载体的不同，在回流焊接后如果有有机物残留，为了减少这些有机物的腐蚀性和提高的可靠性，可以添加清洗工艺，通常采用工业酒精、丙酮或者去离子水进行清洗。
焊接完毕，根据纳米银浆的组分，如果有有机残留，则需要对固晶后的支架进行等离子清洗，最后烘干以备下一道工序。实验证明，烧结后的接合金属层致密，热导率高可以达到200W/K.m，其导热性能明显优于现有的银胶、银浆和焊料共晶连接。接合金属界面还具有较高的剪切强度，能够满足晶片的机械连接要求，并且接合界面主要成分是Ag，在老化过程中基本不存在金属间化合物的生长和接合界面金属层的消耗问题，可以很好的解决现有的焊料连接界面的金属间化合物生长导致界面热阻变大甚至连接界面失效问题。
本发明采用微纳米银颗粒浆料作为热界面材料，可以与现有的封装设备与生产线相匹配，也就是说可以直接取代现有的SnPb焊料，在较低的温度下获得纳米凸点，可以有效地降低生产成本、提高生产效率。本发明获得纳米凸点与凸点下金属层(UBM)之间通过原子扩散实现金属连接，而传统的焊料凸点与UBM层之间形成厚厚的合金层，从而可以有效地降低界面热阻和接触电阻，提高芯片工作时的热量散出能力。
本发明在低温下获得纳米银凸点，但是经历第一低温回流焊后，已经不再是微纳米颗粒，从而具有较高的熔化温度，可以承受后续的高温工作环境，该种工艺可以有效地避免液态热界面材料或者低温焊料所存在的缺点。
下面结合附图，对本发明的较佳实施例作进一步详细说明。
实施例1
一种倒装芯片凸点的制备方法，包括如下步骤：
S1、将粒径为数十纳米的银颗粒浆料制备在芯片背面的Al电极层表面UBM镀层上；
S2、在芯片表面设置好凸点间距，并按凸点大小布置好适量纳米银浆料；
S3、氢气气氛下，100℃下，对步骤2的纳米银颗粒浆料进行低温回流处理30s，实现芯片的凸点制作；
S4、通过超声压焊接技术，将芯片的凸点倒装在PCB板上，实现倒装芯片与基板的连接。
实施例2
一种倒装芯片凸点的制备方法，包括如下步骤：
S1、将粒径为数十纳米的SnAgCu颗粒浆料制备在芯片背面的Al电极层表面的UBM镀层上；
S2、氢气气氛下，180℃下，对步骤S1的纳米银颗粒浆料进行低温回流处理1分钟，获得SnAgCu焊料合金凸点；
S3、通过银胶粘结接技术，将芯片通过合金凸点倒装在陶瓷基板上，实现倒装芯片互连技术。
应当理解的是，上述针对本发明较佳实施例的表述较为详细，并不能因此而认为是对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。

Claims (9)

1.一种倒装芯片凸点的制备方法，其特征在于，包括如下步骤：
S1、将纳米银颗粒浆料制备在芯片电极金属层表面；
S2、无氧气氛下，对步骤S2进行低温回流处理，获得带纳米凸点的芯片；
S3、并通过焊接技术，将芯片通过凸点倒装在基板上，完成倒装芯片封装。
2.根据权利要求1所述的倒装芯片凸点的制备方法，其特征在于，步骤S1中，纳米银颗粒浆料中，银颗粒的粒径为几十纳米～几百纳米。
3.根据权利要求1所述的倒装芯片凸点的制备方法，其特征在于，步骤S1中，所述纳米银颗粒浆料是通过点胶机将纳米银颗粒制备在电极表面UBM金属层表面的。
4.据权利要求1所述的倒装芯片凸点的制备方法，其特征在于，步骤S1中，所述纳米银颗粒浆料是通过印刷方式将纳米银颗粒制备在电极表面UBM金属层表面的。
5.根据权利要求1至4任一所述的倒装芯片凸点的制备方法，其特征在于，步骤S1中，所述金属层为银镀层。
6.根据权利要求1所述的倒装芯片凸点的制备方法，其特征在于，步骤S2中，采用点胶的方式可以使所述凸点间距为纳米数量级，可以实现高密度互连凸点的制作。
7.根据权利要求1所述的倒装芯片凸点的制备方法，其特征在于，步骤S3中，低温回流处理时，回流温度为100～150℃，回流保温时间为2～60秒。
8.据权利要求1所述的倒装芯片凸点的制备方法，其特征在于，步骤S4中，所述焊接技术包括超声焊接或银胶点胶焊接。
9.据权利要求1所述的倒装芯片凸点的制备方法，其特征在于，步骤S3中，所述基板为PCB板、铝基板或陶瓷基板。
CN2011104218721A 2011-12-15 2011-12-15 倒装芯片凸点的制备方法 Pending CN103165480A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104218721A CN103165480A (zh) 2011-12-15 2011-12-15 倒装芯片凸点的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104218721A CN103165480A (zh) 2011-12-15 2011-12-15 倒装芯片凸点的制备方法

Publications (1)

Publication Number Publication Date
CN103165480A true CN103165480A (zh) 2013-06-19

Family

ID=48588460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104218721A Pending CN103165480A (zh) 2011-12-15 2011-12-15 倒装芯片凸点的制备方法

Country Status (1)

Country Link
CN (1) CN103165480A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128966A (zh) * 2016-07-15 2016-11-16 常州银河世纪微电子有限公司 环保封装焊接工艺
CN107170878A (zh) * 2017-05-16 2017-09-15 东莞理工学院 一种纳米Ag复合焊膏LED光源的陶瓷基板及制备方法
CN107470804A (zh) * 2017-08-14 2017-12-15 湖南时变通讯科技有限公司 一种电子组装工艺
CN109576766A (zh) * 2018-12-27 2019-04-05 大连理工大学 一种电泳-电沉积制备纳米TiO2增强Sn基微凸点的方法
CN109830444A (zh) * 2018-12-28 2019-05-31 中国电子科技集团公司第五十五研究所 一种单个芯片金凸点的制备和倒装方法
CN114669815A (zh) * 2022-04-01 2022-06-28 烟台鑫瑞半导体有限公司 一种用于功率型电池的pptc保护器加工设备及生产工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317255A (zh) * 2005-12-22 2008-12-03 英特尔公司 基于纳米结构的封装互连
CN101479839A (zh) * 2006-04-24 2009-07-08 株式会社村田制作所 电子元件、使用该电子元件的电子元件装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317255A (zh) * 2005-12-22 2008-12-03 英特尔公司 基于纳米结构的封装互连
CN101479839A (zh) * 2006-04-24 2009-07-08 株式会社村田制作所 电子元件、使用该电子元件的电子元件装置及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128966A (zh) * 2016-07-15 2016-11-16 常州银河世纪微电子有限公司 环保封装焊接工艺
CN107170878A (zh) * 2017-05-16 2017-09-15 东莞理工学院 一种纳米Ag复合焊膏LED光源的陶瓷基板及制备方法
CN107470804A (zh) * 2017-08-14 2017-12-15 湖南时变通讯科技有限公司 一种电子组装工艺
CN107470804B (zh) * 2017-08-14 2019-09-17 湖南时变通讯科技有限公司 一种电子组装工艺
CN109576766A (zh) * 2018-12-27 2019-04-05 大连理工大学 一种电泳-电沉积制备纳米TiO2增强Sn基微凸点的方法
CN109830444A (zh) * 2018-12-28 2019-05-31 中国电子科技集团公司第五十五研究所 一种单个芯片金凸点的制备和倒装方法
CN109830444B (zh) * 2018-12-28 2022-09-09 中国电子科技集团公司第五十五研究所 一种单个芯片金凸点的制备和倒装方法
CN114669815A (zh) * 2022-04-01 2022-06-28 烟台鑫瑞半导体有限公司 一种用于功率型电池的pptc保护器加工设备及生产工艺
CN114669815B (zh) * 2022-04-01 2023-11-03 烟台鑫瑞半导体有限公司 一种用于功率型电池的pptc保护器加工设备及生产工艺

Similar Documents

Publication Publication Date Title
TWI395313B (zh) 銲球凸塊結構及其形成方法
US7642135B2 (en) Thermal mechanical flip chip die bonding
KR101380712B1 (ko) 퓨즈형 ｉ／ｏ 상호연결 시스템 및 기판 장착 스터드범프를포함하는 플립칩 패키징 방법
TWI538762B (zh) 銲球凸塊與封裝結構及其形成方法
JP4114597B2 (ja) 無鉛はんだによる電子部品パッケージ相互接続のための構造および形成方法
WO2023016048A1 (zh) 一种功率模块、电源电路及芯片
CN103165480A (zh) 倒装芯片凸点的制备方法
CN104690383B (zh) 一种全金属间化合物互连焊点的制备方法及结构
US8742600B2 (en) Dual-phase intermetallic interconnection structure and method of fabricating the same
US9815146B2 (en) Paste for joining components of electronic modules, system and method for applying the paste
CN102543784B (zh) 一种使用镍微针锥的固态热压缩低温键合方法
CN104716058B (zh) 倒装芯片用全金属间化合物互连焊点的制备方法及结构
US7874475B2 (en) Method for the planar joining of components of semiconductor devices and a diffusion joining structure
CN102610537B (zh) 一种半导体器件低温固态键合的方法
CN109755208A (zh) 一种接合材料、半导体装置及其制造方法
Suganuma et al. Advanced bonding technology based on nano-and micro-metal pastes
KR101609495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN103151430A (zh) 纳米金属粒实现led的低温金属界面连接的制备方法
JP2020518461A (ja) はんだ材及びダイアタッチメント方法
CN106735663B (zh) 一种全金属间化合物窄间距微焊点的制备方法及结构
CN102543783B (zh) 一种使用铟和微针锥结构的热压缩芯片低温互连方法
CN102646610B (zh) 半导体器件、用于制造半导体器件的方法以及电源装置
CN108615689A (zh) 一种用于功率器件封装的全Cu3Sn化合物接头的制备方法
Gao et al. A study of large area bonding technologies and their application in electronic industry
CN106206339B (zh) 一种微铜柱间铜铜直接热超声倒装键合方法及其装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130619

RJ01 Rejection of invention patent application after publication