CN102543783B - 一种使用铟和微针锥结构的热压缩芯片低温互连方法 - Google Patents

一种使用铟和微针锥结构的热压缩芯片低温互连方法 Download PDF

Info

Publication number
CN102543783B
CN102543783B CN201210085337.8A CN201210085337A CN102543783B CN 102543783 B CN102543783 B CN 102543783B CN 201210085337 A CN201210085337 A CN 201210085337A CN 102543783 B CN102543783 B CN 102543783B
Authority
CN
China
Prior art keywords
chip
temperature
indium
metal
micropin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210085337.8A
Other languages
English (en)
Other versions
CN102543783A (zh
Inventor
李明
胡安民
陈卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201210085337.8A priority Critical patent/CN102543783B/zh
Publication of CN102543783A publication Critical patent/CN102543783A/zh
Application granted granted Critical
Publication of CN102543783B publication Critical patent/CN102543783B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明提供一种使用铟和微针锥结构的热压缩芯片低温互连方法，包括芯片到基片，及芯片与芯片堆叠互连方法，在芯片焊盘制备表面覆盖有金属铟薄层的针锥阵列层，并将其与带有第二金属凸点的基片接触施压，随后加热至铟熔点之上保持一定时间，利用熔融的铟填充针锥与第二金属镶嵌的间隙，并与第二金属之间产生固液反应生成高熔点金属间化合物，从而消耗铟层来实现紧密键合，该方法通用性强，无需助焊剂，工艺流程简单，能明显降低现有倒装焊工艺温度。

Description

一种使用铟和微针锥结构的热压缩芯片低温互连方法
技术领域
本发明涉及半导体芯片封装领域，具体是通过将带有表面铟层的镍针锥层，与另一侧第二金属层进行热压缩，实现元件间固态互连接合的方法。
背景技术
半导体芯片封装的微互连技术正不断的革新，传统的熔融键合技术是通过温度的控制使得键合点处的金属熔化打湿键合点两侧，冷却后键合点固化，从而得到良好的焊接，例如再流焊。再流焊工艺需要将焊接温度提高到第二金属的熔点以上，高的温度环境会对某些芯片或基板产生恶劣的影响，降低产品的可靠性。为了达到理想的结合强度，有时需要使用助焊剂，粘结剂等有机物。减少第二金属高温氧化的风险，并用来去除第二金属表面的氧化膜，以提高润湿性。在焊接完成后，需要清除焊剂或焊剂残留物。助焊剂的使用和除去残留物要耗费一定的生产时间，而当芯片和芯片间，或芯片和基片间的空隙越小的时候，焊剂残留物就越难完全去除。
寻求低的焊接温度已是芯片互连技术的发展的一大趋势。现如今有诸多相关文献和专利，描述非熔融方法实现的芯片到基片或芯片到芯片叠层的互连工艺。主要的技术手段可分为两类，一类是金属-金属直接键合，通过表面清洁处理去除金属表面的污染和氧化层，获得高表面活性，使其能够在远低于熔点的温度下实现原子级连接。另一类是使用中间层，例如利用纳米级金属(如金、银)颗粒的高表面能，降低再结晶温度，从而在较低的温度辅以压力下产生低温烧结现象而实现互连。又例如，某些金属具有在低温下具有相互形成高熔点金属间化合物的性质，已有报道利用此性质实现铟-银、铟-锡等金属间的低温焊接。
铜-铜固态键合已有多种报道，其中，表面活化键合(SAB)技术能够实现温度低至室温下的多种金属之间的原子级连接。用于实现表面活化键合的铜表面一般经过精细的化学机械抛光以达到纳米级平整度，获得高度活化的金属表面的途径包括氩原子、离子、等离子体处理等。当表面氧化物和污染被清除后，完成活化的芯片或晶圆表面需要真空保护以控制再次氧化的速率，并在更高的真空度下完成直接键合。包括铜-铜固态键合在内的一系列基于表面活化的高平整度金属-金属直接键合技术对晶圆的加工工艺有相当高的要求，并往往用于圆片级互连。
使用纳米金属颗粒实现的键合技术也有广泛的报道，最常使用的是纳米银颗粒，由于金属颗粒在直径达到纳米级时，烧结温度随尺寸缩小和表面能的增大而明显降低，亦可在大大低于熔融焊的温度，甚至低至室温的条件下烧结键合，获得具有高温稳定性的焊点。纳米银颗粒的制备可通过烘干凝胶中的溶剂来得到，对于直径约为100 nm的银颗粒而言，键合可在300℃以下的温度、25 MPa以下的压力下进行，获得的剪切强度在10 MPa以上。这种方法因为焊点具有相当高的电导率和热导率，在大功率元件和大面积芯片阵列型封装中具有较广的使用前景。
针对某些器件高工作温度的特点，亦有新的键合材料和技术体系开发以取代无法承受高温的锡基焊料，例如，金属铟由于具有较低的熔点而被认为是一种有前途的低温焊接金属，目前对封装领域铟的使用主要研究体现在利用铟和其他焊料金属层，如银、锡、铜、金等，反应产生较高熔点的金属间化合物。例如利用多层结构的银和锡薄膜分别制备在键合偶的两侧，在约180℃下辅以接触压力，银在液相的铟中过饱和而生成等固相产物，从而实现工艺温度低于传统无铅焊料的焊接。通过设计铟层和银层(或锡层)的厚度，反应能够将两侧薄膜完全消耗，形成熔点大幅提高至700℃以上的Ag2In和Ag3In金属间化合物，以得到牢固的键合，并且具有无需助焊剂、无氧化、较低的应力以及几乎无缺陷的特点。
发明内容
本发明针对上述现有技术中存在的技术问题，提出一种使用铟和微针锥结构的热压缩芯片低温互连方法，该方法能够克服以往工艺在新的封装技术应用中的一些缺陷，避免回流焊工艺温度对器件产生较大的热损伤，该方法通用性强，无需助焊剂，工艺流程简单，能明显降低现有倒装焊工艺温度。
为达到上述目的，本发明所采用的技术方案如下：
一种使用铟和微针锥结构的热压缩芯片低温互连方法，包括芯片到基片的粘接互连方法，或者芯片与芯片的叠层垂直互连方法，步骤如下：
1)、选择表面具有电互连焊盘金属块的第一芯片；
2)、选择具有与第一芯片电互连焊盘区域相对应焊盘的基片或第二芯片；
3)、在第一芯片焊盘区域制备镍微针锥层及铟层；
4)、在基片或者第二芯片焊盘区域制备金属凸点，包括下层的第一金属柱和表面覆盖的第二金属帽；
5)、接合第一芯片与基片，或者第一芯片与第二芯片，包括将第一芯片和基片表面对准，或者第一芯片和第二芯片表面对准，使得多个带有金属帽的凸点与芯片表面上各个微针锥区域匹配；以及把接触区域加热到一定的温度，并使两侧接触压缩以完成第一芯片到基片的焊盘区域电互连键合，或者第一芯片到第二芯片的叠层垂直互连。
所述温度为第一温度，用于芯片到基片的粘接互连；或者第二温度，用于芯片与芯片的叠层垂直互连。
其中芯片焊盘区域镍微针锥薄膜的制备通过电沉积法（包括但不限于化学镀、气相沉积等方法）或化学沉积法实现，在芯片的电互连焊盘区域金属块(利用光刻图形化形成)上制备镍微针锥层；并通过控制包括时间、电流密度、添加剂浓度在内的电沉积参数，控制针锥高度由0.5微米到2.0微米不等
整体厚度约2 - 5 μm，锥底直径约0.3 - 1 μm；
在制备镍微针锥薄膜后，随后制备铟层和金层(使用包括但不限于电镀、气相沉积等方法），表面铟层厚度约为0.5微米，具有较细的晶粒，金层厚度约为10纳米，并保持针锥阵列大致形貌不变。
其中基片或者芯片表面的凸点下层的第一金属通过电沉积法制备。
其中凸点表面覆盖的第二金属帽可与铟在低于200℃的键合温度下，形成熔点超过700℃的焊点，其厚度按照化学计量比不低于铟层的2倍。
其中芯片表面和基片表面、或者芯片表面与芯片表面的互相接触还包括施加键合压力。
其中键合压力需要在第一温度期间或者第二温度期间保持数秒到数分钟，然后释放键合压力，保持时间由第二金属种类、第一温度或者第二温度、键合压力要求的最优化结果决定。
其中加热到第一温度或者第二温度可以通过接触式或者非接触式的加热方式，第一温度或者第二温度高于铟的熔点，低于第二金属的熔点，具体由第二金属种类和键合压力要求的最优化结果决定。
所述接合第一芯片与基片，或者第一芯片与第二芯片的方法是：
将基片和芯片分别放置于热压缩接合器第一和第二固定装置中，保持温度低于第一温度，通过第一或第二固定装置之一或二者彼此的移动，使得多个凸点和焊盘金属块互相接触，通过加热装置使得温度快速达到第一温度并保持，同时第一和第二固定装置之间施加压力并保持，直至接触点处实现键合；
将第一芯片和第二芯片分别放置于接合器一组固定装置中，使得第一芯片和第二芯片表面能相互接触，保持温度低于第二温度，通过固定装置的彼此移动，使得第一芯片表面的凸点和第二芯片表面的金属块互相接触，通过加热装置使得温度快速达到第二温度并保持，同时固定装置之间施加压力并保持，直至凸点与金属块上的镍微针锥薄膜间实现牢固粘接；
在第三温度下，经过一段时间t的热处理，提高接合强度。
其中温度和接触压力保持数秒到数分钟，具体由第二金属种类、温度、压力要求的最优化结果决定。
接触压力一般在1 - 20 MPa之间，根据键合温度决定。
时间一般在5 s - 20 min之间，根据接触压力和键合温度决定。
第三温度低于铟的熔点，具体由第一金属和第二金属种类、温度和时间t的最优化结果决定。
此温度低于键合过程工艺温度，也低于铟熔点。
本发明针对未来微电子产品高密度化和多功能化的发展趋势，提出镍微针锥及其表面铟层的应用的新的粘接互连方法，镍微针锥结构因其真实表面积大、具备特殊的尖锐结构和阵列形态等特点，而具有众多的功能特性，在电子封装行业得到应用。本发明利用它与较高温度下大幅软化的固态无铅第二金属帽获得良好的机械咬合，同时在该键合温度下熔化的铟不仅能填充镍针锥与第二金属压缩镶嵌过程中产生的孔洞，也能够通过第二金属层材料的特别选择，与铟层反应逐步生成高熔点的金属间化合物.本发明的优点和积极效果在于，相比传统熔融焊接明显降低了工艺温度，无需助焊剂，键合残余应力低，界面微孔洞等缺陷少，固且工艺流程简单。
具体实施方式
下面结合具体实施方式对本发明作进一步详细说明：
本发明所公开的使用铟和微针锥结构的热压缩芯片低温互连方法，步骤如下：
(1) 镍微针锥层制备：将芯片焊盘区域金属块通过约30 – 60 s化学除油处理清洁表面污染，随后浸入20 wt.%硫酸中活化约10 s以提高表面活性。使用电沉积制备镍针锥，所用电解液成分为：NiCl2 120 g/L、H3BO3 40 g/L、结晶调整剂200 g/L。电沉积条件为：镀液温度60℃，pH=4，电流密度2.0 A/dm2，沉积时间12 min。
(2) 铟层制备：将完成上述步骤(1)的芯片立即进行铟层制备，所用电镀液配方为：In2(SO4)3 50 g/L，Na2SO4 10 g/L，柠檬酸 15 g/L，电沉积条件为：温度25℃，pH=2.0，电流密度0.9 A/dm2，沉积时间2.0 min。
(3) 对应的另一侧基片或芯片表面互连凸点制备：通过标准光刻工艺，涂覆正性光刻胶并通过显影、溶解形成60 μm高、直径60 μm的圆孔，放入添加有加速剂、整平剂的硫酸铜基铜电镀液中，在25℃下进行6.0 A/dm2、30 min时间的电沉积；完成后立即放入成分为甲基磺酸170 g/L、甲基磺酸锡39g/L的电镀液中，在25℃下进行5.0 A/dm2、2 min时间的电沉积。之后进行脱胶等后处理工序。
   (4) 将完成上述步骤(2)的芯片放入热压键合机中，固定于一侧；将完成步骤(3)的基片或芯片固定于另一侧。缓慢移动固定装置使两侧元件焊盘一一对准并接触，使用氮气加热两侧待键合元件迅速升温至160℃，同时施加10 MPa的静压，保持3 min，完成初步键合。在初步键合的过程中，镍微针锥与锡焊层紧密贴合，在此温度条件下，锡焊层硬度显著下降，蠕变速率提高，针锥部分刺入锡块，与此同时熔融的铟填入镶嵌孔洞，并迅速溶解少量锡。保持时间结束后在30 min内缓慢冷却。
   (5)完成初步键合后，将芯片置于110℃保护气氛中热处理2h，在此过程中铟与锡进一步产生扩散反应，并伴有镍与锡之间较轻微的界面反应，从而形成一定厚度的金属间化合物层，同时在初步键合过程中残留的孔洞通过扩散得以消除。
在以上的描述中，为了说明起见而阐述的许多具体的细节，但本发明的保护范围并不限于此，可以不完全按照这里提供的工序或工具的细节而实施本发明。
例如，凸点上层第二金属帽材料可以使用银或金，而并非限定为锡；使用银或金时，所得到的扩散反应产物具备相当高的熔点。其制备方法可以是丝网印刷等而不限于电镀。甚至不使用热压键合机，而使用其它设备来实现本发明权利要求的内容，对本领域的技术人员来说是轻而易举的。同样，在实施例的描述中，对于芯片到基片的倒装键合，镍微针锥层和铟层被加在芯片上，而带有第二金属帽的柱形凸点被加在基片上，但也可以把它们的位置互换。

Claims (10)

1.一种使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，包括芯片到基片的粘接互连方法，或者芯片与芯片的叠层垂直互连方法，其步骤如下：
1)、选择表面具有电互连焊盘金属块的第一芯片；
2)、选择具有与第一芯片电互连焊盘区域相对应焊盘的基片或第二芯片；
3)、在第一芯片焊盘区域制备镍微针锥层及铟层；
4)、在基片或者第二芯片焊盘区域制备金属凸点，包括下层的第一金属柱和表面覆盖的第二金属帽；
5)、接合第一芯片与基片，或者第一芯片与第二芯片，包括将第一芯片和基片表面对准，或者第一芯片和第二芯片表面对准，使得多个带有金属帽的凸点与芯片表面上各个微针锥区域匹配；以及把接触区域加热到一定的温度，并使两侧接触压缩以完成第一芯片到基片的焊盘区域电互连键合，或者第一芯片到第二芯片的叠层垂直互连；
其中，芯片焊盘区域镍微针锥层的制备通过电沉积法或者化学沉积法实现，并通过控制包括时间、电流密度、添加剂浓度在内的电沉积参数，控制针锥高度由0.5微米到2.0微米不等；
在制备镍微针锥层后，随后制备铟层和金层，表面铟层厚度约为0.5微米，具有较细的晶粒，金层厚度约为10纳米，并保持针锥阵列大致形貌不变。
2.如权利要求1所述的使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，所述温度为第一温度，用于芯片到基片的粘接互连；或者第二温度，用于芯片与芯片的叠层垂直互连。
3.如权利要求1所述的使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，其中基片或者芯片表面的凸点下层的第一金属通过电沉积法制备。
4.如权利要求1所述的使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，其中凸点表面覆盖的第二金属帽可与铟在低于200℃的键合温度下，形成熔点超过700℃的焊点，其厚度按照化学计量比不低于铟层的2倍。
5.如权利要求2所述的使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，其中芯片表面和基片表面、或者芯片表面与芯片表面的互相接触还包括施加键合压力。
6.如权利要求5所述的使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，其中键合压力需要在第一温度期间或者第二温度期间保持数秒到数分钟，然后释放键合压力，保持时间由第二金属种类、第一温度或者第二温度、键合压力要求的最优化结果决定。
7.如权利要求6所述的使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，其中加热到第一温度或者第二温度可以通过接触式或者非接触式的加热方式，第一温度或者第二温度高于铟的熔点，低于第二金属的熔点，具体由第二金属种类和键合压力要求的最优化结果决定。
8.如权利要求2所述的使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，所述接合第一芯片与基片，或者第一芯片与第二芯片的方法是：
将基片和芯片分别放置于热压缩接合器第一和第二固定装置中，保持温度低于第一温度，通过第一或第二固定装置之一或二者彼此的移动，使得多个凸点和焊盘金属块互相接触，通过加热装置使得温度快速达到第一温度并保持，同时第一和第二固定装置之间施加压力并保持，直至接触点处实现键合；
将第一芯片和第二芯片分别放置于接合器一组固定装置中，使得第一芯片和第二芯片表面能相互接触，保持温度低于第二温度，通过固定装置的彼此移动，使得第一芯片表面的凸点和第二芯片表面的金属块互相接触，通过加热装置使得温度快速达到第二温度并保持，同时固定装置之间施加压力并保持，直至凸点与金属块上的镍微针锥薄膜间实现牢固粘接；
在第三温度下，经过一段时间t的热处理，提高接合强度。
9.如权利要求8所述的使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，其中温度和接触压力保持数秒到数分钟，具体由第二金属种类、温度、压力要求的最优化结果决定。
10.如权利要求8所述的使用铟和微针锥结构的热压缩芯片低温互连方法，其特征在于，所述第三温度低于铟的熔点，具体由第一金属和第二金属种类、温度和时间t的最优化结果决定。
CN201210085337.8A 2012-03-28 2012-03-28 一种使用铟和微针锥结构的热压缩芯片低温互连方法 Expired - Fee Related CN102543783B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210085337.8A CN102543783B (zh) 2012-03-28 2012-03-28 一种使用铟和微针锥结构的热压缩芯片低温互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210085337.8A CN102543783B (zh) 2012-03-28 2012-03-28 一种使用铟和微针锥结构的热压缩芯片低温互连方法

Publications (2)

Publication Number Publication Date
CN102543783A CN102543783A (zh) 2012-07-04
CN102543783B true CN102543783B (zh) 2015-06-24

Family

ID=46350351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210085337.8A Expired - Fee Related CN102543783B (zh) 2012-03-28 2012-03-28 一种使用铟和微针锥结构的热压缩芯片低温互连方法

Country Status (1)

Country Link
CN (1) CN102543783B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097427A (zh) * 2014-04-23 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种监控晶片键合前金属中间层预清洗工艺的方法
US10756041B1 (en) 2019-03-14 2020-08-25 International Business Machines Corporation Finned contact
CN113809111A (zh) * 2020-06-16 2021-12-17 华为机器有限公司 显示面板、显示装置及显示面板的制备方法
CN112382717B (zh) * 2020-11-19 2022-08-30 郑州大学 一种热电器件封装界面及其连接方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064120A (zh) * 2010-10-22 2011-05-18 中国科学院上海微系统与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
CN102169845B (zh) * 2011-02-22 2013-08-14 中国科学院微电子研究所 一种用于三维封装的多层混合同步键合结构及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064120A (zh) * 2010-10-22 2011-05-18 中国科学院上海微系统与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于微纳米阵列材料的低温互连技术研究;徐坡;《中国优秀硕士学位论文全文数据库》;20090821;9-11，23-26 *

Also Published As

Publication number Publication date
CN102543783A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
TW523898B (en) Semiconductor device and method of manufacturing the same
CN102610537B (zh) 一种半导体器件低温固态键合的方法
CN102543784B (zh) 一种使用镍微针锥的固态热压缩低温键合方法
JP4901933B2 (ja) 半導体装置の製造方法
JP2017514995A (ja) 低圧焼結用粉末
TW201527029A (zh) 銲球凸塊與封裝結構及其形成方法
CN102543783B (zh) 一种使用铟和微针锥结构的热压缩芯片低温互连方法
CN103390565A (zh) 包括在优选方向生长的Cu6Sn5晶粒的电性连接结构及其制备方法
US9475145B2 (en) Solder bump joint in a device including lamellar structures
TW201312716A (zh) 銲球凸塊結構及其形成方法
KR102423021B1 (ko) 구리-구리 플립칩 인터커넥션 형성 방법 및 이에 의해 형성된 구리-구리 플립칩 인터커넥션부
CN109755208A (zh) 一种接合材料、半导体装置及其制造方法
TWI725927B (zh) 低溫混合接合結構及其製造方法
Del Carro et al. Low-temperature dip-based all-copper interconnects formed by pressure-assisted sintering of copper nanoparticles
CN106180696A (zh) 一种基于Ni@Sn核‑壳结构的高温钎料的制备方法
CN103165480A (zh) 倒装芯片凸点的制备方法
US10213986B2 (en) Electric connection and method of manufacturing the same
KR101929750B1 (ko) 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법
CN103985651B (zh) 一种低温快速连接活化金属表面与微纳米连接材料的方法
CN103151430A (zh) 纳米金属粒实现led的低温金属界面连接的制备方法
US8887383B2 (en) Electrode structure and method for forming bump
CN104112707B (zh) 一种基于镍和铜微针锥异种结构的固态超声键合方法
CN104112684A (zh) 一种基于镍微针锥的固态超声键合方法
JP6136411B2 (ja) 電子部品の接合方法および電子機器
US20090109641A1 (en) Wafer of circuit board and joining structure of wafer or circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150624

Termination date: 20210328