JP6136411B2 - 電子部品の接合方法および電子機器 - Google Patents
電子部品の接合方法および電子機器 Download PDFInfo
- Publication number
- JP6136411B2 JP6136411B2 JP2013055293A JP2013055293A JP6136411B2 JP 6136411 B2 JP6136411 B2 JP 6136411B2 JP 2013055293 A JP2013055293 A JP 2013055293A JP 2013055293 A JP2013055293 A JP 2013055293A JP 6136411 B2 JP6136411 B2 JP 6136411B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electronic component
- barrier layer
- conductive material
- molten metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
第1の電子部品に形成された第1の端子であり、前記第1の端子の先端が前記第1の端子を形成している第1の金属材料よりも融点の高い第1の導電性材料で形成された前記第1の端子を、第2の電子部品に形成された第2の端子に位置合わせした状態で、前記第1の金属材料および前記第2の端子が溶融しない温度で前記第1の導電性材料を前記第2の端子に接合し、
前記第1の金属材料および前記第2の端子の少なくとも何れかが溶融する温度でリフローする、
電子部品の接合方法。
第1の端子が形成された第1の電子部品と、
前記第1の端子と接合される第2の端子が形成された第2の電子部品と、を備え、
前記第2の端子は、前記第1の端子の先端を形成しており且つ前記第1の端子を形成している第1の金属材料よりも融点の高い第1の導電性材料に接合されており、
前記第1の金属材料および前記第2の端子のうち少なくとも何れかの端子は、前記第2の端子と接合された前記第1の導電性材料を被覆するようにリフローされた、
電子機器。
図1は、電子部品を示した図の一例である。電子部品1は、表面に配列された各パッド10にめっきシード層11を挟んで接続端子(本願でいう「第1の端子」の一例である)12が形成されている。接続端子12は、金属端子13、溶融金属(本願でいう「第1の金属材料」の一例である)14、及びバリア層(本願でいう「第1の導電性材料」の一例である)15によって形成される。溶融金属14は、電子部品1に他の電子部品を接合する際に溶融させ、他の電子部品と結合させる部分であるため、特定の温度で溶融する材料で形成されていることが好ましい。特定の温度で溶融する材料としては、例えば、Sn,In,Sn−Ag,Sn−Ag−Cu,Sn−Cu,Sn−Pb,Sn−Bi,Sn−Zn,Sn−Auを挙げることができる。電子部品1は、各接続端子12を介して他の電子部品に接合されるものであれば如何なるものであってもよく、例えば、半導体素子や回路基板を適用することができる。
すると、各接続端子12の先端を形成するバリア層15が切削される。このとき、封止樹脂16についてもバリア層15と共に切削される。各接続端子12の先端を形成するバリア層15は、電子部品1の表面と相対的に平行に動くバイトBによって平坦化されるため、各接続端子12の先端が同じ高さに揃うことになる。
チャントを用いたウェットエッチング、ミリングを用いたドライエッチング等の手法を適用してもよい。
強固に接合された状態になる。
図11は、第1変形例に係る電子部品を位置合わせする処理を示した図の一例である。上記実施形態に係る電子部品1の接続端子12は、例えば、図11に示すように、他の電子部品2に設けられている接続端子22よりも横幅が細いものであってもよい。本第1変形例に係る電子部品1Aの位置合わせは、例えば、電子部品1Aの各接続端子12Aの中心が電子部品2の各接続端子22の中心に合うように、電子部品2を電子部品1Aの上に載せる。
図15は、第2変形例に係る電子部品を位置合わせする処理を示した図の一例である。上記実施形態に係る電子部品1の接続端子12の先端を形成するバリア層15は、接続端子12の先端方向に向かって尖った形状で形成されていてもよい。本第2変形例に係る電子部品1Bの位置合わせは、例えば、電子部品1Bの各接続端子12Bの先端が電子部品2の各接続端子22の中心に合うように、電子部品2を電子部品1Bの上に載せる。
先端をバリア層15で形成した接続端子12は、例えば、次のような方法で形成することができる。
上記実施形態や各変形例に係る接合方法であれば、接合部分に電気的な抵抗部分を形成することなく、電子部品と他の電子部品との相対的な位置ずれを抑制できる。
子13の一例に相当する30μmの金属端子を形成する目的で、Cuめっき処理を電流密度4ASDで30分間行った。その後、上記溶融金属14の一例に相当する溶融金属としてSn−Agはんだをめっきレジストの開口部分に7μmの厚さで埋め込んだ。また、上記バリア層15の一例に相当するバリア層としてNiを7μmの厚さで埋め込んだ。そして、めっきレジストを除去した。最後に、シードエッチング処理を行って各接続端子の周囲に露出しているめっきシード層を除去し、各接続端子を電気的に独立させた。
10,10A,10B,20,110・・パッド
11,11A,11B,21・・めっきシード層
12,12A,12B,22,112,122,132・・接続端子
13,13A,13B,23,113,123,133・・金属端子
14,14A,14B,24,114,124,134・・溶融金属
15,15A,15B,25,125・・バリア層
16,16A,16B,26・・封止樹脂
101,103・・半導体素子
102・・回路基板
B・・バイト
R・・めっきレジストR
V・・ボイド
Claims (5)
- 第1の電子部品に形成された第1の端子であり、前記第1の端子の先端が前記第1の端子を形成している第1の金属材料よりも融点の高い第1の導電性材料で形成された前記第1の端子を、第2の電子部品に形成された第2の端子に位置合わせした状態で、前記第1の金属材料および前記第2の端子が溶融しない温度で前記第1の導電性材料を前記第2の端子に接合し、
前記第1の金属材料および前記第2の端子の少なくとも何れかが溶融する温度でリフローし、
前記第2の端子の先端は、前記第2の端子を形成している第2の金属材料よりも融点の高い第2の導電性材料で形成されており、
前記第1の導電性材料を前記第2の端子に接合する工程では、前記第1の端子を前記第2の端子に位置合わせした状態で、前記第1の金属材料及び前記第2の金属材料が溶融しない温度で前記第1の導電性材料を前記第2の導電性材料に接合する、
電子部品の接合方法。 - 前記第1の電子部品に形成されている複数の前記第1の端子の高さが揃うように、前記第1の端子の先端を覆う前記第1の導電性材料を平坦化し、
前記第2の電子部品に形成されている複数の前記第2の端子の高さが揃うように、前記第2の端子の先端を覆う前記第2の導電性材料を平坦化し、
前記第1の導電性材料を前記第2の端子に接合する工程では、前記第1の端子を前記第2の端子に位置合わせした状態で、前記第1の金属材料及び前記第2の金属材料が溶融しない温度で前記第1の導電性材料を前記第2の導電性材料に接合する、
請求項1に記載の電子部品の接合方法。 - 前記第2の端子の先端は、前記第2の金属材料よりも融点の高い導電性材料であって、前記第2の端子の先端方向に向かって尖った形状の第2の導電性材料で形成されており、
前記第1の導電性材料を前記第2の端子に接合する工程では、前記第1の端子を前記第2の端子に位置合わせした状態で、前記第1の金属材料及び前記第2の金属材料が溶融しない温度で前記第1の導電性材料を前記第2の導電性材料の尖った部分に接合する、
請求項1に記載の電子部品の接合方法。 - 前記第1の導電性材料を前記第2の端子に接合する工程では、前記第1の端子を前記第2の端子に位置合わせした状態で、前記第1の金属材料および前記第2の端子が溶融しない温度で前記第1の導電性材料を前記第2の端子に拡散接合する、
請求項1から3の何れか一項に記載の電子部品の接合方法。 - 第1の端子が形成された第1の電子部品と、
前記第1の端子と接合される第2の端子が形成された第2の電子部品と、を備え、
前記第2の端子の先端は、前記第2の端子を形成している第2の金属材料よりも融点の高い第2の導電性材料で形成されており、
前記第2の端子の先端にある前記第2の導電性材料は、前記第1の端子の先端を形成しており且つ前記第1の端子を形成している第1の金属材料よりも融点の高い第1の導電性材料に対し、前記第1の端子が前記第2の端子に位置合わせされた状態で前記第1の金属材料及び前記第2の金属材料が溶融しない温度で接合されており、
前記第1の金属材料および前記第2の金属材料は、前記第2の端子と接合された前記第1の導電性材料および前記第1の端子と接合された前記第2の導電性材料を被覆するようにリフローされた、
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013055293A JP6136411B2 (ja) | 2013-03-18 | 2013-03-18 | 電子部品の接合方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013055293A JP6136411B2 (ja) | 2013-03-18 | 2013-03-18 | 電子部品の接合方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014183100A JP2014183100A (ja) | 2014-09-29 |
JP6136411B2 true JP6136411B2 (ja) | 2017-05-31 |
Family
ID=51701555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013055293A Expired - Fee Related JP6136411B2 (ja) | 2013-03-18 | 2013-03-18 | 電子部品の接合方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6136411B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115565978A (zh) * | 2021-07-01 | 2023-01-03 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
KR20230093298A (ko) | 2021-07-01 | 2023-06-27 | 창신 메모리 테크놀로지즈 아이엔씨 | 반도체 구조 및 반도체 구조의 제조 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2789910B2 (ja) * | 1992-01-28 | 1998-08-27 | カシオ計算機株式会社 | Icチップの接続構造およびその方法 |
JPH0779116B2 (ja) * | 1993-03-16 | 1995-08-23 | 日本電気株式会社 | ベアチップ型半導体装置の実装方法 |
JPH10335805A (ja) * | 1997-05-30 | 1998-12-18 | Murata Mfg Co Ltd | 電子部品の実装方法 |
JP2004342802A (ja) * | 2003-05-15 | 2004-12-02 | Sharp Corp | 突起電極付きプリント基板およびその製造方法 |
JP4983181B2 (ja) * | 2006-09-26 | 2012-07-25 | 富士通株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-03-18 JP JP2013055293A patent/JP6136411B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014183100A (ja) | 2014-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10515918B2 (en) | Methods of fluxless micro-piercing of solder balls, and resulting devices | |
JP2009158593A (ja) | バンプ構造およびその製造方法 | |
JP2014090183A (ja) | 接合層を用いて基板に接続された金属ポストを有する超小型電子基板 | |
JPWO2006126361A1 (ja) | ハンダバンプ形成方法および半導体素子の実装方法 | |
KR101940237B1 (ko) | 미세 피치 pcb 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법 | |
US9293433B2 (en) | Intermetallic compound layer on a pillar between a chip and substrate | |
JP4131681B2 (ja) | 半導体装置の製造方法 | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
JP2017168503A (ja) | 電子部品の製造方法及び電子部品の製造装置 | |
JP2007103449A (ja) | 電子部品実装方法 | |
JP2001332583A (ja) | 半導体チップの実装方法 | |
JP4115306B2 (ja) | 半導体装置の製造方法 | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
JP6136411B2 (ja) | 電子部品の接合方法および電子機器 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
JP2017028156A (ja) | 実装構造体及びその製造方法 | |
TW201403773A (zh) | 半導體結構之製法與導電凸塊 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
CN104112684A (zh) | 一种基于镍微针锥的固态超声键合方法 | |
US20090109641A1 (en) | Wafer of circuit board and joining structure of wafer or circuit board | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6379650B2 (ja) | 半導体装置の製造方法 | |
JP2014090216A (ja) | バンプ構造およびその製造方法 | |
JP2013141042A (ja) | バンプ構造およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6136411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |