CN115565978A - 半导体结构及半导体结构的制作方法 - Google Patents
半导体结构及半导体结构的制作方法 Download PDFInfo
- Publication number
- CN115565978A CN115565978A CN202110746013.3A CN202110746013A CN115565978A CN 115565978 A CN115565978 A CN 115565978A CN 202110746013 A CN202110746013 A CN 202110746013A CN 115565978 A CN115565978 A CN 115565978A
- Authority
- CN
- China
- Prior art keywords
- conductive
- conductor
- chip
- contact pad
- conductive contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 313
- 238000002844 melting Methods 0.000 claims description 37
- 230000008018 melting Effects 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052718 tin Inorganic materials 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 6
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims description 5
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 5
- 229910052793 cadmium Inorganic materials 0.000 claims description 5
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 5
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- UDRRLPGVCZOTQW-UHFFFAOYSA-N bismuth lead Chemical compound [Pb].[Bi] UDRRLPGVCZOTQW-UHFFFAOYSA-N 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构包括第一芯片和第二芯片，第一芯片的第一导电连线连接第一导电接触垫，第二芯片的第二导电连线连接第二导电接触垫，且第一导电接触垫包括第一导电体和第二导电体，第二导电接触垫包括第三导电体和第四导电体。通过使得第一导电体与第四导电体直接相对，第二导电体与第三导电体直接相对，可以使得第一导电接触垫和第二导电接触垫的预连接，然后将预连接的第一芯片和第二芯片转移进行键合，由于转移前第一芯片和第二芯片已完成了预连接，因此不会出现第一芯片和第二芯片相对移动的情况，保证后续第一芯片和第二芯片可靠对准，以此改善半导体结构的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制作方法。
背景技术
相关技术中，芯片之间的键合是通过芯片上的金属垫相互连接而实现。堆叠后的芯片在键合前需要进行转运，若有震动或外力影响，将造成堆叠芯片对准受到滑移影响，增加了工艺制作难度。
发明内容
本发明提供一种半导体结构及半导体结构的制作方法，以改善半导体结构的性能。
根据本发明的第一个方面，提供了一种半导体结构，包括：
第一芯片，第一芯片包括第一衬底、第一导电连线以及第一导电接触垫，第一导电接触垫与第一导电连线相连接，第一导电接触垫包括第一导电体和第二导电体，第一导电体的熔点大于第二导电体的熔点；
第二芯片，第二芯片包括第二衬底、第二导电连线以及第二导电接触垫，第二导电接触垫与第二导电连线相连接，第二导电接触垫包括第三导电体和第四导电体，第三导电体的熔点大于第四导电体的熔点；
其中，第一导电体与第四导电体直接相对，第二导电体与第三导电体直接相对，以在第一导电接触垫和第二导电接触垫之间形成键合结构。
在本发明的一个实施例中，第一导电接触垫朝向第二导电接触垫的一端为第一接触面，第二导电接触垫朝向第一接触面的一端为第二接触面；
其中，第一导电体和第二导电体分别占据部分的第一接触面，第三导电体和第四导电体分别占据部分的第二接触面。
在本发明的一个实施例中，第一导电体和第二导电体占据全部的第一接触面，第三导电体和第四导电体占据全部的第二接触面。
在本发明的一个实施例中，第一接触面的面积等于第二接触面的面积；
其中，第一导电体占据第一接触面的面积等于第四导电体占据第二接触面的面积。
在本发明的一个实施例中，第一接触面的面积不等于第二接触面的面积。
在本发明的一个实施例中，第一接触面的周向外边缘包括直线和曲线中的至少之一，第二接触面的周向外边缘包括直线和曲线中的至少之一。
在本发明的一个实施例中，第一导电体占据第一导电接触垫的体积大于第二导电体占据第一导电接触垫的体积；
第三导电体占据第二导电接触垫的体积大于第四导电体占据第二导电接触垫的体积。
在本发明的一个实施例中，第一导电连线的一端均连接于第一导电体上；
第二导电连线的一端均连接于第三导电体上。
在本发明的一个实施例中，第二导电体包括多个第一子导电段，相邻第一子导电段之间夹持第一导电体的一部分；
和/或，第四导电体包括多个第二子导电段，相邻第二子导电段之间夹持第三导电体的一部分。
在本发明的一个实施例中，第一导电体包括铜和钨中的至少一种，第二导电体包括铋、镉、锡、铅、镝以及铟中的至少一种；
第三导电体包括铜和钨中的至少一种，第四导电体包括铋、镉、锡、铅、镝以及铟中的至少一种。
在本发明的一个实施例中，第一导电连线为第一硅通孔；
第二导电连线为第二硅通孔。
根据本发明的第二个方面，提供了一种半导体结构的制作方法，包括：
提供第一芯片，第一芯片包括第一衬底、第一导电连线以及第一导电接触垫，第一导电接触垫与第一导电连线相连接，第一导电接触垫包括第一导电体和第二导电体，第一导电体的熔点大于第二导电体的熔点；
提供第二芯片，第二芯片包括第二衬底、第二导电连线以及第二导电接触垫，第二导电接触垫与第二导电连线相连接，第二导电接触垫包括第三导电体和第四导电体，第三导电体的熔点大于第四导电体的熔点；
对准第一芯片和第二芯片，使得第一导电体与第四导电体直接相对，第二导电体与第三导电体直接相对；
连接第一芯片和第二芯片。
在本发明的一个实施例中，连接第一芯片和第二芯片包括：
采用第一温度熔化第二导电体与第四导电体，以使得第一芯片和第二芯片相连接；
其中，第一温度小于第一导电体和第三导电体的熔点。
在本发明的一个实施例中，连接第一芯片和第二芯片还包括：
将连接后的第一芯片和第二芯片在第二温度退火条件下进行键合，以使得第一导电接触垫和第二导电接触垫之间形成键合结构；
其中，第一温度小于第二温度。
在本发明的一个实施例中，采用电镀方法或印刷方法在第一导电体上形成第二导电体；
采用电镀方法或印刷方法在第三导电体上形成第四导电体。
本发明实施例的半导体结构包括第一芯片和第二芯片，第一芯片的第一导电连线连接第一导电接触垫，第二芯片的第二导电连线连接第二导电接触垫，且第一导电接触垫包括第一导电体和第二导电体，第二导电接触垫包括第三导电体和第四导电体。通过使得第一导电体与第四导电体直接相对，第二导电体与第三导电体直接相对，且第一导电体的熔点大于第二导电体的熔点，第三导电体的熔点大于第四导电体的熔点，因此可以在第一温度下使得第二导电体和第四导电体熔化，即实现了第一导电接触垫和第二导电接触垫的预连接，然后将预连接的第一芯片和第二芯片转移至第二温度退火条件下进行键合，以实现第一导电接触垫和第二导电接触垫的可靠键合，由于转移前第一芯片和第二芯片已完成了预连接，因此不会出现第一芯片和第二芯片相对移动的情况，从而保证后续第一芯片和第二芯片可靠对准，以此改善半导体结构的性能。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的第一芯片和第二芯片分解结构示意图；
图2是根据一示例性实施方式示出的一种半导体结构的第一芯片和第二芯片局部连接结构示意图；
图3是根据一示例性实施方式示出的一种半导体结构的第一接触面和第一接触面的结构示意图；
图4是根据另一示例性实施方式示出的一种半导体结构的第一接触面和第一接触面的结构示意图；
图5是根据一示例性实施方式示出的一种半导体结构的制作方法的流程示意图。
附图标记说明如下：
10、第一芯片；11、第一衬底；12、第一导电连线；13、第一导电接触垫；131、第一导电体；132、第二导电体；1321、第一子导电段；14、第一接触面；
20、第二芯片；21、第二衬底；22、第二导电连线；23、第二导电接触垫；231、第三导电体；232、第四导电体；2321、第二子导电段；24、第二接触面。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
本发明的一个实施例提供了一种半导体结构，请参考图1和图2，半导体结构包括：第一芯片10，第一芯片10包括第一衬底11、第一导电连线12以及第一导电接触垫13，第一导电接触垫13与第一导电连线12相连接，第一导电接触垫13包括第一导电体131和第二导电体132，第一导电体131的熔点大于第二导电体132的熔点；第二芯片20，第二芯片20包括第二衬底21、第二导电连线22以及第二导电接触垫23，第二导电接触垫23与第二导电连线22相连接，第二导电接触垫23包括第三导电体231和第四导电体232，第三导电体231的熔点大于第四导电体232的熔点；其中，第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对，以在第一导电接触垫13和第二导电接触垫23之间形成键合结构。
本发明一个实施例的半导体结构包括第一芯片10和第二芯片20，第一芯片10的第一导电连线12连接第一导电接触垫13，第二芯片20的第二导电连线22连接第二导电接触垫23，且第一导电接触垫13包括第一导电体131和第二导电体132，第二导电接触垫23包括第三导电体231和第四导电体232。通过使得第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对，且第一导电体131的熔点大于第二导电体132的熔点，第三导电体231的熔点大于第四导电体232的熔点，因此可以在第一温度下使得第二导电体132和第四导电体232熔化，即实现了第一导电接触垫13和第二导电接触垫23的预连接，然后将预连接的第一芯片10和第二芯片20转移至第二温度退火条件下进行键合，以实现第一导电接触垫13和第二导电接触垫23的可靠键合，由于转移前第一芯片10和第二芯片20已完成了预连接，因此不会出现第一芯片10和第二芯片20相对移动的情况，从而保证后续第一芯片10和第二芯片20可靠对准，以此改善半导体结构的性能。
需要说明的是，在第一温度下，第二导电体132和第四导电体232熔化，而第一导电体131和第三导电体231不熔化，此时，第一导电接触垫13和第二导电接触垫23的导电材料可以各自在交界面处相互渗透融合，如图2所示，因此形成金属化合物(IMC)，从而实现第一导电接触垫13和第二导电接触垫23的预连接。或者，即使第一导电接触垫13和第二导电接触垫23的导电材料不在各自在交界面处相互渗透融合，但熔化后的第二导电体132和第四导电体232在冷却后也可以实现与第三导电体231和第一导电体131的连接，因此也可以实现第一导电接触垫13和第二导电接触垫23的预连接。由于第一导电接触垫13和第二导电接触垫23完成了预连接，因此在后续转移第一芯片10和第二芯片20的过程中就不会出现第一芯片10和第二芯片20的相对滑移，以此保证第一芯片10和第二芯片20处于可靠对准的连接条件下，将第一芯片10和第二芯片20在第二温度退火条件下进行相互键合，因此实现了第一导电接触垫13和第二导电接触垫23的可靠键合，在第一导电接触垫13和第二导电接触垫23之间形成了可靠的键合结构。而相关技术中，需要将第一芯片10和第二芯片20直接放置于高温环境进行键合，在转移过程中对准受到滑移影响，因此影响半导体结构的性能，本实施例中的半导体结构可以改善相关技术中的对准问题，以提高半导体结构的性能。
在第一导电接触垫13和第二导电接触垫23键合完成后，第一导电接触垫13和第二导电接触垫23的结合面会形成一层IMC层，且IMC层的宽度与第一导电接触垫13和/或第二导电接触垫23的宽度相同。且通过使得第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对，且第一导电体131的熔点大于第二导电体132的熔点，第三导电体231的熔点大于第四导电体232的熔点，即可以理解为：熔断较小的第二导电体132容纳在了第一导电体131内，类似在第一导电体131内形成了凹陷，而熔点较大的第三导电体231容纳在了第四导电体232内，类似在第四导电体232内形成了凹陷，如果去除了第二导电体132和第四导电体232则使得第一导电接触垫13的凸起对应第二导电接触垫23的凹陷，而第一导电接触垫13的凹陷对应第二导电接触垫23的凸起。第一导电体131的热膨胀系数大于第二导电体132的热膨胀系数，第三导电体231的热膨胀系数大于第四导电体232的热膨胀系数，从而使得第一导电接触垫13和第二导电接触垫23最大的去匹配金属的热膨胀，即热膨胀大的部分匹配热膨胀小的部分，从而可以使得第一导电接触垫13和第二导电接触垫23都具有膨胀的冗余空间，避免出现裂缝。
第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对，实际上是说明第一芯片10和第二芯片20键合前的位置关系，在键合后，即在第一导电接触垫13和第二导电接触垫23之间形成键合结构时，并不一定存在上述位置关系，导电材料之间可能由于融合并不能确定相应的位置关系，但从材料配置上应该可以判断上述位置关系。
在一些实施例中，第一导电连线12和第一导电接触垫13均位于第一衬底11内，第二导电连线22和第二导电接触垫23均位于第二衬底21内。
其中，第一导电连线12和第一导电接触垫13可以部分位于第一衬底11内，第一导电连线12和第一导电接触垫13也可以全部位于第一衬底11内。相应的，第二导电连线22和第二导电接触垫23可以部分位于第二衬底21内，也可以全部位于第二衬底21内。
在一些实施例中，第一导电接触垫13可以位于第一衬底11的表面。相应的，第二导电接触垫23可以位于第二衬底21的表面。
需要注意的是，在第一芯片10和第二芯片20键合后，第一衬底11和第二衬底21相键合。第一衬底11包括硅衬底和形成于硅衬底上方的绝缘层，第一导电连线12的部分位于绝缘层内，第一导电接触垫13形成于绝缘层内。相应的，第二衬底21包括硅衬底和形成于硅衬底上方的绝缘层，第二导电连线22的部分位于绝缘层内，第二导电接触垫23形成于绝缘层内。在第一芯片10和第二芯片20键合时，第一导电接触垫13和第二导电接触垫23相键合，而第一芯片10和第二芯片20的绝缘层相键合。
具体的，硅衬底可以由含硅材料形成。硅衬底可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。
绝缘层可以包括二氧化硅(SiO2)、碳氧化硅(SiOC)、氮化硅(SiN)、碳氮化硅(SiCN)等相关集成电路绝缘材料。
在一个实施例中，第一导电连线12为第一硅通孔；第二导电连线22为第二硅通孔。第一硅通孔和第二硅通孔通过第一导电接触垫13和第二导电接触垫23实现连接。可选的，第二导电体132与第一硅通孔的中心区域相对应，由于第一硅通孔的中心区域整体膨胀最大，因此，第二导电体132的厚度可以大于第四导电体232的厚度，以给第一硅通孔预留出足够的膨胀的冗余空间。可选的，第四导电体232与第二硅通孔的中心区域相对应，第二导电体132的厚度可以小于第四导电体232的厚度。
在某些实施例中，第二导电体132的厚度可以等于第四导电体232的厚度。
在一个实施例中，第二导电体132的厚度小于1um，第四导电体232的厚度小于1um。
在一个实施例中，如图1所示，第一导电接触垫13朝向第二导电接触垫23的一端为第一接触面14，第二导电接触垫23朝向第一接触面14的一端为第二接触面24；其中，第一导电体131和第二导电体132分别占据部分的第一接触面14，第三导电体231和第四导电体232分别占据部分的第二接触面24。第一芯片10和第二芯片20键合时，第一接触面14和第二接触面24相对接，以此实现第一导电接触垫13和第二导电接触垫23的电连接。
可选的，第一导电体131和第二导电体132占据部分的第一接触面14，即第一导电接触垫13还可以包括其他的导电体。相应的，第三导电体231和第四导电体232占据部分的第二接触面24，第二导电接触垫23还可以包括其他的导电体。
可选的，第一导电体131和第二导电体132占据全部的第一接触面14，即第一导电接触垫13可以仅包括第一导电体131和第二导电体132，或者第一导电接触垫13可以包括其他的导电体，但此导电体不位于第一导电接触垫13远离第一导电连线12的端部。相应的，第三导电体231和第四导电体232占据全部的第二接触面24，即第二导电接触垫23可以仅包括第三导电体231和第四导电体232，或者第二导电接触垫23可以包括其他的导电体，但此导电体不位于第二导电接触垫23远离第二导电连线22的端部。
在一个实施例中，第一接触面14的面积等于第二接触面24的面积，即第一芯片10的融合面的面积和第二芯片20的融合面的面积相一致。第一导电体131和第二导电体132占据全部的第一接触面14，且第三导电体231和第四导电体232占据全部的第二接触面24时，第一导电体131占据第一接触面14的面积等于第四导电体232占据第二接触面24的面积，而第二导电体132占据第一接触面14的面积等于第三导电体231占据第二接触面24的面积，以此保证第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对。
可选的，在第一接触面14的面积等于第二接触面24的面积，第一导电体131和第二导电体132占据部分的第一接触面14，且第三导电体231和第四导电体232占据部分的第二接触面24时，可以保证第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对，而第一导电接触垫13包括的其他导电体与第二导电接触垫23包括的其他导电体直接相对。
在一个实施例中，第一接触面14的面积不等于第二接触面24的面积，即第一芯片10的融合面的面积和第二芯片20的融合面的面积不相一致。在第一接触面14的面积小于第二接触面24的面积时，第二接触面24的部分会与第一衬底11相对。相应的，在第一接触面14的面积大于第二接触面24的面积时，第一接触面14的部分会与第二衬底21相对。
需要说明的是，第一接触面14的面积不等于第二接触面24的面积时，例如，第一接触面14的面积小于第二接触面24的面积时，第一导电体131和第二导电体132可以占据全部的第一接触面14，而第三导电体231和第四导电体232也可以占据全部的第二接触面24，此时，只要保证全部的第一导电体131与第四导电体232直接相对，全部的第二导电体132与第三导电体231直接相对即可，而第二导电接触垫23的第三导电体231和第四导电体232中的至少之一的其他部分可以直接对应第一衬底11。相应的，对于第一接触面14的面积大于第二接触面24的面积时，也可以参考本实施例，此处不作赘述。
在一个实施例中，第一接触面14的周向外边缘包括直线和曲线中的至少之一，第二接触面24的周向外边缘包括直线和曲线中的至少之一。第一接触面14的形状和第二接触面24的形状可以完全相同，也可以不相同，第一接触面14的形状和第二接触面24的形状可以是圆形、椭圆形、长方形等各种形状，此处不作限定。
需要说明的是，当第一接触面14的面积等于第二接触面24的面积，第一导电体131和第二导电体132占据全部的第一接触面14，且第三导电体231和第四导电体232占据全部的第二接触面24时，则可以说明第一接触面14的形状和第二接触面24的形状完全相同，且第一接触面14和第二接触面24完全重合。
在一个实施例中，第一导电体131占据第一导电接触垫13的体积大于第二导电体132占据第一导电接触垫13的体积；第三导电体231占据第二导电接触垫23的体积大于第四导电体232占据第二导电接触垫23的体积。即第一导电接触垫13和第二导电接触垫23的低熔点的导电材料占比相对较低，在第一芯片10和第二芯片20键合时，第二导电体132和第四导电体232用于保证预连接即可，而第一导电接触垫13和第二导电接触垫23与其他结构实现电连接主要依靠第一导电体131和第三导电体231。
在一个实施例中，第一导电连线12的一端均连接于第一导电体131上；第二导电连线22的一端均连接于第三导电体231上。即第一导电接触垫13远离第一导电连线12的一侧才包括有第二导电体132，第二导电接触垫23远离第二导电连线22的一侧才包括有第四导电体232。
需要注意的是，第一导电连线12的一端均连接于第一导电体131上，第二导电连线22的一端均连接于第三导电体231上，可以进一步理解为，第一芯片10和第二芯片20键合前，第一导电连线12的一端均连接于第一导电体131上，第二导电连线22的一端均连接于第三导电体231上，而在第一导电接触垫13和第二导电接触垫23之间形成键合结构后，可能存在导电材料之间融合的可能性，但从材料配置上也可以判断上述结构关系。
在一个实施例中，第二导电体132包括多个第一子导电段1321，相邻第一子导电段1321之间夹持第一导电体131的一部分，即可以理解为是在第一导电体131远离第一导电连线12的一侧形成有空隙，以此填充第一子导电段1321。
在一个实施例中，第四导电体232包括多个第二子导电段2321，相邻第二子导电段2321之间夹持第三导电体231的一部分，即可以理解为是在第三导电体231远离第二导电连线22的一侧形成有空隙，以此填充第二子导电段2321。
结合图1和图3所示，第一接触面14的面积等于第二接触面24的面积，且第一导电体131和第二导电体132占据全部的第一接触面14，第三导电体231和第四导电体232占据全部的第二接触面24，而第一导电体131占据第一接触面14的面积小于第二导电体132占据第一接触面14的面积，第三导电体231占据第二接触面24的面积大于第四导电体232占据第二接触面24的面积，以此保证第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对。而第二导电体132包括多个第一子导电段1321，第四导电体232包括多个第二子导电段2321。
结合图4所示，第一接触面14的面积等于第二接触面24的面积，且第一导电体131和第二导电体132占据全部的第一接触面14，第三导电体231和第四导电体232占据全部的第二接触面24，而第一导电体131占据第一接触面14的面积大于第二导电体132占据第一接触面14的面积，第三导电体231占据第二接触面24的面积小于第四导电体232占据第二接触面24的面积，以此保证第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对。而第二导电体132包括多个第一子导电段1321，第四导电体232包括多个第二子导电段2321。
在一个实施例中，第一导电体131和第三导电体231的材料可以相一致，第一导电体131包括铜和钨中的至少一种，第三导电体231包括铜和钨中的至少一种。当然，在某些实施例中，不排除第一导电体131和第三导电体231的材料不相一致，但二者的熔点大致相同。
在一个实施例中，第二导电体132和第四导电体232的材料可以相一致，第一导电体131包括铜和钨中的至少一种，第二导电体132包括铋、镉、锡、铅、镝以及铟中的至少一种。当然，在某些实施例中，不排除第二导电体132和第四导电体232的材料不相一致，但二者的熔点大致相同。
需要说明的是，第一导电体131和第三导电体231可以仅包括单一材料，例如，第一导电体131和第三导电体231可以均是铜。第一导电体131和第三导电体231也可以是合金，例如铜钨合金。第二导电体132和第四导电体232可以仅包括单一材料，例如，第二导电体132和第四导电体232可以均是锡。或者，第二导电体132和第四导电体232可以是合金，例如铋锡、铋铅、锡铟等。
在一个实施例中，第一导电体131和第三导电体231可以是铜，而第二导电体132和第四导电体232可以是锡。由于低熔点金属锡的化合效应以及金属铜的热膨胀效应，铜表面微内凹能顺利与低熔点金属锡层进行融合。在低温融合(如第一温度)时，上下层的锡(Sn)和铜(Cu)各自在交界面处相互渗透融合，并与旁边的铜融合，形成Cu5Sn6金属化合物(IMC)。此上下层不同材质相间混合设计，能增加IMC面积，以提高键合强度，并向堆叠后芯片(尤其上下层芯片对准精度)提供因外力或搬动造成堆叠芯片滑移的抵抗力，利于之后进行较高温(如第二温度)退火的上下层第一导电接触垫13和第二导电接触垫23键合，提升产品成品率。
本发明的半导体结构可以使得低温融合的低熔点金属/合金上下层能先键合，并与旁边的金属融合形成金属间化合物以增加键合强度，为后续进行较高温退火的上下层高熔点金属/金属键合提供对准率，以此提升半导体结构的成品率。
本发明的一个实施例还提供了一种半导体结构的制作方法，请参考图5，包括：
S101，提供第一芯片10，第一芯片10包括第一衬底11、第一导电连线12以及第一导电接触垫13，第一导电接触垫13与第一导电连线12相连接，第一导电接触垫13包括第一导电体131和第二导电体132，第一导电体131的熔点大于第二导电体132的熔点；
S103，提供第二芯片20，第二芯片20包括第二衬底21、第二导电连线22以及第二导电接触垫23，第二导电接触垫23与第二导电连线22相连接，第二导电接触垫23包括第三导电体231和第四导电体232，第三导电体231的熔点大于第四导电体232的熔点；
S105，对准第一芯片10和第二芯片20，使得第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对；
S107，连接第一芯片10和第二芯片20。
本发明一个实施例的半导体结构的制作方法的第一芯片10的第一导电连线12连接第一导电接触垫13，第二芯片20的第二导电连线22连接第二导电接触垫23，且第一导电接触垫13包括第一导电体131和第二导电体132，第二导电接触垫23包括第三导电体231和第四导电体232。通过使得第一导电体131与第四导电体232直接相对，第二导电体132与第三导电体231直接相对，且第一导电体131的熔点大于第二导电体132的熔点，第三导电体231的熔点大于第四导电体232的熔点，因此可以先实现第一导电接触垫13和第二导电接触垫23的预连接，然后在进行高温键合，以实现第一导电接触垫13和第二导电接触垫23的可靠键合，由于转移前第一芯片10和第二芯片20已完成了预连接，因此不会出现第一芯片10和第二芯片20相对移动的情况，从而保证后续第一芯片10和第二芯片20可靠对准，以此改善半导体结构的性能。
在一个实施例中，连接第一芯片10和第二芯片20包括：采用第一温度熔化第二导电体132与第四导电体232，以使得第一芯片10和第二芯片20连接；其中，第一温度小于第一导电体131和第三导电体231的熔点，即在第一温度下，第二导电体132和第四导电体232熔化，而第一导电体131和第三导电体231不熔化，此时，第一导电接触垫13和第二导电接触垫23的导电材料可以各自在交界面处相互渗透融合，以此形成预键合结构。
在一个实施例中，连接第一芯片10和第二芯片20还包括：将连接后的第一芯片10和第二芯片20在第二温度退火条件下进行键合，以使得第一导电接触垫13和第二导电接触垫23熔化后形成键合结构；其中，第一温度小于第二温度。第一导电接触垫13和第二导电接触垫23在第一温度下形成了预键合结构，从而在移动至第二温度环境下进行键合，可以避免第一芯片10和第二芯片20出现相对滑移，以此提高半导体结构的良品率。
需要说明的是，第一芯片10和第二芯片20在第二温度退火条件下进行键合的具体过程不作限定，可以参考相关技术中的键合方式，此处重点体现，在第二温度退火条件下进行键合之前，第一芯片10和第二芯片20已完成了预连接。
在一个实施例中，采用电镀方法或印刷方法在第一导电体131上形成第二导电体132；采用电镀方法或印刷方法在第三导电体231上形成第四导电体232。
需要说明的是，在一个实施例中，半导体结构的制作方法用于形成上述的半导体结构。对于半导体结构的制作方法中涉及的第一芯片10和第二芯片20的材料以及结构可以参考上述半导体结构的具体说明，此处不作赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (15)
1.一种半导体结构，其特征在于，包括：
第一芯片(10)，所述第一芯片(10)包括第一衬底(11)、第一导电连线(12)以及第一导电接触垫(13)，所述第一导电接触垫(13)与所述第一导电连线(12)相连接，所述第一导电接触垫(13)包括第一导电体(131)和第二导电体(132)，所述第一导电体(131)的熔点大于所述第二导电体(132)的熔点；
第二芯片(20)，所述第二芯片(20)包括第二衬底(21)、第二导电连线(22)以及第二导电接触垫(23)，所述第二导电接触垫(23)与所述第二导电连线(22)相连接，所述第二导电接触垫(23)包括第三导电体(231)和第四导电体(232)，所述第三导电体(231)的熔点大于所述第四导电体(232)的熔点；
其中，所述第一导电体(131)与所述第四导电体(232)直接相对，所述第二导电体(132)与所述第三导电体(231)直接相对，以在所述第一导电接触垫(13)和所述第二导电接触垫(23)之间形成键合结构。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一导电接触垫(13)朝向所述第二导电接触垫(23)的一端为第一接触面(14)，所述第二导电接触垫(23)朝向所述第一接触面(14)的一端为第二接触面(24)；
其中，所述第一导电体(131)和所述第二导电体(132)分别占据部分的所述第一接触面(14)，所述第三导电体(231)和所述第四导电体(232)分别占据部分的所述第二接触面(24)。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一导电体(131)和所述第二导电体(132)占据全部的所述第一接触面(14)，所述第三导电体(231)和所述第四导电体(232)占据全部的所述第二接触面(24)。
4.根据权利要求3所述的半导体结构，其特征在于，所述第一接触面(14)的面积等于所述第二接触面(24)的面积；
其中，所述第一导电体(131)占据所述第一接触面(14)的面积等于所述第四导电体(232)占据所述第二接触面(24)的面积。
5.根据权利要求3所述的半导体结构，其特征在于，所述第一接触面(14)的面积不等于所述第二接触面(24)的面积。
6.根据权利要求2所述的半导体结构，其特征在于，所述第一接触面(14)的周向外边缘包括直线和曲线中的至少之一，所述第二接触面(24)的周向外边缘包括直线和曲线中的至少之一。
7.根据权利要求1至6中任一项所述的半导体结构，其特征在于，所述第一导电体(131)占据所述第一导电接触垫(13)的体积大于所述第二导电体(132)占据所述第一导电接触垫(13)的体积；
所述第三导电体(231)占据所述第二导电接触垫(23)的体积大于所述第四导电体(232)占据所述第二导电接触垫(23)的体积。
8.根据权利要求7所述的半导体结构，其特征在于，所述第一导电连线(12)的一端均连接于所述第一导电体(131)上；
所述第二导电连线(22)的一端均连接于所述第三导电体(231)上。
9.根据权利要求8所述的半导体结构，其特征在于，所述第二导电体(132)包括多个第一子导电段(1321)，相邻所述第一子导电段(1321)之间夹持所述第一导电体(131)的一部分；
和/或，所述第四导电体(232)包括多个第二子导电段(2321)，相邻所述第二子导电段(2321)之间夹持所述第三导电体(231)的一部分。
10.根据权利要求7所述的半导体结构，其特征在于，所述第一导电体(131)包括铜和钨中的至少一种，所述第二导电体(132)包括铋、镉、锡、铅、镝以及铟中的至少一种；
所述第三导电体(231)包括铜和钨中的至少一种，所述第四导电体(232)包括铋、镉、锡、铅、镝以及铟中的至少一种。
11.根据权利要求1所述的半导体结构，其特征在于，所述第一导电连线(12)为第一硅通孔；
所述第二导电连线(22)为第二硅通孔。
12.一种半导体结构的制作方法，其特征在于，包括：
提供第一芯片(10)，所述第一芯片(10)包括第一衬底(11)、第一导电连线(12)以及第一导电接触垫(13)，所述第一导电接触垫(13)与所述第一导电连线(12)相连接，所述第一导电接触垫(13)包括第一导电体(131)和第二导电体(132)，所述第一导电体(131)的熔点大于所述第二导电体(132)的熔点；
提供第二芯片(20)，所述第二芯片(20)包括第二衬底(21)、第二导电连线(22)以及第二导电接触垫(23)，所述第二导电接触垫(23)与所述第二导电连线(22)相连接，所述第二导电接触垫(23)包括第三导电体(231)和第四导电体(232)，所述第三导电体(231)的熔点大于所述第四导电体(232)的熔点；
对准所述第一芯片(10)和所述第二芯片(20)，使得所述第一导电体(131)与所述第四导电体(232)直接相对，所述第二导电体(132)与所述第三导电体(231)直接相对；
连接所述第一芯片(10)和所述第二芯片(20)。
13.根据权利要求12所述的半导体结构的制作方法，其特征在于，连接所述第一芯片(10)和所述第二芯片(20)包括：
采用第一温度熔化所述第二导电体(132)与所述第四导电体(232)，以使得所述第一芯片(10)和所述第二芯片(20)相连接；
其中，所述第一温度小于所述第一导电体(131)和所述第三导电体(231)的熔点。
14.根据权利要求13所述的半导体结构的制作方法，其特征在于，连接所述第一芯片(10)和所述第二芯片(20)还包括：
将连接后的所述第一芯片(10)和所述第二芯片(20)在第二温度退火条件下进行键合，以使得所述第一导电接触垫(13)和所述第二导电接触垫(23)之间形成键合结构；
其中，所述第一温度小于所述第二温度。
15.根据权利要求12至14中任一项所述的半导体结构的制作方法，其特征在于，采用电镀方法或印刷方法在所述第一导电体(131)上形成所述第二导电体(132)；
采用电镀方法或印刷方法在所述第三导电体(231)上形成所述第四导电体(232)。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110746013.3A CN115565978B (zh) | 2021-07-01 | 2021-07-01 | 半导体结构及半导体结构的制作方法 |
| PCT/CN2021/117523 WO2023272943A1 (zh) | 2021-07-01 | 2021-09-09 | 半导体结构及半导体结构的制作方法 |
| JP2023533661A JP2023552188A (ja) | 2021-07-01 | 2021-09-09 | 半導体構造及び半導体構造の製造方法 |
| EP21947876.5A EP4181187A4 (en) | 2021-07-01 | 2021-09-09 | SEMICONDUCTOR STRUCTURE AND METHOD FOR PRODUCING A SEMICONDUCTOR STRUCTURE |
| KR1020237017260A KR20230093298A (ko) | 2021-07-01 | 2021-09-09 | 반도체 구조 및 반도체 구조의 제조 방법 |
| US17/648,313 US11488917B1 (en) | 2021-07-01 | 2022-01-19 | Semiconductor structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110746013.3A CN115565978B (zh) | 2021-07-01 | 2021-07-01 | 半导体结构及半导体结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115565978A true CN115565978A (zh) | 2023-01-03 |
| CN115565978B CN115565978B (zh) | 2024-09-27 |
Family
ID=84692430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110746013.3A Active CN115565978B (zh) | 2021-07-01 | 2021-07-01 | 半导体结构及半导体结构的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115565978B (zh) |
| WO (1) | WO2023272943A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065718A1 (en) * | 1999-06-17 | 2001-01-03 | Ming-Tung Shen | Semiconductor chip module and method for manufacturing the same |
| US20010023985A1 (en) * | 2000-03-15 | 2001-09-27 | Masud Beroz | Assemblies for temporarily connecting microelectronic elements for testing and methods therefor |
| CN104011848A (zh) * | 2010-07-30 | 2014-08-27 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
| US20190109042A1 (en) * | 2017-10-06 | 2019-04-11 | Invensas Bonding Technologies, Inc. | Diffusion barrier collar for interconnects |
| US20200098711A1 (en) * | 2018-09-20 | 2020-03-26 | Samsung Electronics Co., Ltd. | Semiconductor device and semiconductor package including the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6136411B2 (ja) * | 2013-03-18 | 2017-05-31 | 富士通株式会社 | 電子部品の接合方法および電子機器 |
| CN105448862B (zh) * | 2014-09-29 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制作方法 |
| CN105280509B (zh) * | 2015-09-10 | 2018-04-27 | 武汉新芯集成电路制造有限公司 | 一种基于低熔点铜共晶金属的晶圆混合键合方法 |
| US10790262B2 (en) * | 2018-04-11 | 2020-09-29 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
| CN109411374A (zh) * | 2018-10-25 | 2019-03-01 | 德淮半导体有限公司 | 晶圆及其键合的对准方法 |
-
2021
- 2021-07-01 CN CN202110746013.3A patent/CN115565978B/zh active Active
- 2021-09-09 WO PCT/CN2021/117523 patent/WO2023272943A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065718A1 (en) * | 1999-06-17 | 2001-01-03 | Ming-Tung Shen | Semiconductor chip module and method for manufacturing the same |
| US20010023985A1 (en) * | 2000-03-15 | 2001-09-27 | Masud Beroz | Assemblies for temporarily connecting microelectronic elements for testing and methods therefor |
| CN104011848A (zh) * | 2010-07-30 | 2014-08-27 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
| US20190109042A1 (en) * | 2017-10-06 | 2019-04-11 | Invensas Bonding Technologies, Inc. | Diffusion barrier collar for interconnects |
| US20200098711A1 (en) * | 2018-09-20 | 2020-03-26 | Samsung Electronics Co., Ltd. | Semiconductor device and semiconductor package including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115565978B (zh) | 2024-09-27 |
| WO2023272943A1 (zh) | 2023-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102408487B1 (ko) | 전도성 배리어 직접 하이브리드 접합 | |
| CN115565977B (zh) | 半导体结构及半导体结构的制作方法 | |
| CN108428679B (zh) | 具有热导柱的集成电路封装 | |
| TWI523169B (zh) | 封裝體及其製造方法 | |
| TWI502667B (zh) | 半導體元件的接合結構及半導體元件的製造方法 | |
| US8450206B2 (en) | Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system | |
| US20110291268A1 (en) | Semiconductor wafer structure and multi-chip stack structure | |
| JP5528072B2 (ja) | 半導体デバイスにおけるはんだバンプ接続を改善するための構造および方法 | |
| JP5663607B2 (ja) | 半導体装置 | |
| TW201431032A (zh) | 封裝結構及傳輸線之形成方法 | |
| JP2010157698A (ja) | 半導体デバイスにおけるはんだバンプ接続を改善するための構造体及び方法 | |
| CN110957295B (zh) | 半导体器件及其形成方法 | |
| CN104425414A (zh) | 半导体装置及其制法 | |
| CN115565976B (zh) | 半导体结构及半导体结构的制作方法 | |
| CN115565978B (zh) | 半导体结构及半导体结构的制作方法 | |
| EP4181187A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| KR100621960B1 (ko) | 3차원 디바이스 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |