CN110957295B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN110957295B
CN110957295B CN201910162856.1A CN201910162856A CN110957295B CN 110957295 B CN110957295 B CN 110957295B CN 201910162856 A CN201910162856 A CN 201910162856A CN 110957295 B CN110957295 B CN 110957295B
Authority
CN
China
Prior art keywords
ubm
conductive strips
length
bump metallization
bonding structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910162856.1A
Other languages
English (en)
Other versions
CN110957295A (zh
Inventor
戴志轩
赖季晖
曾英诚
吴邦立
郭婷婷
黄育智
刘家宏
蔡豪益
刘重希
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110957295A publication Critical patent/CN110957295A/zh
Application granted granted Critical
Publication of CN110957295B publication Critical patent/CN110957295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device

Abstract

半导体封装件包括半导体器件，该半导体器件包括第一UBM结构，其中第一UBM结构包括：多个第一导电条，第一导电条沿第一方向延伸；多个第二导电条，多个第二导电条与多个第一导电条分离并交错，第二导电条沿第一方向延伸，其中多个第一导电条在第一方向上与多个第二导电条偏移第一偏移距离；以及衬底，包括：第二UBM结构，第二UBM结构包括多个第三导电条，多个第三导电条中的每一个接合到多个第一导电条中的一个或多个第二导电条中的一个。本发明的实施例还涉及半导体器件及其形成方法。

Description

半导体器件及其形成方法
技术领域
本发明的实施例涉及半导体器件及其形成方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速增长。在大多数情况下，集成密度的这种改进来自于最小部件尺寸的反复减小，这允许将更多组件集成到给定区域中。随着最近对更小电子器件的需求增长，对半导体管芯的更小和更具创意的封装技术的需求不断增长。
发明内容
本发明的实施例提供了一种半导体封装件，包括：半导体器件，所述半导体器件包括第一凸块下金属化(UBM)结构，其中，所述第一凸块下金属化结构包括：多个第一导电条，所述第一导电条沿第一方向延伸；和多个第二导电条，所述多个第二导电条与所述多个第一导电条分离并交错，所述第二导电条沿所述第一方向延伸，其中，所述多个第一导电条在所述第一方向上与所述多个第二导电条偏移第一偏移距离；以及衬底，包括：第二凸块下金属化结构，所述第二凸块下金属化结构包括多个第三导电条，所述多个第三导电条中的每一个配置为接合到所述多个第一导电条中的一个或所述多个第二导电条中的一个。
本发明的另一实施例提供了一种半导体器件，包括：集成无源器件(IPD)，所述集成无源器件包括设置在所述集成无源器件的表面上的多个第一接合结构和多个第二接合结构，其中，第一接合结构和第二接合结构具有第一长度，并且其中，所述第一接合结构与所述第二接合结构偏移第一偏移距离；以及衬底，包括设置在所述衬底的表面上的多个第三接合结构和多个第四接合结构，其中，第三接合结构和第四接合结构具有大于所述第一长度的第二长度，其中，所述第三接合结构与所述第四接合结构偏移第二偏移距离，并且其中，所述第三接合结构中的每一个接合到所述多个第一接合结构中的相应一个。
本发明的又一实施例提供了一种形成半导体器件的方法，包括：在半导体器件上形成第一凸块下金属化(UBM)结构的第一图案，所述第一凸块下金属化结构的第一图案包括平行导电条；在衬底上形成第二凸块下金属化结构的第二图案，所述第二凸块下金属化结构的第二图案包括平行导电条；在所述第一凸块下金属化结构上形成焊料材料；将所述第一凸块下金属化结构放置在所述第二凸块下金属化结构上，其中，每个第一凸块下金属化结构的第一端与相应的第二凸块下金属化结构的第一端对准，并且其中，每个第一凸块下金属化结构的第二端与相应的第二凸块下金属化结构的第二端偏移；以及执行回流工艺以使所述焊料材料朝向每个相应的第二凸块下金属化结构的第二端流动。
附图说明
当接合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的接合到集成扇出(InFO)封装件的集成无源器件(IPD)的截面图。
图2A至图2B示出了根据一些实施例的将IPD接合到InFO封装件中的中间步骤的截面图。
图3A至图3C示出了根据一些实施例的凸块下金属化(UBM)结构的图案的平面图。
图4示出了根据一些实施例的将IPD接合到InFO封装件中的中间步骤的平面图。
图5A至图5B示出了根据一些实施例的UBM结构的图案的平面图。
图6A至图6D示出了根据一些实施例的UBM结构的图案的平面图。
图7示出了根据一些实施例的半导体封装件的截面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
在半导体封装件的背景下讨论本发明的实施例，并且具体地，半导体封装件的方法和结构包括接合到集成扇出(InFO)封装件的集成无源器件(IPD)。在一些实施例中，IPD器件和InFO封装件的凸块下金属化(UBM)结构包括条形部件。条形部件可以在IPD器件的UBM结构中具有与InFO封装件的UBM结构中不同的长度或不同的布置。在一些情况下，以这种方式使用不同的UBM结构可以允许改善的接合。
图1示出了根据一个实施例的半导体封装件1200的部分的截面图。半导体封装件1200包括InFO封装件1100和附接到InFO封装件1100的IPD 180。如图1所示，InFO封装件1100包括一个或多个UBM结构149，UBM结构149可以接合到IPD 180的一个或多个相应的UBM结构189。如图1所示，UBM结构149可以通过焊料区173与UBM结构189接合。在一些实施例中，在图1的截面图中仅示出了InFO封装件1100的一个UBM结构149和IPD 180的一个UBM结构189，但是InFO封装件1100可以包括多个UBM结构149，或者IPD 180可以包括多个UBM结构189。在一些实施例中，UBM结构149的数量与UBM结构189的数量相同。注意，图1中所示的各种部件仅用于说明目的而非限制，并且其他形状、配置或布置也是可能的。例如，UBM结构189、UBM结构149或焊料区173可以包括分离的区域。UBM结构189可以与所示的不同地连接到InFO封装件1100，并且UBM结构149可以与所示的不同地连接到IPD 180。下文讨论UBM结构189和UBM结构149的各种实施例。半导体封装件1200的这些和其他变体完全旨在包括在本发明的范围内。
如图1所示，InFO封装件1100包括嵌入模制材料130中的管芯120(也称为半导体管芯或集成电路(IC)管芯)，以及形成在管芯120的具有管芯连接件128的前侧上的再分布结构140。再分布结构140包括导电部件，例如形成在重新分布结构140的一个或多个介电层(例如，142、144、146、148)中的导线(例如，131、133、135)和通孔(例如，132、134、136、138)。UBM结构149可以形成在再分布结构140的最顶部介电层(例如，142)上方并且电耦合到再分布结构140。UBM结构149还可以通过再分布结构140电耦合到一个或多个管芯连接件128。UBM结构149可以配置为接合到IPD 180的UBM结构189，如下所述。
管芯120可以包括衬底，例如半导体衬底，包括掺杂或未掺杂的硅或者可以是绝缘体上半导体(SOI)衬底的有源层。衬底可以包括其他半导体材料，例如锗、化合物半导体(例如碳化硅、砷化镓、磷化镓、氮化镓、磷化铟、砷化铟或锑化铟、它们的组合等)。衬底可以包括二元、三元或四元化合物半导体，例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP、它们的组合等。也可以使用其他类型的衬底，例如多层或具有渐变掺杂或渐变组成的衬底。诸如晶体管(例如，FinFET、MOSFET等)、二极管、电容器、电阻器、振荡器或其他有源或无源器件的器件可以形成在半导体衬底中和/或上，并且可以通过互连结构互连。互连结构可以包括例如衬底上的一个或多个介电层中的金属化图案，从而形成集成电路。
管芯120还可以包括焊盘(未示出)，例如铝焊盘，制成外部连接。焊盘可以位于管芯120的“有源侧”(或“前侧”)上。钝化膜(未示出)可以形成在管芯120的前侧和焊盘的部分上。可以形成穿过钝化膜延伸到焊盘的开口，并且诸如导电柱(其可以包括诸如铜的金属)的管芯连接件128延伸到钝化膜的开口中。以这种方式，管芯连接件128机械地和电气地耦合到焊盘。管芯连接件128可以通过例如镀工艺等形成。管芯连接件128电耦合到管芯120的集成电路。
介电材料129可以形成在管芯120的有源侧上，例如在钝化膜或管芯连接件128上。介电材料129可以横向地密封管芯连接件128，并且介电材料129可以与管芯120横向共端部。介电材料129可以是聚合物(例如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB))、氮化物(例如氮化硅)、氧化物(例如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG))、另一种类型的材料或它们的组合。介电材料129可以例如通过旋涂、层压、CVD、PVD、ALD等形成。
进一步参照图1，管芯120周围的模制材料130可包括诸如环氧树脂、有机聚合物、聚合物(添加或不添加基于二氧化硅的填料或玻璃填料)的材料或其他类型的材料。模制材料130可以使用任何合适的形成方法形成，例如晶圆级模塑、压缩模塑、传递模塑等。虽然未示出，但是模制材料130可以在管芯120附接到载体的第一侧之后形成，之后模制材料130形成在载体的第一侧上并且围绕管芯120。在一些实施例中，在形成模制材料130之前，在载体的第一侧上形成诸如衬底通孔(TSV)的导电柱。
如图1所示，再分布结构140形成在管芯120和模制材料130上方。在一些实施例中，再分布结构140的一个或多个介电层(例如，142、144、146、148)由诸如上述用于介电材料129的示例的材料形成，或者可以由另一种材料形成。再分布结构140的一个或多个介电层可以通过合适的沉积工艺形成，例如旋涂、CVD、层压等或它们的组合。
在一些实施例中，再分布结构140的导电部件包括由诸如铜、钛、钨、铝、它们的组合等的合适的导电材料形成的导线(例如，131、133、135)和导电通孔(例如，132、134、136、138)。在一些实施例中，可以通过形成介电层，在介电层中形成开口以暴露下面的导电部件，在介电层上和开口中形成晶种层，在晶种层上形成具有设计图案的图案化的光刻胶，在设计图案中和晶种层上镀(例如，电镀或化学镀)导电材料，以及去除光刻胶和其上未形成导电材料的晶种层的部分来形成再分布结构140。在一些实施例中，再分布结构140可以使用镶嵌工艺或双镶嵌工艺形成，但是形成再分布结构140的其他方法也是可能的并且完全旨在包括在本发明的范围内。
图1的再分布结构140中的介电层和导电部件旨在作为非限制性示例。例如，例如，其他数量的介电层和其他数量的导电部件层也是可能的，并且完全旨在包括在本发明的范围内。这里的讨论可以将再分布层(RDL)131称为再分布结构140的最顶部RDL，应理解当在再分布结构140中使用其他数量的RDL时，最顶部的RDL指的是距离管芯120最远的RDL。
图1还示出了在InFO封装件1100上形成并且电耦合到再分布结构140的UBM结构149。在一些实施例中，UBM结构149包括一种或多种导电材料的层，例如银、金、铝、钯、镍、镍合金、钨合金、铬、铬合金等、其他金属材料或它们的组合。在一些实施例中，UBM结构149包括三层导电材料，例如钛层、铜层和镍层。然而，有许多合适的材料和层的布置，例如适合于形成UBM结构149的铬/铬铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置。可以用于UBM结构149的任何合适的材料或材料层完全旨在包括在本发明的范围内。在一些情况下，UBM结构149可以包括粘附层、阻挡层和润湿层，粘附层、阻挡层和润湿层可以以该顺序布置。
在一些实施例中，可以通过在再分布结构140的最顶部介电层(例如，142)中形成开口以暴露再分布结构的导电部件(例如，铜线或铜焊盘)来创建UBM结构149。在形成开口之后，可以在开口中形成UBM结构149的材料，UBM结构149的材料与暴露的导电部件电接触。例如，可以通过在最顶部介电层(例如，142)上方并且沿着穿过最顶部介电层的开口内部到再分布结构的暴露的导电部件形成UBM结构149的每一层来创建UBM结构149。可以使用镀工艺(例如电镀或化学镀)来执行每层的形成，但是可以可选地使用其他形成工艺，例如溅射、蒸发或PECVD工艺。
如图1所示，IPD 180可以包括衬底181和一个或多个无源器件183(例如，183A和183B)。无源器件183可以包括电容器、电阻器、电感器或其他无源器件，并且可以形成在衬底181中或衬底181上。图1中所示的无源器件183A和183B是说明性示例，并且在其他实施例中，无源器件183可以包括更多、更少或不同的无源器件。在一些实施例中，IPD 180包括互连结构199，互连结构199包括介电层(例如，191、193)和在介电层中形成的金属化层(例如，185、187)。此外，互连结构199还包括形成在介电层191和193中的通孔(例如，186、188)。UBM结构189可以形成在IPD 180的最顶部介电层(例如，193)上方。UBM结构189通过互连结构199电耦合到无源器件183。如图1所示，UBM结构189可以通过例如焊料区173接合到UBM结构149。在一些实施例中，焊料区173的厚度在约0.5μm和约250μm之间。
IPD 180的衬底181可以是与上述用于管芯120的衬底相同或相似的衬底，或者可以是不同类型的衬底。每个无源器件183可以具有焊盘182，例如铜焊盘或铝焊盘，用于将无源器件183电耦合到无源器件183外部的电路。互连结构199的形成可以使用任何合适的方法，例如上述用于形成管芯120的互连结构的方法。
如图1所示，金属化层185形成在无源器件183上并与无源器件183电耦合。金属化层185可以是例如连接到焊盘182的导线。可以在介电层191上方形成金属化层187，并且可以在互连结构199的最顶部介电层(例如，193)上方形成UBM结构189。通孔186可以形成在金属化层185和187之间并且电耦合金属化层185和187，并且通孔188可以形成在金属化层187和UBM结构189之间并且电耦合金属化层187和UBM结构189。注意，并非IPD 180的所有部件在图1的截面图中都是可见的。例如，可以在金属化层185和衬底181之间插入另外的介电层。另外，图1中所示的UBM结构189和各种电连接是说明性示例，而不是限制性的。如下文所讨论的，UBM结构189的各种设计和UBM结构189与互连结构199之间的各种电连接是可能的。这些和其他修改完全旨在包括在本发明的范围内。
作为说明性示例，图1中的互连结构199具有两个介电层191、193和两个金属化层185、187。其他数量的介电层、其他数量的金属化层和其他数量的通孔也是可能的，并且完全旨在包括在本发明的范围内。这里的讨论可以将金属化层187称为互连结构199的最顶部金属化层(例如，离衬底181最远)，并且可以将介电层193称为互连结构199的最顶部介电层，应理解，当在互连结构199中使用其他数量的介电层和其他数量的金属化层时，最顶部金属化层和最顶部介电层分别指的是距离衬底181最远的互连结构199的金属化层和介电层。
图2A至图2B示出了根据实施例的将IPD 180接合到InFO封装件1100以形成半导体封装件1200的中间步骤的截面图。图2A至图2B中所示的IPD 180包括UBM结构189，IPD 180可以类似于先前描述的IPD 180。图2A至图2B中所示的InFO封装件1100包括UBM结构149，InFO封装件1100可以类似于先前描述的InFO封装件1100。图2A示出了由接合头200保持的IPD 180，接合头200作为拾取和放置过程的一部分。在其他实施例中，可以使用其他技术将IPD 180接合到InFO封装件1100。
如图2A所示，焊料202形成在IPD 180的UBM结构189上。焊料202的材料可以包括共晶材料，并且本文中使用的“焊料”一词包括铅基和无铅的焊料，例如用于铅基焊料的Pb-Sn组合物，包括InSb、锡、银和铜(“SAC”)组合物的无铅焊料，以及具有共同熔点并且在电气应用中形成导电焊料连接的其他共晶材料。对于无铅焊料，可以使用不同组成的SAC焊料，例如SAC 105(Sn 98.5％、Ag 1.0％、Cu 0.5％)、SAC 305和SAC 405。诸如焊球的无铅导电材料也可以由SnCu化合物形成，而不使用银(Ag)。无铅焊料还可以包括锡和银(Sn-Ag)，而不使用铜。这些是示例，并且可以使用焊料202的其他类型或组成。可以使用本领域已知的技术在UBM结构189上形成焊料202。
在图2A中，焊剂材料204形成在InFO封装件1110的UBM结构149上。焊剂材料204可以通过例如喷射工艺、焊剂模板工艺或另一种工艺施加到UBM结构149的表面，并且可以形成为约1μm至约100μm的厚度。焊剂材料204可以是例如免清洗焊剂或其他类型的焊剂。在一些情况下，焊剂材料204包括焊料材料或焊膏。
在一些实施例中，焊剂材料204包括可以改善UBM结构149或UBM结构189上的随后形成的焊料区173的连接的材料。例如，焊剂材料204可以通过使UBM结构149或UBM结构189上的原生氧化物层脱氧来改善连接。焊剂材料204还可具有其他特性或尺寸或包括其他类型的材料。在一些情况下，类似于焊剂材料204的焊剂材料也可以形成在IPD 180的UBM结构189上。
图2B示出了接合到InFO封装件1100的IPD 180。在一些实施例中，UBM结构149可以在接合过程期间在处理容限内与UBM结构189对准。图2B还示出了在对焊料202执行回流工艺从而形成焊料区173之后的IPD 180和InFO封装件1100。焊料区173将IPD 180的UBM结构189与UBM结构149接合并电连接到InFO封装件1100的UBM结构149。在一些情况下，可以在将IPD 180放置在InFO封装件1100上之后但在执行回流工艺之前执行其他处理步骤。例如，可以对半导体封装件1200的部分(可能在图2A至图2B中示出或可能未在图2A至图2B中示出)执行其他处理步骤。
在一些实施例中，回流工艺包括将焊料202加热到预定温度，例如加热到焊料202的材料的熔点。在回流工艺期间，焊料202经历润湿过程，导致焊料202粘附到UBM结构189和UBM结构149。在一些情况下，回流工艺可以使焊料202在UBM结构189或UBM结构149上扩散。在一些实施例中，在回流工艺之后，焊剂材料204的一部分留在焊料区173的边缘周围。在一些实施例中，然后可以使用清洁工艺去除剩余的焊剂材料(未示出)。
转到图3A至图3C，示出了根据一个实施例的UBM图案300和UBM图案310的平面图。图3A的平面图由图2A中所示的视图A-A指示，图3B的平面图由图2A中所示的视图B-B指示，并且图3C的平面图由图2A中所示的视图C-C指示(例如，示出了UBM图案300和UBM图案310的重叠视图。UBM图案300包括多个UBM结构，并且UBM图案310也包括多个UBM结构，如下面更详细描述的。UBM图案300被配置为例如通过焊料区173接合到UBM图案310。在图3A至图3C中，为清楚起见未示出一些部件。如前所述，UBM图案300或UBM图案310中的一些或全部可以类似于IPD 180的UBM结构189，或者可以类似于InFO封装件1100的UBM结构149。虽然下面描述的UBM图案300、310和其他UBM结构图案可以在其他实施例中设置在IPD 180上或InFO封装件1100上，但是为了清楚起见，UBM图案300描述为设置在IPD 180上，并且图案310描述为设置在InFO封装件1100上。UBM图案300、310包括多个分离的伸长或条形UBM结构，在本文中称为“条”，但是在一些实施例中，本文描述的UBM结构可具有非条形的部件。如下所述，UBM图案300和UBM图案310均包括相对于相同UBM图案的条或相对于另一UBM图案的条具有不同长度或位置的多组条。图3A至图3C和其他图中所示的条的布置是说明性示例，并且本文所述的UBM图案可具有比所示出的更多条、更少条或不同的条特征、尺寸或布置，而不偏离本发明的范围。假设这里描述的尺寸和相对尺寸在处理容限范围内。另外，虽然在将IPD接合到InFO封装件的上下文中描述了UBM图案、UBM结构和技术，但是UBM图案、UBM结构和技术可以用于接合其他结构、封装件、器件、IC、晶圆等，并且所有这些都在本发明的范围内。
图3A中所示的UBM图案300包括条301A-C、302A-C和303。图3B中所示的UBM图案310包括条311A-C、312A-C和313。在一些情况下，条301A-C、条302A-C、条311A-C和条312A-C均可以被认为是不同组的条。在一些实施例中，UBM图案可包括比所示更多组的条。在图3A所示的实施例中，条301A-C和302A-C具有相同的长度L1和相同的宽度W1。条303具有长度L2并且具有相同的宽度W1。虽然图3A中示出的L2与长度L1不同，但是在其他实施例中L2可以与L1相同。在一些实施例中，长度L1可以在约10μm和约1000μm之间，并且宽度W1可以在约10μm和约1000μm之间。在一些实施例中，UBM图案300的条可具有介于约1：1与约1：100之间的宽度/长度比，例如约1：8.5。在一些实施例中，UBM图案300的条可以分开大约10μm和大约1000μm之间的宽度W2，并且可以具有大约20μm和大约2000μm之间的相邻条的间距P1。在一些实施例中，UBM图案300的条具有“交错”布置，使得一组条(例如，301A-C)相对于另一组条(例如，302A-C)在长度方向上偏移，一组条与另一组条交错。例如，如图3A所示，条301A-C相对于条302A-C具有O1的偏移。在一些实施例中，条组之间的偏移O1可以在约10μm和约1000μm之间。换句话说，靠近IPD 180的边缘的一组条的端部比靠近该边缘的另一组条的端部更靠近该边缘。如图3A所示，UBM图案300还包括示例性附加条303，条303具有与条301A-C或302A-C不同的尺寸，并且具有与条301A-C的左端对准的左端和与条302A-C的右端对准的右端。为了说明的目的，条303被示出为示例，并且在一些实施例中，可以省略条303，或者可以存在具有不同长度或偏移的其他附加条。
转到图3B，UBM图案310的条311A-C和312A-C具有相同的长度L3和相同的宽度W3。条313具有长度L4，如图3B所示，长度L4与长度L3相同，但在其他实施例中，L4可以与L3不同。在一些实施例中，长度L3可以在约10μm和约1000μm之间，宽度W3可以在约10μm和约1000μm之间。在一些实施例中，UBM图案310的条可具有介于约1：1与约1：100之间的宽度/长度比，例如约1：8.5。在一些实施例中，长度L3大于长度L2。在一些实施例中，UBM图案310的条可以分开大约10μm和大约1000μm之间的宽度W4，并且可以具有大约20μm和大约2000μm之间的相邻条的间距P2。在一些实施例中，间距P2与UBM图案300的间距P1相同，或者宽度W3与UBM图案300的宽度W1相同。在一些实施例中，UBM图案310的条具有交错布置，使得一组条(例如，311A-C)相对于另一组条(例如，312A-C)在长度方向上偏移，其中一组条与另一组条交错。如图3B所示，条311A-C相对于条312A-C具有O2的偏移。在一些实施例中，条组之间的偏移O2可以在约10μm和约1000μm之间。UBM图案310还可以包括具有不同长度或偏移的一个或多个附加条，例如，条313可以具有与条311A-C或312A-C不同的长度L4，或者其自身可以具有相对于条311A-C和312A-C的偏移O3。在一些实施例中，偏移O3可以在约10μm和约1000μm之间。在一些实施例中，可以省略条313，或者可以存在具有不同长度或偏移的其他附加条。在一些实施例中，条313具有与UBM图案300的条303相同的长度或相同的宽度。即，在那些实施例中，L4等于L2并且条313共享相同的宽度W1。
图3C示出了根据一个实施例的在UBM图案300上形成的焊料202和已经与UBM图案310对准的UBM图案300。图3C示出了在图2A中以C-C表示的视图，其中条形区域指示UBM图案310，虚线区域指示具有焊料202的UBM图案310。UBB图案300的每个条可以对应于UBM图案310的条。例如，条301A对应于条311A，条302A对应于条312A等。在接合工艺期间，UBM图案300的每个条接合到相应的UBM图案310的对应条。在所示的实施例中，每个条301A-C和302A-C具有与对应的条311A-C和312A-C的端部对准的端部。例如，条301A的端部在图3C中所示的位置351处与对应条311A的端部对准，并且条302C的端部在图3C中所示的位置352处与对应条312C的端部对准。如图3C所示，条301A-C和302A-C的长度L1小于条311A-C的长度L3，因此每个条311A-C和312A-C的部分未被焊料202覆盖并且因此被“暴露”。在一些实施例中，条311A-C和312A-C的暴露部分可位于每个条的相对端。在图3C所示的示例中，靠近IPD180的一个边缘的条311A-C的端部暴露，并且条312A-C的靠近IPD 180的相对边缘的端部被暴露。可以通过控制UBM图案300的条的长度、偏移或位置相对于UBM图案310的条的长度、偏移或位置来控制暴露哪些条的哪些部分以及暴露部分的尺寸或位置。在图3A至图3C所示的实施例中，条303与条313对准并且与条313的尺寸相同，因此条313不具有暴露部分。
图4示出了根据一个实施例的在接合工艺期间的UBM结构300和310。图4示出了图2B中以D-D表示的视图，其中虚线区域表示焊料区173，并且UBM图案300由虚线示出。在图4中，UBM图案300放置在InFO封装件1100的UBM图案310上，类似于图3C。然后对焊料202执行回流工艺，从而形成焊料区173。回流工艺可以类似于上面关于图2B所述的回流工艺。在回流工艺期间，焊料202熔化，并且由于润湿，在第一方向上在条311A-C的暴露部分上以及在相反的第二方向上在条312A-C的暴露部分上扩散，由图4中的箭头示出。由于润湿的焊料202粘附到UBM结构300和310上，随着焊料202扩散，由焊料202在每个条的相同的方向上在每个条301A-C和302A-C上施加润湿力。另外，由于条的交错布置，在第一方向上扩散的焊料202的量大约等于在相反的第二方向上扩散的焊料202的量。因此，施加在IPD 180上的润湿力近似平衡，其中来自第一方向上的一组条的润湿力与来自相反第二方向上的另一组条的润湿力大致相等且相反。在一些实施例中，配置成使焊料202在一个方向上扩散的条的数量与配置成使焊料202在相反方向上扩散的条的数量相同。
在一些情况下，在执行回流工艺之后，IPD 180可以相对于InFO封装件1100具有倾斜取向(“倾斜”)，并且由于条的布置而产生的平衡润湿力可以减少在回流工艺之后的IPD180的倾斜量。IPD 180的倾斜可能是由于不均匀的焊料扩散、不均匀的加热、未对准或其他原因。在一些情况下，在接合到InFO封装件1100之后倾斜的IPD 180可以导致IPD 180的一个边缘与InFO封装件1100之间的距离(例如，如图2B中所示的H1)与IPD 180的相对边缘和InFO封装件1100之间的距离(例如，如图2B所示的H2)不同。在一些情况下，倾斜的IPD 180可以降低将IPD 180接合到InFO封装件1100的焊料区173的质量。例如，倾斜可能导致焊料区173过度形成金属间化合物(IMC)、冷接合问题、焊料区173破裂、焊料区173与UBM结构189或UBM结构149的粘附性差或者其他可能降低器件性能的问题。以这种方式，如本文所述的UBM结构的图案的使用可以减小由于IPD 180的倾斜引起的距离H1和H2之间的差异。在一些实施例中，使用如本文所述的UBM结构的图案可以产生小于约1000μm的H1和H2之间的差值。以这种方式，可以减少IPD 180倾斜的量，因此可以改善IPD 180和InFO封装件110之间的接合。
图3A至图4中所示的UBM结构300和310是示例，并且条的其他图案或配置是可能的。图5A至图5B和图6A至图6D示出了根据一些实施例的条的图案的一些说明性示例，但是其他图案也是可能的。例如，条的每个图案可以用于IPD 180或InFO封装件1100。在一些实施例中，可以组合不同条图案的特征。例如，分段和未分段条(下面描述)可以以相同的UBM图案使用。另外，不同长度、宽度、偏移或其他特性的条可以组合在相同的UBM图案中。UBM图案还可以包括具有相同特征的两组或更多组条，例如与一组未分段条交错的一组分段条。在一些实施例中，IPD 180的UBM图案可以具有与InFO封装件1100的UBM图案不同特性的条。在一些实施例中，不同组的条A、B和C可以以不同的布置交错，例如“AABBAABB”布置、“ABCABC”布置或其他布置。这些和其他配置或配置的组合被认为在本发明的范围内。
图5A示出了根据一个实施例的具有分段条的UBM图案502和没有分段条的UBM图案512。UBM图案502的UBM结构可以接合到UBM图案512的UBM结构或其他UBM结构。UBM图案502包括具有分段条的UBM结构，其中每个条被分成单独的段。例如，图5A中所示的每个条包括第一段504A和第二段504B。条的段可以例如通过RDL或互连件电连接或耦合。在其他情况下，条的一个或多个段可以是电隔离的，例如，段可以是在接合工艺之后保持电浮置或以其他方式电隔离的“伪”段。在一些实施例中，段可以分开大约10μm和大约1000μm之间的距离。在一些实施例中，条可具有多于两个的段，并且条的段可具有不同的长度或具有不同距离的间隔。图5A中示出的UBM图案502的分段条示出为具有偏移，但是在其他情况下，分段条可以不具有偏移。在一些情况下，一些条内的分隔的位置或尺寸可能相对于其他条具有偏移。在一些情况下，IPD 180上的UBM图案和InFO封装件1100上的UBM图案都可以具有分段条。在一些实施例中，UBM图案502的分段条504A/B的间隔对应于UBM图案512的条514的暴露部分，但是条514也可具有另外的暴露部分。在一些实施例中，焊料202形成在条504上，并且当在回流工艺期间扩展到条514的暴露部分时提供平衡的润湿力。
图5B示出了根据实施例的具有偏移的UBM图案506和没有偏移的UBM图案516。UBM图案516的UBM结构可以接合到UBM图案506的UBM结构或其他UBM结构。如图5B所示，UBM图案506包括偏移条508，但是UBM图案516包括不具有偏移的条518。在一些实施例中，条508的长度小于条518的长度，因此条518在回流工艺期间具有暴露部分。在一些实施例中，焊料202形成在条508上，并且当在回流工艺期间扩展到条518的暴露部分时提供平衡的润湿力。
图6A至图6D示出了根据一些实施例的放置在具有条604的第二UBM图案上的具有条602的第一UBM图案的平面图。图6A至图6D的平面图类似于图3C的平面图，并且第一UBM图案和第二UBM图案可以类似于先前描述的UBM图案或UBM结构。在图6A至图6D中，条形区域指示第二UBM图案的条604，并且交叉阴影区域指示第一UBM图案的条602与第二UBM图案的条604完全重叠的位置。在图6A中，条602的长度比条604的长度小长度差LD1。交替条602也彼此偏移了偏移距离OS1。在图6A所示的实施例中，长度差LD1近似等于偏移距离OS1。然而，两个UBM图案的条之间的长度差可以不同于一个UBM图案的条之间的偏移距离。例如，在图6B中，条602的偏移距离OS2小于条602和604之间的长度差LD2。如图所示，较大的长度差可具有较大的暴露区域，因此在回流期间产生较大的润湿力。在图6C中，条602的偏移距离OS3大于条602和604之间的长度差LD3。在图6C所示的示例配置中，对准的条604和602的端部沿长度方向延伸超过暴露的条604的端部。图6D示出了示例配置，其中条602或条604的偏移距离大于条602和条604之间的长度差。每个条602或604可具有在长度方向上比每个条602或604的远端更靠近UBM图案的中心的近端。在图6D的示例中，每个条604的近端与每个条602的近端对准，并且每个条604的远端暴露。如图4至图6D所示，UBM图案、UBM结构或条的不同配置是可能的。以这种方式，接合在一起的UBM图案的UBM结构中的一个或两个可以被配置用于特定应用或工艺。
图7示出了在一些实施例中的包括底部封装件1100'、顶部封装件160和IPD 180的半导体封装件1300的截面图。图1中示出的半导体封装件1200可以对应于图7中示出的半导体封装件1300的一部分，其中相同的附图标记表示相同的元件。
在图7中，IPD 180(其可以类似于先前描述的IPD 180)附接到底部封装件1100'，底部封装件1100'可以是类似于先前描述的InFO封装件1100的InFO封装件。底部封装件1100'在前侧再分布结构140和后侧再分布结构110之间具有管芯120。前侧再分布结构140可以与图1的再分布结构140相同或相似，并且后侧再分布结构110包括形成在一个或多个介电层(例如，111、113)中的导电部件(例如，导线114和通孔)。在前侧再分布结构140和背侧再分布结构110之间形成模制材料130。在模制材料130中形成诸如铜柱或TSV的导电柱119。导电柱119电耦合前侧再分布结构140和后侧再分布结构110。
如图7所示，顶部封装件160(可以是存储器封装件)通过导电接头168接合到底部封装件1100'。如图7所示，顶部封装件160具有衬底161和附接至衬底161的上表面的一个或多个半导体管芯162(例如，存储器管芯或其他器件)。在一些实施例中，衬底161包括硅、砷化镓、绝缘体上硅(“SOI”)或其他类似材料。在一些实施例中，衬底161是多层电路板。在一些实施例中，衬底161包括陶瓷、玻璃、塑料、带、薄膜或其他支撑材料。衬底161可以包括形成在衬底161中/上的导电部件(例如，导线和通孔)。如图7所示，衬底161具有形成在衬底161的上表面和下表面上的导电焊盘163，导电焊盘163电耦合到衬底161的导电部件。一个或多个半导体管芯162通过例如接合线167电耦合到导电焊盘163。模制材料165(可包括环氧树脂、有机聚合物、聚合物等)形成在衬底161上和半导体管芯162周围。在一些实施例中，模制材料165可以与衬底161共末端，如图7所示。
在一些实施例中，执行回流工艺以将半导体封装件160电气地和机械地耦合到后侧再分布结构110。在导电焊盘163和导电部件114之间形成导电接头168。在一些实施例中，导电接头168包括焊料区、导电柱(例如，在铜柱或TSV的至少端面上具有焊料区的铜柱)或任何其他合适的导电接头。
实施例可以实现优点。例如，使用具有交错布置(例如，具有偏移的UBM结构组)或具有与对应的接合UBM结构不同的长度的UBM结构的图案可以减小器件在接合到衬底之后具有的倾斜。以这种方式，可以改善器件和衬底之间的接合，并且可以减少接合中的缺陷，这可以提高产量。在一些情况下，使用本文描述的技术可以允许具有低电阻和低电感的接合。另外，可能不需要不同的处理工具。
在一个实施例中，半导体封装件包括半导体器件，该半导体器件包括第一凸块下金属化(UBM)结构，其中第一凸块下金属化结构包括：多个第一导电条，第一导电条沿第一方向延伸；多个第二导电条，多个第二导电条与多个第一导电条分离并交错，第二导电条沿第一方向延伸，其中多个第一导电条在第一方向上与多个第二导电条偏移第一偏移距离；以及衬底，包括：第二凸块下金属化结构，第二凸块下金属化结构包括多个第三导电条，多个第三导电条中的每一个配置为接合到多个第一导电条中的一个或多个第二导电条中的一个。在一个实施例中，半导体器件是集成无源器件(IPD)。在一个实施例中，衬底是集成扇出(InFO)封装件。在一个实施例中，第二凸块下金属化结构还包括多个第四导电条，其中多个第四导电条在第一方向上与多个第三导电条偏移第二偏移距离。在一个实施例中，第一偏移距离在约10μm和约1000μm之间。在一个实施例中，第一凸块下金属化结构的半导体条具有与第二凸块下金属化结构的半导体条相同的横向尺寸。在一个实施例中，多个第一半导体条具有第一长度，其中多个第二半导体条具有第一长度，并且其中多个第三半导体条具有不同于第一长度的第二长度。在一个实施例中，第一长度和第二长度之间的差是小于第一偏移距离的距离。
在一个实施例中，一种半导体器件包括：集成无源器件(IPD)，集成无源器件(IPD)包括设置在集成无源器件的表面上的多个第一接合结构和多个第二接合结构，其中第一接合结构和第二接合结构具有第一长度，其中第一接合结构与第二接合结构偏移第一偏移距离；以及衬底，包括设置在衬底的表面上的多个第三接合结构和多个第四接合结构，其中第三接合结构和第四接合结构具有大于第一长度的第二长度，其中第三接合结构与第四接合结构偏移第二偏移距离，并且其中多个第三接合结构中的每一个接合到多个第一接合结构中的相应一个。在一个实施例中，第二长度比第一长度大约10μm至约1000μm。在一个实施例中，多个第一接合结构使用焊料材料接合到多个第三接合结构。在一个实施例中，每个第一接合结构与至少一个第二接合结构相邻，并且其中每个第一接合结构在长度方向上与相邻的第二接合结构偏移第一偏移距离。在一个实施例中，第一偏移距离小于第一长度和第二长度之间的差。在一个实施例中，第二偏移距离与第一偏移距离相同。在一个实施例中，多个第一接合结构的第一接合结构具有面向第一长度方向的第一端，并且多个第三接合结构的第三接合结构具有面向第一长度方向的第一端，并且其中多个第一接合结构的第一端与多个第三接合结构的第一端对准。在一个实施例中，多个第一接合结构的第一接合结构是平行布置的。
在一个实施例中，一种方法包括在半导体器件上形成第一凸块下金属化(UBM)结构的第一图案，第一凸块下金属化结构的第一图案包括平行导电条，在衬底上形成第二凸块下金属化结构的第二图案，第二凸块下金属化结构的第二图案包括平行导电条，在第一凸块下金属化结构上形成焊料材料，将第一凸块下金属化结构放置在第二凸块下金属化结构上，其中每个第一凸块下金属化结构的第一端与相应的第二凸块下金属化结构的第一端对准，并且其中每个第一凸块下金属化结构的第二端与相应的第二凸块下金属化结构的第二端偏移，以及执行回流工艺以使焊料材料朝向每个相应的第二凸块下金属化结构的第二端流动。在一个实施例中，该方法还包括在第二凸块下金属化结构上形成焊剂材料。在一个实施例中，在执行回流工艺之后，半导体器件的端部与衬底的第一距离和半导体器件的相对端与衬底的第二距离之间的差小于约1000μm。在一个实施例中，每个相应的第二凸块下金属化结构的第二端比每个相应的第二凸块下金属化结构的第一端更靠近半导体器件的边缘。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种半导体封装件，包括：
半导体器件，所述半导体器件包括第一凸块下金属化(UBM)结构，其中，所述第一凸块下金属化结构包括：
多个第一导电条，所述第一导电条沿第一方向延伸；和
多个第二导电条，所述多个第二导电条与所述多个第一导电条分离并交错，所述第二导电条沿所述第一方向延伸，其中，所述多个第一导电条在所述第一方向上与所述多个第二导电条偏移第一偏移距离；以及
衬底，包括：第二凸块下金属化结构，所述第二凸块下金属化结构包括多个第三导电条，所述多个第三导电条中的每一个配置为接合到所述多个第一导电条中的一个或所述多个第二导电条中的一个，
其中，所述多个第一导电条具有第一长度，其中，所述多个第二导电条具有所述第一长度，并且其中，所述多个第三导电条具有不同于所述第一长度的第二长度。
2.根据权利要求1所述的半导体封装件，其中，所述半导体器件是集成无源器件(IPD)。
3.根据权利要求1所述的半导体封装件，其中，所述衬底是集成扇出(InFO)封装件。
4.根据权利要求1所述的半导体封装件，其中，所述第二凸块下金属化结构还包括多个第四导电条，其中，所述多个第四导电条在所述第一方向上与所述多个第三导电条偏移第二偏移距离。
5.根据权利要求1所述的半导体封装件，其中，所述第一偏移距离在10μm和1000μm之间。
6.根据权利要求1所述的半导体封装件，其中，所述第一凸块下金属化结构的导电条具有与所述第二凸块下金属化结构的导电条相同的横向尺寸。
7.根据权利要求1所述的半导体封装件，其中，所述半导体器件的端部与所述衬底的第一距离和所述半导体器件的相对的端部与所述衬底的第二距离之间的差小于1000μm。
8.根据权利要求1所述的半导体封装件，其中，所述第一长度和所述第二长度之间的差是小于所述第一偏移距离的距离。
9.一种半导体器件，包括：
集成无源器件(IPD)，所述集成无源器件包括设置在所述集成无源器件的表面上的多个第一接合结构和多个第二接合结构，其中，第一接合结构和第二接合结构具有第一长度，并且其中，所述第一接合结构与所述第二接合结构偏移第一偏移距离；以及
衬底，包括设置在所述衬底的表面上的多个第三接合结构和多个第四接合结构，其中，第三接合结构和第四接合结构具有大于所述第一长度的第二长度，其中，所述第三接合结构与所述第四接合结构偏移第二偏移距离，并且其中，所述第三接合结构中的每一个接合到所述多个第一接合结构中的相应一个。
10.根据权利要求9所述的半导体器件，其中，所述第二长度比所述第一长度大10μm至1000μm。
11.根据权利要求9所述的半导体器件，其中，所述多个第一接合结构使用焊料材料接合到所述多个第三接合结构。
12.根据权利要求9所述的半导体器件，其中，每个第一接合结构与至少一个第二接合结构相邻，并且其中，每个第一接合结构在长度方向上与相邻的第二接合结构偏移所述第一偏移距离。
13.根据权利要求12所述的半导体器件，其中，所述第一偏移距离小于所述第一长度和所述第二长度之间的差。
14.根据权利要求9所述的半导体器件，其中，所述第二偏移距离与所述第一偏移距离相同。
15.根据权利要求9所述的半导体器件，其中，所述多个第一接合结构的第一接合结构具有面向第一长度方向的第一端，并且所述多个第三接合结构的第三接合结构具有面向所述第一长度方向的第一端，并且其中，所述多个第一接合结构的第一端与所述多个第三接合结构的第一端对准。
16.根据权利要求9所述的半导体器件，其中，所述多个第一接合结构的第一接合结构是平行布置的。
17.一种形成半导体器件的方法，包括：
在半导体器件上形成第一凸块下金属化(UBM)结构的第一图案，所述第一凸块下金属化结构的第一图案包括平行导电条；
在衬底上形成第二凸块下金属化结构的第二图案，所述第二凸块下金属化结构的第二图案包括平行导电条；
在所述第一凸块下金属化结构上形成焊料材料；
将所述第一凸块下金属化结构放置在所述第二凸块下金属化结构上，其中，每个第一凸块下金属化结构的第一端与相应的第二凸块下金属化结构的第一端对准，并且其中，每个第一凸块下金属化结构的第二端与相应的第二凸块下金属化结构的第二端偏移；以及
执行回流工艺以使所述焊料材料朝向每个相应的第二凸块下金属化结构的第二端流动。
18.根据权利要求17所述的方法，还包括在所述第二凸块下金属化结构上形成焊剂材料。
19.根据权利要求17所述的方法，其中，在执行所述回流工艺之后，所述半导体器件的端部与所述衬底的第一距离和所述半导体器件的相对的端部与所述衬底的第二距离之间的差小于1000μm。
20.根据权利要求17所述的方法，其中，每个相应的第二凸块下金属化结构的第二端比每个相应的第二凸块下金属化结构的第一端更靠近所述半导体器件的边缘。
CN201910162856.1A 2018-09-27 2019-03-05 半导体器件及其形成方法 Active CN110957295B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862737729P 2018-09-27 2018-09-27
US62/737,729 2018-09-27
US16/215,373 2018-12-10
US16/215,373 US10658348B2 (en) 2018-09-27 2018-12-10 Semiconductor devices having a plurality of first and second conductive strips

Publications (2)

Publication Number Publication Date
CN110957295A CN110957295A (zh) 2020-04-03
CN110957295B true CN110957295B (zh) 2021-11-09

Family

ID=69945184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910162856.1A Active CN110957295B (zh) 2018-09-27 2019-03-05 半导体器件及其形成方法

Country Status (4)

Country Link
US (2) US10658348B2 (zh)
KR (1) KR102251556B1 (zh)
CN (1) CN110957295B (zh)
TW (1) TWI708341B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
US11088079B2 (en) * 2019-06-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having line connected via portions
US11652037B2 (en) * 2020-07-31 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacture
KR20220099268A (ko) 2021-01-06 2022-07-13 에스케이하이닉스 주식회사 반도체 다이 본딩 구조

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917510B1 (en) * 2004-10-27 2005-07-12 Kemet Corporation Extended terminal ceramic SMD
US20160064309A1 (en) * 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
CN109755192A (zh) * 2017-11-02 2019-05-14 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US9293401B2 (en) 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9355956B2 (en) * 2013-11-01 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor for semiconductor integrated circuit
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
JP6531603B2 (ja) * 2015-10-01 2019-06-19 富士通株式会社 電子部品、電子装置及び電子装置の製造方法
KR101933408B1 (ko) 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10165682B2 (en) * 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
KR102005352B1 (ko) 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지
US10074597B2 (en) 2017-01-20 2018-09-11 Infineon Technologies Austria Ag Interdigit device on leadframe for evenly distributed current flow
US10651053B2 (en) 2017-11-22 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded metal insulator metal structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917510B1 (en) * 2004-10-27 2005-07-12 Kemet Corporation Extended terminal ceramic SMD
US20160064309A1 (en) * 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
CN109755192A (zh) * 2017-11-02 2019-05-14 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
KR102251556B1 (ko) 2021-05-14
US20200105730A1 (en) 2020-04-02
US20200279837A1 (en) 2020-09-03
US11049850B2 (en) 2021-06-29
CN110957295A (zh) 2020-04-03
TWI708341B (zh) 2020-10-21
KR20200036692A (ko) 2020-04-07
US10658348B2 (en) 2020-05-19
TW202013643A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
CN110957295B (zh) 半导体器件及其形成方法
US9991218B2 (en) Connector structures of integrated circuits
US10867957B2 (en) Mechanisms for forming hybrid bonding structures with elongated bumps
US10784223B2 (en) Elongated bump structures in package structure
US11158605B2 (en) Semiconductor packaging structure and method
TWI541956B (zh) 半導體裝置
US10748785B2 (en) Substrate pad structure
KR20170106186A (ko) 반도체 패키지 및 그 제조 방법
US20160086902A1 (en) Semiconductor package structure and manufacturing method thereof
US11532578B2 (en) 3DI solder cup
KR101982905B1 (ko) 반도체 패키지 및 그 제조 방법
US11139282B2 (en) Semiconductor package structure and method for manufacturing the same
US11935824B2 (en) Integrated circuit package module including a bonding system
CN115910980A (zh) 管芯与ubm之间的分离式rdl连接

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant