CN109830444B - 一种单个芯片金凸点的制备和倒装方法 - Google Patents

一种单个芯片金凸点的制备和倒装方法 Download PDF

Info

Publication number
CN109830444B
CN109830444B CN201811629377.8A CN201811629377A CN109830444B CN 109830444 B CN109830444 B CN 109830444B CN 201811629377 A CN201811629377 A CN 201811629377A CN 109830444 B CN109830444 B CN 109830444B
Authority
CN
China
Prior art keywords
chip
flip
gold
carrier
liquid glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811629377.8A
Other languages
English (en)
Other versions
CN109830444A (zh
Inventor
田飞飞
周明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201811629377.8A priority Critical patent/CN109830444B/zh
Publication of CN109830444A publication Critical patent/CN109830444A/zh
Application granted granted Critical
Publication of CN109830444B publication Critical patent/CN109830444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent

Abstract

本发明是一种单个芯片金凸点的制备和倒装方法，包括如下步骤：(1)选择合适厚度的载体用来制备芯片焊盘上的金凸点；(2)将液体胶水滴在芯片载体上；(3)轻刮拭液体胶水至薄薄一层；(4)将芯片依次放置在未固化的液体胶水上；(5)在植球机器上制备金凸点；(6)用制备好金凸点的芯片载体放入有机溶剂中浸泡5‑10分钟取下芯片，将芯片放入有机溶剂中漂洗干净，取出晾干或烘干；(7)将带有金凸点的芯片倒装在所需倒装的载体上。优点：1)适用范围广、适用性强，适用于任何尺寸的芯片而无需制作与每款芯片相匹配的工装夹具；2)对非晶圆级、单个芯片而言，操作过程简单、方便、省时；3)成本低廉。

Description

一种单个芯片金凸点的制备和倒装方法
技术领域
本发明涉及的是一种单个芯片金凸点的制备和倒装方法，属于半导体工艺技术领域.具体涉及适用范围广、适用性强，适用于任何尺寸单个芯片金凸点的制备和倒装，操作过程简单、方便、省时，且成本低廉。
背景技术
随着电子产品小型化、轻量化、薄型化、高性能、I/O端数的增加以及功能多样化的发展，传统的封装技术已不能满足高密度的要求。芯片倒装互连技术的发展为高密度封装带来了希望。倒装技术具有以下优势：(1) 尺寸更小、薄，重量更轻；(2) 密度更高，单位面积I/O端口数量增加；(3) 性能提高，短的互联减小了电感、电容以及电阻，信号完整性、频率特性更好。倒装芯片中的凸点分为焊料凸点和非焊料凸点，焊料凸点是以锡基材料为主，非焊料凸点主要是金凸点和铜凸点。铜凸点或铜柱的抗氧化、耐腐蚀性较金凸点、金凸块差很多。金凸点或金凸块常使用在小尺寸、高引出端的芯片中，在连接中使用金可确保连接可靠性更高，其工艺常用于微波组件芯片凸点的制备。针对不同的凸点材料应选用不同的倒装技术，以满足倒装焊可靠性的需求。
相对于晶圆级芯片金球凸点倒装工艺，某些电子产品领域(比如军工微波组件产品)所用芯片多是非晶圆级、单个裸芯片，且芯片种类繁多、尺寸各异，其金凸点制备、倒装工艺技术难度更大。单个芯片金凸点的制备和倒装工艺技术适用于任何尺寸单个芯片金凸点的制备和倒装，操作过程简单、方便、省时，且成本低廉。
发明内容
本发明提供的是一种单个芯片金凸点的制备和倒装方法，其目的旨在解决现有技术所存在的上述缺陷, 可适用于任何尺寸单个芯片金凸点的制备和倒装工艺技术,具有适用性强，操作过程简单、方便、省时，且成本低等特点。
本发明的技术方案是：一种单个芯片金凸点的制备和倒装方法，包括如下步骤：
(1) 选择合适厚度的载体用来制备芯片焊盘上的金凸点；
(2) 将502液体胶水滴在芯片载体上；
(3) 用刀片轻轻刮拭液体胶水至薄薄一层，其高度不能超过芯片厚度，即不能污染芯片表面；
(4) 用镍子夹持芯片将芯片依次放置在未固化的502液体胶水上；
(5) 待芯片与载体粘合牢固后放在植球机器上制备金凸点；
(6) 用制备好金凸点的芯片载体放入有机溶剂中浸泡5-10分钟取下芯片，将芯片放入有机溶剂中漂洗干净，取出晾干或烘干；
(7) 用倒装设备将带有金凸点的芯片倒装在所需倒装的载体上。
本发明的优点：
1) 适用范围广、适用性强，此方法适用于任何尺寸的芯片而无需制作与每款芯片相匹配的工装夹具；
2) 对非晶圆级、单个芯片而言，操作过程简单、方便、省时；
3) 此方法成本低廉。
附图说明
图1(a)、1(b)、1(c)是用502液体胶水将单个芯片粘接在0.1mm厚度石英片实例过程图。
图2(a)、2(b)是芯片金凸点扫描俯视照片；其中图2(a)是低倍扫描俯视照片；图2(b)是高倍扫描俯视照片。
图3(a)、3(b)是芯片金凸点扫描截面照片；其中图3(a)是低倍扫描截面照片；图3(b)是高倍扫描截面照片。
图4(a)、4(b)是实施例1中单个芯片倒装在陶瓷板上光镜照片和X-Ray照片用来检测芯片倒装精度和可靠性；其中图4(a)是单个芯片倒装在陶瓷板上光镜照片；图4 (b)是单个芯片倒装在陶瓷板上X-Ray照片。
图5(a)、5(b)是实施例1中性能测试结果图。
图6(a)、6(b)是实施例2中单个芯片倒装在陶瓷板上光镜照片和X-Ray照片用来检测芯片倒装精度和可靠性；其中图6(a)是单个芯片倒装在陶瓷板上光镜照片；图6(b)是单个芯片倒装在陶瓷板上X-Ray照片。
图7(a)、7(b)、7(c)、7(d)是实施例2中性能测试结果图。
具体实施方式
一种单个芯片金凸点的制备和倒装方法，包括如下步骤：
(1) 选择合适厚度的载体用来制备芯片焊盘上的金凸点；
(2) 将液体胶水滴在芯片载体上；
(3) 用手术刀片或其它工具轻轻刮拭液体胶水至薄薄一层，其高度不能超过芯片厚度，即不能污染芯片表面；
(4) 用镍子夹持芯片将芯片依次放置在未固化的液体胶水上；
(5) 待芯片与载体粘合牢固后放在植球机器上制备金凸点；
(6) 用制备好金凸点的芯片载体放入有机溶剂中浸泡5-10分钟取下芯片，将芯片放入有机溶剂中漂洗干净，取出晾干或烘干；
(7) 用倒装设备将带有金凸点的芯片倒装在所需倒装的载体上。
所述载体厚度不能超过植球机所要求载体厚度。
所述粘接芯片的液体胶水是502液体胶水有一定的粘接强度、植球过程中芯片不会从载体脱落。
所述粘接芯片的液体胶水易溶解于不损伤芯片的有机溶剂中。
所述制备好金凸点的芯片表面应无任何胶体等污染物且无任何划伤。
所述每个操作过程要防止静电损伤芯片。
下面结合附图及实施例使用不同尺寸的芯片对本发明作进一步详细说明。
实施例1
将型号为WKDQ104A000200 DC~20GHz单刀四掷开关芯片倒装在氧化铝陶瓷电路基板上，WKDQ104A000200型芯片使用砷化镓赝配高电子迁移率晶体管(PHEMT)工艺制造而成。该芯片通过背面金属经通孔接地，所有芯片产品全部经100%射频测量。WKDQ104A000200型芯片为-5V电源工作，TTL控制方式，在DC~20GHz内插入损耗: 2.5dB，隔离度: 45 dB，输入驻波比:1.3:1，输出驻波比: 1.5:1，切换时间: 20 ns，外形尺寸：1.8mm×2.0mm×0.08mm。
(1) 首先将502液体胶水滴在0.1 mm厚的石英圆片载体上；
(2) 用手术刀片或其它工具轻轻刮拭液体胶水至薄薄一层，其高度不能超过芯片厚度，即不能污染芯片表面；
(3) 用镍子轻轻夹持WKDQ104A000200芯片将芯片依次放置在未固化的502液体胶水上；
(4) 待芯片与载体粘合牢固后放在植球机器上制备金凸点；
(5) 制备完成金凸点的芯片载体放入丙酮溶剂中浸泡5-10分钟取下芯片，将芯片放入酒精溶剂中漂洗干净，取出晾干或烘干；
(6) 用倒装设备将带有金凸点的芯片倒装在所需倒装的氧化铝陶瓷电路板基板上；
(7) X-Ray检测金凸点倒装质量；
(8) 性能测试。
实施例2
实现了直通模型的结构芯片与氧化铝陶瓷基板倒装、性能测试工作。直通模型结构芯片外形尺寸：0.8mm×0.8mm×0.1mm。
(1) 首先将502液体胶水滴在0.1 mm厚的石英圆片载体上；
(2) 用手术刀片或其它工具轻轻刮拭液体胶水至薄薄一层，其高度不能超过直通模型结构芯片芯片厚度，即不能污染芯片表面；
(3) 用镍子轻轻夹持直通模型结构芯片将芯片依次放置在未固化的502液体胶水上；
(4) 待芯片与载体粘合牢固后放在植球机器上制备金凸点；
(5) 制备完成金凸点的芯片载体放入丙酮溶剂中浸泡5-10分钟取下芯片，将芯片放入酒精溶剂中漂洗干净，取出晾干或烘干；
(6) 用倒装设备将带有金凸点的芯片倒装在所需倒装的氧化铝陶瓷电路板基板上；
(7) X-Ray检测金凸点倒装质量；
(8) 性能测试。
从实施例1和实施例2可以看出，图2(a)和图3(a)为金凸点扫描俯视和截面形貌照片（制备金凸点所使用的金丝直径为25μm），图2(b)和图3(b)分别为图2(a)和图3(a)放大图或局部放大图。从图2(b)和图3(b)可以看出，经劈刀整平的金凸点俯视形貌较为一致，底部和顶部均呈圆形，底部尺寸远大于顶部尺寸。图3(a)截面图直观反映了金凸点的外形尺寸和互连状态，从图3(a)可以看出，金凸点宽度最宽的位置位于凸点的中下处，其次是底部和顶部，随机统计了三个金凸点的外形尺寸，制备的金凸点高度差和三个位置的宽度差均小于4μm，凸点一致性较好。图3(b)为图3(a)金凸点和芯片连接界面局部放大图，可以看出金凸点界面互连处无任何空洞以及其他缺陷，从而保证互连的可靠性。
从实施例1和实施例2可以看出，图4(a)、4(b)和图6(a)、6(b)可以看出，芯片金凸点倒装在陶瓷基板上，光镜照片和X-Ray检测结果金凸点无短路、虚焊、移位等现象出现，且与陶瓷基板实现了可靠互连。
图5(a)、5(b)是探针测试台测试通过超声热压金凸点倒装工艺直通模型在40GHz频段内微波性能测试结果。由5(a)可以看出，在10MHz-40GHz内，超声热压金凸点工艺插入损耗基本吻合，插入损耗均在1dB之内。也由5(b)可以看出，在10MHz-40GHz内，超声热压金凸点工艺输入输出驻波≤1.25。探针测试台测试结果表明直通模型在40GHz频段内微波性能优异，说明超声热压这种工艺技术路径实现单个芯片倒装在理论和实践上的可行性。
图7(a)、7(b)、7(c)、7(d)是WKDQ104A000200 DC-20GHz单刀四掷开关芯片倒装在氧化铝陶瓷基板上20GHz频段内微波性能测试结果。
由测试结果对比可以看出，芯片倒装直通模型的S参数测试曲线趋势基本与共面波导的S参数测试曲线相吻合，由于金凸点的引入导致芯片倒装直通模型S11，S22的增大，在10MHz-35GHz频段内，S21与共面波导S21之差的最大值为0.112dB，平均一个金凸点引入0.06dB的插损，由此证明了芯片倒装模型在理论和实践上的可行性。
以上提供的实施例仅仅是解释说明的方式，不应认为是对本发明的范围限制，任何根据本发明的技术方案及其发明构思加以等同替换或改变的方法，都应涵盖在本发明的保护范围之内。

Claims (6)

1.单个芯片金凸点的制备和倒装方法，其特征在于：该方法包括如下步骤：
(1) 选择合适厚度的载体用来制备芯片焊盘上的金凸点；
(2) 将502液体胶水滴在芯片载体上；
(3) 用刀片轻轻刮拭502液体胶水至薄薄一层，其高度不能超过芯片厚度，即不能污染芯片表面；
(4) 用镍子夹持芯片将芯片依次放置在未固化的502液体胶水上；
(5) 待芯片与载体粘合牢固后放在植球机器上制备金凸点；
(6) 用制备好金凸点的芯片载体放入有机溶剂中浸泡5-10分钟取下芯片，将芯片放入有机溶剂中漂洗干净，取出晾干或烘干；
(7) 用倒装设备将带有金凸点的芯片倒装在所需倒装的载体上。
2.根据权利要求1所述的单个芯片金凸点的制备和倒装方法，其特征在于：所述合适厚度的载体，其厚度不能超过植球机所要求载体厚度。
3.根据权利要求1所述的单个芯片金凸点的制备和倒装方法，其特征在于：粘接芯片的502液体胶水的粘接强度为在植球过程中保持芯片不会从载体脱落的强度。
4.根据权利要求1所述的单个芯片金凸点的制备和倒装方法，其特征在于：粘接芯片的502液体胶水易溶解于不损伤芯片的有机溶剂中。
5.根据权利要求1所述的单个芯片金凸点的制备和倒装方法，其特征在于：制备好金凸点的芯片表面无任何胶体污染物且无任何划伤。
6.根据权利要求1所述的单个芯片金凸点的制备和倒装方法，其特征在于：所述步骤(1)~(7)的操作过程中防止静电损伤芯片。
CN201811629377.8A 2018-12-28 2018-12-28 一种单个芯片金凸点的制备和倒装方法 Active CN109830444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811629377.8A CN109830444B (zh) 2018-12-28 2018-12-28 一种单个芯片金凸点的制备和倒装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811629377.8A CN109830444B (zh) 2018-12-28 2018-12-28 一种单个芯片金凸点的制备和倒装方法

Publications (2)

Publication Number Publication Date
CN109830444A CN109830444A (zh) 2019-05-31
CN109830444B true CN109830444B (zh) 2022-09-09

Family

ID=66860611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811629377.8A Active CN109830444B (zh) 2018-12-28 2018-12-28 一种单个芯片金凸点的制备和倒装方法

Country Status (1)

Country Link
CN (1) CN109830444B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361013A (zh) * 2011-11-08 2012-02-22 无锡瑞威光电科技有限公司 一种适用于晶圆级倒装芯片的金凸点制作方法
CN103151275A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 倒装芯片金凸点的制作方法
CN103165480A (zh) * 2011-12-15 2013-06-19 北京大学深圳研究生院 倒装芯片凸点的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361013A (zh) * 2011-11-08 2012-02-22 无锡瑞威光电科技有限公司 一种适用于晶圆级倒装芯片的金凸点制作方法
CN103151275A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 倒装芯片金凸点的制作方法
CN103165480A (zh) * 2011-12-15 2013-06-19 北京大学深圳研究生院 倒装芯片凸点的制备方法

Also Published As

Publication number Publication date
CN109830444A (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
US6559666B2 (en) Method and device for semiconductor testing using electrically conductive adhesives
US6586955B2 (en) Methods and structures for electronic probing arrays
US9207259B2 (en) Probe card for probing integrated circuits
US20070040565A1 (en) Compliant probes and test methodology for fine pitch wafer level devices and interconnects
KR20000023293A (ko) 접촉 구조체의 패키징 및 상호접속 장치
JPH08285892A (ja) 裸集積回路デバイスをテストするための構造体
US20180211890A1 (en) Electrically Testable Microwave Integrated Circuit Packaging
Yim et al. Microwave model of anisotropic conductive film flip-chip interconnections for high frequency applications
Khan et al. Characterization of a low-loss and wide-band (DC to 170 GHz) flip-chip interconnect on an organic substrate
CN109830444B (zh) 一种单个芯片金凸点的制备和倒装方法
US5942907A (en) Method and apparatus for testing dies
US20090289646A1 (en) Test probe
US7888956B2 (en) Apparatus for testing a semiconductor device and a method of fabricating and using the same
Rosner et al. Flip chip bonding using isotropically conductive adhesives
US5940680A (en) Method for manufacturing known good die array having solder bumps
Tan et al. Reliability evaluation of probe-before-bump technology
US7960190B2 (en) Temporary package for at-speed functional test of semiconductor chip
US5886362A (en) Method of reflowing solder bumps after probe test
Liu et al. Development of Flip‐chip Joining Technology on Flexible Circuitry UsingAnistropically Conductive Adhesives and Eutectic Solder
CN217691160U (zh) 适用于s参数测试的封装结构
JP2000012587A (ja) 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法
Heinrich et al. Flip-chip interconnects for frequencies up to W band
Eldring et al. Flip chip attachment of silicon devices using substrate ball bumping and the technology evaluation on test assemblies for 20 Gbit/s transmission
Engl et al. Evaluation of wirebond and flip-chip interconnects of a leadless plastic package for RF applications
US8476757B2 (en) Flip chip interconnect method and design for GaAs MMIC applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant