JP4114597B2 - 無鉛はんだによる電子部品パッケージ相互接続のための構造および形成方法 - Google Patents

無鉛はんだによる電子部品パッケージ相互接続のための構造および形成方法 Download PDF

Info

Publication number
JP4114597B2
JP4114597B2 JP2003389972A JP2003389972A JP4114597B2 JP 4114597 B2 JP4114597 B2 JP 4114597B2 JP 2003389972 A JP2003389972 A JP 2003389972A JP 2003389972 A JP2003389972 A JP 2003389972A JP 4114597 B2 JP4114597 B2 JP 4114597B2
Authority
JP
Japan
Prior art keywords
chip
solder
lead
free solder
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003389972A
Other languages
English (en)
Other versions
JP2004188497A (ja
Inventor
マクタ・ジー・ファルーク
マリオ・ジェイ・インテラント
ウィリアム・イー・サブリンスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004188497A publication Critical patent/JP2004188497A/ja
Application granted granted Critical
Publication of JP4114597B2 publication Critical patent/JP4114597B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、電子構成部品の組み立てのための無鉛はんだ構造に関し、特に電子構成部品の組み立てに使用する無鉛はんだ階層に関する。
セラミック基板または有機基板にチップを接合するためのＣ４(current controlled collapse chip connection)技術または“フリップチップ”相互接続技術は、一般に、相互接続のチップ面には、ボール制限金属（ball-limiting-metallurgy:BLM）として９７Ｐｂ３Ｓｎ接合はんだ合金を使用し、相互接続の基板面には、一般にＮｉ／ＡｕまたはＣｒ／Ｃｕ／Ｎｉ／Ａｕの適合する金属を使用する。この相互接続構造は、温度サイクルに耐えなければならない。この温度サイクルは、特に、チップがプリント回路基板（ＰＣＢ）に直接に取り付けられるチップ・オン・ボード相互接続にとって、極めて厳しい要件となり得る。
これは、チップの熱膨張係数（ＴＣＥ）が約３ｐｐｍ（parts per million）であり、一般的なＰＣＢのＴＣＥが１５〜１８ｐｐｍであるためである。セラミック基板のチップ・キャリヤの場合には、セラミックのＴＣＥが３．５〜６．６ｐｐｍの範囲にあるので、ＴＣＥは、よく一致している。アンダーフィル材料（一般にはエポキシ）は、特にチップ・オン・ボード方式のために、より信頼できる構造を形成するためにしばしば使用され、この構造は、ＴＣＥの不一致が大きくなると生じる張力（歪）に対して、障害を生じさせることなく順応できる。
産業界が現在直面する課題は、鉛の排除が、全ての製造業者にとって戦略的な要求事項となっていることである。チップ接着のための無鉛解決法は、活発に探し求められている。１つの可能な解決法は、Ｓｎ／Ａｇ／ＣｕまたはＳｎ／Ａｇ／ＢｉのようなＳｎを多く含む合金を用いることであり、この場合、Ｓｎは、合金の約９６％を占める。このような合金は、接合のために、２４５℃〜２５５℃の範囲の低温での使用を必要とする。これは、Ｐｂ／Ｓｎはんだ合金が３４０℃と高温であるのに比べ著しく違っている。
さらなる問題は、製造時において、チップを第１レベルのパッケージ（一般にはセラミックまたは有機チップ・キャリヤ）に接合することが、最初の工程であるということである。この後、アンダーフィル材料による封止およびハット／リッド（hat/lid）付着と続き、モジュールを形成する。この第１レベルの相互接続の組み立てが完了すると、モジュールは、第２レベルの接合に進む。第２レベルの接合は、ＰＣＢへのチップ・キャリヤの相互接続である。この相互接続は、例えばセラミック・ボール・グリッド・アレイ（ＣＢＧＡ）、セラミック・カラム・グリッド・アレイ（ＣＣＧＡ）またはプラスティック・ボール・グリッド・アレイ（ＰＢＧＡ）でもよい。Ｐｂ／Ｓｎ系においては、第１レベルのチップ・キャリヤへのチップ接合工程は、９７Ｐｂ／３Ｓｎはんだ合金を使用し、約３４０℃の極めて高い温度を必要とするので、これらの相互接続は、容易に行うことができる。第２レベルのＰＣＢへのチップ・キャリヤ接合工程は、共晶Ｐｂ／ＳｎのようなＰｂ成分比の小さい組成物を使用し、２００℃〜２２０℃の範囲の更に低いリフロー温度が求められる。
したがって、Ｐｂ系において、チップＣ４はんだ接続部は、引き続く処理の間、ほとんど影響を受けず、固体状態のままである。第１レベルのチップ接合および第２レベルの基板（ｂoard）へのモジュール接合の両方のためにＰｂを含まず、Ｓｎを多く含む合金を使用することは、第２レベルの装着処理および（リワークのために必要とされるような）次のリフロー工程の間、チップＢＬＭが溶融するという問題を生じさせる。
別の問題としては、第１レベルのＳｎＡｇＣｕはんだ相互接続部が、アンダーフィル封止材の内部で完全に溶融すると、封止材の壁に大きな流体応力を生じさせることである。これらの応力は、封止材領域の層剥離、クラッキング、破断および最後には壊滅的障害を生じさせるのに十分な大きさの歪みを生じさせる。これは、Ｃ４はんだ接続間におそらく短絡を生じさせ、Ｃ４はんだ接続が、元の接合された位置から脱離するところに開口部を生じさせる可能性もある。
８０Ａｕ／２０Ｓｎのような他の合金系が、はんだ温度階層を作るために使用できるが、このような解決法は、種々の製造上の問題のために、広く応用可能ではない。種々の製造上の問題の例としては、材料のコスト、もろい金属特性およびチップに圧力を生じさせるはんだ相互作用を含む。
上述の問題に対する従来技術の解決法にもかかわらず、第１レベルのＣ４相互接続のための高い液相線温度を有する合金を使用し、および第２レベルの相互接続のための低い液相線温度を有する合金を使用するはんだ階層構造の必要性は依然として存在する。
本発明の目的は、電子回路パッケージのための無鉛はんだ階層構造を提供することにある。
本発明の目的と利点は、電子回路パッケージ相互接続のための無鉛はんだ階層構造を提供することによって実現され、無鉛はんだ階層構造は、第１の非共晶無鉛はんだ組成物を用いてチップ・キャリヤの上面に装着される電子回路チップと、第２の非共晶無鉛はんだ組成物を用いて前記チップ・キャリヤの底面に装着されるはんだコラムまたははんだボールのような無鉛はんだ接続アレイであって、第２の非共晶無鉛はんだ組成物は、第１の非共晶無鉛はんだ組成物よりも低い液相線温度を有するアレイと、第３の無鉛はんだ組成物によって無鉛はんだ接続アレイに装着される上面を有するプリント回路基板であって、第３の無鉛はんだ組成物は、第２の非共晶無鉛はんだ組成物よりも低い液相線温度を有するプリント回路基板とを具備し、それによって、電子回路パッケージ相互接続のための無鉛階層を形成する。
第１のチップ相互接続の非共晶無鉛はんだ組成物は、５２．０〜９５．０重量％のＳｎと４８．０〜５．０重量％のＡｇを主成分とし、２５０℃よりも高い溶融温度の金属間化合物であり、かつＳｎＡｇ金属間化合物相構造の分散粒子を有する合金である。好ましい組成物は、７２．０重量％のＳｎと２８．０重量％のＡｇ、８２．０重量％のＳｎと１８．０重量％のＡｇ、８８．０重量％のＳｎと１２．０重量％のＡｇ、および５２．０重量％のＳｎと４８．０重量％のＡｇを含む。
代わって、第１のチップ相互接続の非共晶無鉛はんだ組成物は、８４．０〜９９．３重量％のＳｎと１６．０〜０．７重量％のＣｕを主成分とし、２５０℃よりも高い溶融温度の金属間化合物であり、ＳｎＣｕ金属間化合物相構造の分散粒子を有する合金でもよい。好ましい組成物は、８４．０重量％のＳｎと１６．０重量％のＣｕ、および９３．０重量％のＳｎと７．０重量％のＣｕを含む。
また、本発明は、チップの底面にボール制限金属（ＢＬＭ）パッドを有する電子回路チップを設ける工程と、
ＢＬＭパッドの上に非共晶無鉛はんだを配置する工程と、
非共晶無鉛はんだを加熱して非共晶無鉛はんだをリフローし、ＢＬＭパッド上に非共晶無鉛はんだバンプを形成する工程と、
チップ・キャリヤの上面に導電パッドを有するチップ・キャリヤを設ける工程と、
導電パッドに接触して無鉛はんだ合金を配置する工程と、
無鉛はんだ合金に接触して前記非共晶無鉛はんだバンプを配置する工程と、
非共晶無鉛はんだバンプを加熱して非共晶無鉛はんだバンプをリフローし、チップとチップ・キャリヤとを接着する非共晶無鉛はんだフィレットを形成する工程と、
を含む第１レベルの組立に対する無鉛はんだ溶融階層を形成する方法を提供する。
本発明は、引き続く第２レベルの接合／組立処理およびリワーク処理の間に、チップとチップ・キャリヤ間のＣ４はんだ相互接続の溶融度を制限するはんだ液相線温度の階層を提供する。“液相線温度”という用語は、はんだ合金が完全に液相になる温度よりも高い温度と定義される。
モジュール／パッケージにおいては、他の鉛（Ｐｂ）フリー接合処理のために使用される合金系と同じ合金系内にあることが望ましい。Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−ＣｕまたはＳｎ−Ａｇ系は、鉛フリー相互接続に対して、最も広く用いられ、好ましい合金系であり、ＮＥＭＩ（National
Electrics Manufacturing Initiative ）によって推奨されている。
本発明は、Ｃ４第１レベルはんだ相互接続に対して、より高い液相線温度を有し、第２レベルの相互接続に対して、より低い液相線温度を有する合金（Ｓｎ、Ａｇ、Ｃｕの内の２つ以上の組み合わせ）を使用する。本発明によれば、第２レベルの、ＰＣＢへのチップ・キャリヤの接合／組立処理が行われるときに、チップのチップ・キャリヤへのＣ４相互接続では、完全には溶融できない。それらは、一部分の固体と、完全に溶融した合金より少ない液体を保持し続ける。したがって、膨張は低減され、封止材またはアンダーフィルにはより弱い圧力がかかる。均質化リフロー、および付着（メッキ、スクリーニング、蒸着その他）の方法に許容される最高温度に依存して、異なる液相線温度で均質化する合金が使用できる。
本発明の第１の実施形態において、約５２．０〜９５．０重量％のＳｎおよび約４８．０〜５．０重量％のＡｇを有し、２５０℃よりも高い溶融温度の金属間化合物を有するＳｎ／Ａｇ非共晶無鉛はんだ組成物が提供される。“金属間化合物”という用語は、２以上の金属を有する化合物という通常の意味である。
本発明の好ましい実施形態において、約４００℃の液相線温度を有する７２Ｓｎ／２８Ａｇ（重量％）はんだ合金が使用される。約３５５℃〜３７５℃のピーク温度および一般に約１〜４分の十分な滞留時間を有するチップ接合Ｃ４リフロー・サイクルは、均質な無鉛Ｃ４はんだ合金相互接続を形成するには十分である。均質化されたはんだ合金相互接続は、一様に分散した金属間化合物の相構造を有する。
次の第２レベルの接合／組立プロセスの間、最大ピーク温度は、約２５０℃である。この温度は、Ｃ４はんだ合金相互接続において、約６８重量％の液相と約３２重量％の固相からなるペースト状の２相金属間化合物構造を形成する。この合金構造は、Ｃ４相互接続の膨張を制限し、取り囲む封止材の保全性を確保する。
本発明の別の好ましい実施形態において、約３５５℃の液相線温度を有する８２Ｓｎ／１８Ａｇ（重量％）はんだ合金が使用される。約３５５℃〜３７５℃のピーク温度および一般に約１〜４分の十分な滞留時間を有するチップ接合Ｃ４リフロー・サイクルは、Ｃ４はんだ合金相互接続部を完全に溶融する。その後、次の第２レベルの接合／組立プロセスの間、最大ピーク温度は、約２５０℃である。この温度は、Ｃ４はんだ合金相互接続において、約８２重量％の液相と約１８重量％の固相からなるペースト状の２相金属間化合物構造を形成する。この合金構造は、Ｃ４相互接続の膨張を制限し、取り囲む封止材の保全性を確保する。
本発明の他の好ましい実施形態では、約３１０℃の液相線温度を有する８８Ｓｎ／１２Ａｇ（重量％）はんだ合金が使用される。約３５５℃〜３７５℃のピーク温度および一般に約１〜４分の十分な滞留時間を有するチップ接合Ｃ４リフロー・サイクルは、Ｃ４はんだ合金相互接続部を完全に溶融する。その後、次の第２レベルの接合／組立プロセスの間、最大ピーク温度は、約２５０℃である。この温度は、Ｃ４はんだ合金相互接続において、約９１重量％の液相と約９重量％の固相からなるペースト状の２相金属間化合物構造を形成する。この合金構造は、Ｃ４相互接続の膨張を制限し、取り囲む封止材の保全性を確保する。
本発明の他の好ましい実施形態では、約４８０℃の液相線温度を有する５２Ｓｎ／４８Ａｇ（重量％）はんだ合金が使用される。約３５５℃〜３７５℃のピーク温度および一般に約１〜４分の十分な滞留時間を有するチップ接合Ｃ４リフロー・サイクルは、均質なＣ４はんだ合金相互接続を形成するには十分である。その後、次の第２レベルの接合／組立プロセスの間、最大ピーク温度は、約２５０℃である。この温度は、Ｃ４はんだ合金相互接続において、約３８重量％の液相と約６２重量％の固相からなるペースト状の２相金属間化合物構造を形成する。この合金構造は、Ｃ４相互接続の膨張を制限し、取り囲む封止材の保全性を確保する。
本発明の第２の実施形態では、約８４．０〜９９．３重量％のＳｎおよび約１６．０〜０．７重量％のＣｕを有し、２５０℃よりも高い溶融温度の金属間化合物を有するＳｎ／Ｃｕ非共晶無鉛はんだ組成物が提供される。
本発明の好ましい実施形態では、約５００℃の液相線温度を有する８４Ｓｎ／１６Ｃｕ（重量％）はんだ合金が使用される。約３５０℃〜３７５℃のピーク温度および一般に約１〜４分の十分な滞留時間を用いるチップ接合Ｃ４リフロー・サイクルは、均質なＣ４はんだ合金相互接続を形成するには十分である。その後、次の第２レベルの接合／組立プロセスの間、最大ピーク温度は、約２５０℃である。この温度は、Ｃ４はんだ合金相互接続において、約７２重量％の液相と約２８重量％の固相からなるペースト状の２相金属間化合物構造を形成する。この合金構造は、Ｃ４相互接続の膨張を制限し、取り囲む封止材の保全性を確保する。
本発明の別の好ましい実施形態では、約４１０℃の液相線温度を有する９３Ｓｎ／７Ｃｕ（重量％）はんだ合金が使用される。約３５０℃〜３７５℃のピーク温度および一般に約１〜４分の十分な滞留時間を用いるチップ接合Ｃ４リフロー・サイクルは、均質なＣ４はんだ合金相互接続を形成するには十分である。その後、次の第２レベルの接合／組立プロセスの間、最大ピーク温度は、約２５０℃である。この温度は、Ｃ４はんだ合金相互接続において、約８６重量％の液相と約１４重量％の固相からなるペースト状の２相金属間化合物構造を形成する。この合金構造は、Ｃ４相互接続の膨張を制限し、取り囲む封止材の保全性を確保する。
本発明は、電子回路パッケージ相互接続のための無鉛はんだ階層構造の形成を可能にする。図１を参照すると、底面にＢＬＭパッド２０を有する電子回路チップ１０は、導電パッド９５を有するチップ・キャリヤ９０の上面に接着される。チップ１０は、本発明の非共晶無鉛はんだ組成物８０でチップ・キャリヤ９０に接合される。はんだコラム１１０またははんだボール（図示せず）のような無鉛はんだ接続アレイは、次に、チップ・キャリヤ９０をＰＣＢ１２０に接合するために使用される。
無鉛はんだ接続部１１０は、第１の非共晶無鉛はんだ組成物８０よりも低い液相線温度を有する第２の非共晶無鉛はんだ組成物１４０を用いてチップ・キャリヤ９０の底面に装着される。チップ・キャリヤ９０は、次に、第２の非共晶無鉛はんだ組成物１４０よりも低い液相線温度を有する第３の無鉛はんだ組成物１５０によってＰＣＢ１２０に接合され、それによって電子回路パッケージの相互接続のための無鉛はんだ階層が形成される。
無鉛はんだ階層の好ましい実施形態では、第１の非共晶無鉛はんだ組成物８０は、約７２．０重量％のＳｎと約２８．０重量％のＡｇであり、ＳｎＡｇ金属間化合物の相構造の分散粒子と約４００℃の液相線温度を有する。第２の非共晶無鉛はんだ組成物１４０は、約８２．０重量％のＳｎと約１８．０重量％のＡｇであり、ＳｎＡｇ金属間化合物の相構造の分散粒子と約３５５℃の液相線温度を有する。第３の無鉛はんだ組成物１５０は、約９５．５重量％のＳｎと約３．８重力％のＡｇと約０．７重量％のＣｕであり、約２１７℃の液相線温度を有する。
好ましい方法が、図２に示されている。チップ１０の底面１１にＢＬＭパッド２０を有する電子回路チップ１０が示されている。一般にグラファイトからなるプリフォーム・ボート３０は、チップ１０上のＢＬＭパッド２０の位置に一致するように配列される開口部３５を含む。本発明の非共晶はんだプリフォーム４０は、次に、ボート開口部３５に配置される。チップ１０は、次に、ＢＬＭパッド２０が非共晶はんだプリフォーム４０に接触するように、ボート３０の上に置かれる。
このようにして得られるチップ／ボート組立品は、次に、一般に３５０℃〜３７５℃の所要のリフロー温度まで加熱され、それによってはんだプリフォーム４０は、ＢＬＭパッド２０の上にリフローされる。チップ／ボート組立品は、次に冷却され、結果として図３に示すように非共晶無鉛はんだバンプ５０で覆われるチップＢＬＭパッド２０になる。
図４を参照すると、チップ１０上のはんだバンプ５０の位置に一致するように配列される第２の開口部６５を有する第２のボート６０が示されている。第２の開口部６５が導電パッド９５に一致するように、チップ・キャリヤ９０の上面９１に導電パッド９５を有するチップ・キャリヤが準備される。無鉛はんだ合金またはフラックス剤７０は、第２の開口部６５の中に配置され、パッド９５に接触している。チップ１０は、次に、非共晶はんだバンプ５０がはんだ合金またはフラックス剤７０に接触するように、第２のボート６０の対向側に配置される。
出来たチップ／チップ・キャリヤ組立品は、第２の望ましいリフロー温度まで加熱され、それによって非共晶はんだバンプ５０は、フラックスで覆われたまたは無鉛合金で覆われた導電パッドの上にリフローされる。チップ／チップ・キャリヤ組立品は、次に冷却され、リフローされた非共晶はんだバンプは、図１に示すように、チップ１０をチップ・キャリヤに接着する非共晶はんだフィレット８０を形成する。
再び図１を参照すると、完成モジュールが示されている。チップ・キャリヤ９０をプリント回路基板（ＰＣＢ）１２０に接合する前に、封止材１００は、チップ１０の下に塗布される。この封止材１００は、また一般に“アンダーフィル”と呼ばれており、一般にはエポキシをベースにした材料である。封止材１００は、ＴＣＥによって生ずる歪みを吸収することによって、はんだ接合の信頼性を改善するために使用される。
チップ・キャリヤ９０は、次に、はんだ接続部１５０を用いてＰＣＢ１２０に接合される。図１では、はんだ接続部は、コラム・グリッド・アレイとして示されている。図５に示すように、モジュールは、直接図示されたチップ１０に、またはチップ上に置かれるリッド（図示せず）に装着されるヒート・シンク１３０を有することもできる。
再び図１を参照すると、本発明によって達成されたはんだ階層が示されている。本発明の非共晶はんだ８０は、ＢＬＭフィレット１４０より高いリフロー温度を有する。同様に、ＢＬＭフィレットは、ＰＣＢフィレット１５０より高いリフロー温度を有する。ＢＬＭフィレット１４０は、関連する米国特許出願第１０／２４６２８２号明細書に開示されている非共晶無鉛はんだ構造に相当し、ＰＣＢフィレットは、この工業分野では良く知られた共晶ＳｎＡｇＣｕ（ＳＡＣ）はんだである。
開示されたＳｎ／ＡｇおよびＳｎ／Ｃｕ非共晶合金への第３または更に第４の元素の少量の付加が、階層構造に影響を与えず、このような付加が、それ故に、開示された発明の範囲内にあることは、当業者には明らかであろう。付加された元素は、ＣｕおよびＡｇと同様にＳｎと金属間化合物を容易に形成しなければならない。このような元素の例には、Ｂｉ、Ｓｂ、Ｉｎ、ＺｎおよびＰｄを含む。約０．５重量％のＳｂまたは約０．５重量％のＢｉの付加は、比較的純粋なＳｎ合金におけるＳｎ“ウィスカー（ひげ）”の問題に対応する好ましい方法である。
本発明は、従来技術よりも優れた改良技術である。本発明は、第２レベルのリフローの間に、Ｃ４相互接続における液体の量を制限し、それによって封止材に与える流体張力を低減する。したがって、本発明は、封止されたＣ４構造の保全性を維持し、層剥離および短絡による電気的障害を防ぐ。
本発明の更なる利点は、チップ・オン・ボードの応用に対して、少量の共晶のＳｎ／Ａｇ、Ｓｎ／ＣｕまたはＳｎ／Ａｇ／Ｃｕが使用でき、その結果、チップ接合リフロー・サイクルが、２５０℃以下のピーク・リフロー温度で持続できることである。これは、有機パッケージへの直接的チップ装着の場合においても、高温／低温の鉛フリーＣ４解決法に応用できるであろう。
ここに詳細に記述された実施形態を超えて、本発明の他の変形が、本発明の精神を逸脱することなく行えることは、この開示と関係がある当業者には明らかであろう。したがって、このような変形は、本発明の範囲内にあり、特許請求の範囲によってのみ制限されると考えられる。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）５２．０〜９５．０重量％のＳｎと、４８．０〜５．０重量％のＡｇを主成分とし、２５０℃より高い溶融温度を有する金属間化合物からなる非共晶無鉛はんだ組成物。
（２）前記組成物は、約７２．０重量％のＳｎと、約２８．０重量％のＡｇよりなり、ＳｎＡｇ金属間化合物の相構造の分散粒子を有する上記（１）に記載の非共晶無鉛はんだ組成物。
（３）前記組成物は、約８２．０重量％のＳｎと、約１８．０重量％のＡｇよりなり、ＳｎＡｇ金属間化合物の相構造の分散粒子を有する上記（１）に記載の非共晶無鉛はんだ組成物。
（４）前記組成物は、約８８．０重量％のＳｎと、約１２．０重量％のＡｇよりなり、ＳｎＡｇ金属間化合物の相構造の分散粒子を有する上記（１）に記載の非共晶無鉛はんだ組成物。
（５）前記組成物は、約５２．０重量％のＳｎと、約４８．０重量％のＡｇよりなり、ＳｎＡｇ金属間化合物の相構造の分散粒子を有する上記（１）に記載の非共晶無鉛はんだ組成物。
（６）８４．０〜９９．３重量％のＳｎと、１６．０〜０．７重量％のＣｕを主成分とし、２５０℃より高い溶融温度を有する金属間化合物からなる非共晶無鉛はんだ組成物。
（７）前記組成物は、約８４．０重量％のＳｎと、約１６．０重量％のＣｕよりなり、ＳｎＣｕ金属間化合物の相構造の分散粒子を有する上記（６）に記載の非共晶無鉛はんだ組成物。
（８）前記組成物は、約９３．０重量％のＳｎと、約７．０重量％のＣｕよりなり、ＳｎＣｕ金属間化合物の相構造の分散粒子を有する上記（６）に記載の非共晶無鉛はんだ組成物。
（９）ａ）第１の非共晶無鉛はんだ組成物を用いてチップ・キャリヤの上面に装着された電子回路チップと、
ｂ）第２の非共晶無鉛はんだ組成物を用いて前記チップ・キャリヤの底面に装着された第１の端部を有する無鉛はんだ接続アレイであって、前記第２の非共晶無鉛はんだ組成物は、前記第１の非共晶無鉛はんだ組成物より低い液相線温度を有する、アレイと、
ｃ）第３の無鉛はんだ組成物によって前記無鉛はんだ接続アレイの第２の端部に装着された上面を有するプリント回路基板であって、前記第３の無鉛はんだ組成物は、前記第２の非共晶無鉛はんだ組成物より低い液相線温度を有し、それによって電子回路パッケージ相互接続のための無鉛はんだ階層を形成する、プリント回路基板と、
を含む電子回路パッケージ相互接続のための無鉛はんだ階層構造。
（１０）ａ）前記第１の非共晶無鉛はんだ組成物は、約７２．０重量％のＳｎと、約２８．０重量％のＡｇよりなり、ＳｎＡｇ金属間化合物の相構造の分散粒子および、約４００℃の液相線温度を有し、
ｂ）前記第２の非共晶無鉛はんだ組成物は、約８２．０重量％のＳｎと、約１８．０重量％のＡｇよりなり、ＳｎＡｇ金属間化合物の相構造の分散粒子および、約３５５℃の液相線温度を有し、
ｃ）前記第３の無鉛はんだ組成物は、約９５．５重量％のＳｎと、約３．８重量％のＡｇと、約０．７重量％のＣｕよりなり、約２１７℃の液相線温度を有する、
上記（９）に記載の無鉛はんだ階層構造。
（１１）ａ）チップの底面にボール制限金属（ＢＬＭ）パッドを有する電子回路チップを設ける工程と、
ｂ）ＢＬＭパッド上に非共晶無鉛はんだを配置する工程と、
ｃ）前記非共晶無鉛はんだを加熱して前記非共晶無鉛はんだをリフローし、前記ＢＬＭパッド上に非共晶無鉛はんだバンプを形成する工程と、
ｄ）チップ・キャリヤの上面に導電パッドを有するチップ・キャリヤを設ける工程と、
ｅ）前記導電パッドに接触して無鉛はんだ合金を配置する工程と、
ｆ）前記無鉛はんだ合金に接触して前記非共晶無鉛はんだバンプを配置する工程と、
ｇ）前記非共晶無鉛はんだバンプを加熱して前記非共晶無鉛はんだバンプをリフローし、前記チップと前記チップ・キャリヤとを接着する非共晶無鉛はんだフィレットを形成する工程と、
を含む第１レベルの組立のための無鉛はんだ溶融の階層構造を形成する方法。
（１２）前記チップと前記チップ・キャリヤとの接続部に封止材を塗布する工程を更に含む上記（１１）に記載の方法。
（１３）前記非共晶無鉛はんだフィレットは、約８４．０〜９９．３重量％のＳｎおよび約１６．０〜０．７重量％のＣｕの組成物を有し、２５０℃よりも高い溶融温度の金属間化合物を有する上記（１１）に記載の方法。
（１４）前記非共晶無鉛はんだフィレットは、約９３．０重量％のＳｎと約７．０重量％のＣｕの組成物を有し、ＳｎＣｕ金属間化合物の相構造の分散粒子を有する上記（１３）に記載の方法。
（１５）前記非共晶無鉛はんだフィレットは、約８４．０重量％のＳｎと約１６．０重量％のＣｕの組成物を有し、ＳｎＣｕ金属間化合物の相構造の分散粒子を有する上記（１３）に記載の方法。
（１６）前記非共晶無鉛はんだフィレットは、約５２．０〜９５．０重量％のＳｎおよび約４８．０〜７．０重量％のＡｇの組成物を有し、２５０℃よりも高い溶融温度の金属間化合物を有する上記（１１）に記載の方法。
（１７）前記非共晶無鉛はんだフィレットは、約８２．０重量％のＳｎと約１８．０重量％のＡｇの組成物を有し、ＳｎＡｇ金属間化合物の相構造の分散粒子を有する上記（１６）に記載の方法。
（１８）前記非共晶無鉛はんだフィレットは、約８８．０重量％のＳｎと約１２．０重量％のＡｇの組成物を有し、ＳｎＡｇ金属間化合物の相構造の分散粒子を有する上記（１６）に記載の方法。
（１９）前記非共晶無鉛はんだフィレットは、約７２．０重量％のＳｎと約２８．０重量％のＡｇの組成物を有し、ＳｎＡｇ金属間化合物の相構造の分散粒子を有する上記（１６）に記載の方法。
（２０）前記非共晶無鉛はんだフィレットは、約５２．０重量％のＳｎと約４８．０重量％のＡｇの組成物を有し、ＳｎＡｇ金属間化合物の相構造の分散粒子を有する上記（１６）に記載の方法。
本発明の電子回路パッケージ相互接続のための無鉛はんだ階層構造の概略図である。 チップ／ボート組立の概略図である。 本発明による無鉛はんだバンプを用いるチップの概略図である。 チップ／ボート／チップ・キャリヤ組立の概略図である。 ヒート・シンクを有するモジュールの概略図である。
符号の説明
１０ 電子回路チップ
１１ 底面
２０ ＢＬＭパッド
３０ プリフォーム・ボート
３５、６５ 開口部
４０ はんだプリフォーム
５０ はんだバンプ
６０ ボート
７０ フラックス剤
８０、１４０ 非共晶無鉛はんだ組成物
９０ チップ・キャリヤ
９１ 上面
９５ 導電パッド
１００ 封止材
１１０ 無鉛はんだ接続部
１２０ プリント回路基板（ＰＣＢ）
１３０ ヒート・シンク
１５０ 無鉛はんだ組成物

Claims (11)

  1. 半導体チップと、
    前記半導体チップが第１のはんだ組成物により接続されたチップ・キャリヤと、
    前記チップ・キャリヤが第２のはんだ組成物により接続された基板と、
    を含む半導体装置において、前記第２のはんだ組成物が９５．５重量％のＳｎと、３．８重量％のＡｇと、０．７重量％のＣｕから成り、
    前記第１のはんだ組成物が、５２．０〜９５．０重量％のＳｎと４８．０〜５．０重量％のＡｇ、又は、８４．０〜９９．３重量％のＳｎと１６．０〜０．７重量％のＣｕから成り、且つ、前記第２のはんだ組成物が完全に液相になる温度よりも高い温度で完全に液相になる、半導体装置。
  2. 前記第１のはんだ組成物が、７２．０重量％のＳｎと、２８．０重量％のＡｇから成る請求項１に記載の半導体装置。
  3. 前記第１のはんだ組成物が、８２．０重量％のＳｎと、１８．０重量％のＡｇから成る請求項１に記載の半導体装置。
  4. 前記第１のはんだ組成物が、８８．０重量％のＳｎと、１２．０重量％のＡｇから成る請求項１に記載の半導体装置。
  5. 前記第１のはんだ組成物が、５２．０重量％のＳｎと、４８．０重量％のＡｇから成る請求項１に記載の半導体装置。
  6. 前記第１のはんだ組成物が、８４．０重量％のＳｎと、１６．０重量％のＣｕから成る請求項１に記載の半導体装置。
  7. 前記第１のはんだ組成物が、９３．０重量％のＳｎと、７．０重量％のＣｕから成る請求項１に記載の半導体装置。
  8. 前記チップ・キャリヤと前記基板の間に、複数の接続コラムをさらに備え、前記接続コラムは、前記基板側の第１の端部と前記チップ・キャリヤ側の第２の端部を有し、前記第１の端部が前記第２のはんだ組成物により前記基板に接続され、前記第２の端部が８２．０重量％のＳｎと、１８．０重量％のＡｇから成る前記第１のはんだ組成物により前記チップ・キャリヤの底面に接続されている、請求項１に記載の半導体装置。
  9. 前記半導体チップが、７２．０重量％のＳｎと、２８．０重量％のＡｇから成る前記第１のはんだ組成物により接続されている、請求項８記載の半導体装置。
  10. ａ）チップの底面にボール制限金属（ＢＬＭ）パッドを有する電子回路チップを用意する工程と、
    ｂ）ＢＬＭパッド上に、５２．０〜９５．０重量％のＳｎと４８．０〜５．０重量％のＡｇからなる非共晶無鉛はんだ、又は、８４．０〜９９．３重量％のＳｎと１６．０〜０．７重量％のＣｕからなる非共晶無鉛はんだを施与する工程と、
    ｃ）前記非共晶無鉛はんだを３５０〜３７５℃のリフロー温度まで加熱し、前記ＢＬＭパッド上に非共晶無鉛はんだバンプを形成する工程と、
    ｄ）上面に導電パッドを有するチップ・キャリヤを用意する工程と、
    ｅ）前記導電パッドに接触してフラックス剤を配置する工程と、
    ｆ）前記フラックス剤に接触して前記非共晶無鉛はんだバンプを配置する工程と、
    ｇ）前記非共晶無鉛はんだバンプをリフローし、前記チップと前記チップ・キャリヤとを接着する非共晶無鉛はんだフィレットを形成する工程と、
    ｈ）前記チップ・キャリヤを、９５．５重量％のＳｎと、３．８重量％のＡｇと、０．７重量％のＣｕから成るはんだを用いて、最大ピーク温度２５０℃のリフロー工程により、基板に接着する工程と、
    を含む請求項１記載の半導体装置の製造方法。
  11. 前記チップと前記チップ・キャリヤとの接続部に封止材を塗布する工程を更に含む請求項１０に記載の方法。
JP2003389972A 2002-12-06 2003-11-19 無鉛はんだによる電子部品パッケージ相互接続のための構造および形成方法 Expired - Fee Related JP4114597B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/314,498 US6854636B2 (en) 2002-12-06 2002-12-06 Structure and method for lead free solder electronic package interconnections

Publications (2)

Publication Number Publication Date
JP2004188497A JP2004188497A (ja) 2004-07-08
JP4114597B2 true JP4114597B2 (ja) 2008-07-09

Family

ID=32468483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003389972A Expired - Fee Related JP4114597B2 (ja) 2002-12-06 2003-11-19 無鉛はんだによる電子部品パッケージ相互接続のための構造および形成方法

Country Status (5)

Country Link
US (2) US6854636B2 (ja)
JP (1) JP4114597B2 (ja)
KR (1) KR100546976B1 (ja)
CN (2) CN1820889B (ja)
TW (1) TWI238502B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889429B2 (en) * 2001-03-26 2005-05-10 Semiconductor Components Industries, L.L.C. Method of making a lead-free integrated circuit package
JP4363823B2 (ja) * 2002-07-04 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の実装システム
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
US7287685B2 (en) * 2004-09-20 2007-10-30 International Business Machines Corporation Structure and method to gain substantial reliability improvements in lead-free BGAs assembled with lead-bearing solders
JP4731495B2 (ja) * 2004-12-13 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5413707B2 (ja) * 2005-06-06 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 金属−セラミック複合基板及びその製造方法
US7215030B2 (en) * 2005-06-27 2007-05-08 Advanced Micro Devices, Inc. Lead-free semiconductor package
US7754343B2 (en) * 2005-08-17 2010-07-13 Oracle America, Inc. Ternary alloy column grid array
US20070059548A1 (en) * 2005-08-17 2007-03-15 Sun Microsystems, Inc. Grid array package using tin/silver columns
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
DE102005055488A1 (de) * 2005-11-18 2007-01-04 Infineon Technologies Ag Elektronische Struktur mit mehreren elektronischen Komponenten und Verfahren zu ihrer Herstellung
KR100790978B1 (ko) * 2006-01-24 2008-01-02 삼성전자주식회사 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
US20100247955A1 (en) * 2006-09-29 2010-09-30 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same
JP2008221290A (ja) * 2007-03-14 2008-09-25 Toshiba Corp 接合体および接合方法
US8007493B2 (en) * 2006-10-16 2011-08-30 Syneron Medical Ltd. Methods and devices for treating tissue
US10123430B2 (en) * 2006-10-17 2018-11-06 Alpha Assembly Solutions Inc. Materials for use with interconnects of electrical devices and related methods
US20090008430A1 (en) * 2007-07-06 2009-01-08 Lucent Technologies Inc. Solder-bonding process
US7902069B2 (en) * 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
US20090111299A1 (en) * 2007-10-31 2009-04-30 International Business Machines Corporation Surface Mount Array Connector Leads Planarization Using Solder Reflow Method
US8044512B2 (en) * 2009-06-25 2011-10-25 International Business Machines Corporation Electrical property altering, planar member with solder element in IC chip package
JP2011041970A (ja) * 2009-08-24 2011-03-03 Nihon Superior Co Ltd 鉛フリーはんだ接合材料
KR101014857B1 (ko) * 2009-12-15 2011-02-15 주식회사 재영엠엔씨 경기장용 의자
CN101972901B (zh) * 2010-10-25 2012-06-06 北京科技大学 一种钎焊铝碳化硅复合材料的中温钎料及制备和钎焊方法
CN102328157A (zh) * 2011-09-09 2012-01-25 合肥工业大学 一种制备SnAgCu无铅焊料的方法
JP6079375B2 (ja) * 2013-03-29 2017-02-15 三菱マテリアル株式会社 ハンダ粉末及びその製造方法並びにこの粉末を用いたハンダ用ペースト
JP6079374B2 (ja) * 2013-03-29 2017-02-15 三菱マテリアル株式会社 ハンダ粉末の製造方法及びこの粉末を用いたハンダ用ペースト
DE112014006271B4 (de) * 2014-03-27 2023-03-09 Intel Corporation Hybride Zwischenverbindung für Niedertemperatur-Befestigung und Verfahren zur Herstellung derselben
US20170066088A1 (en) * 2015-09-04 2017-03-09 Intel Corporation Ball grid array (bga) apparatus and methods
CN105127612A (zh) * 2015-09-28 2015-12-09 苏州龙腾万里化工科技有限公司 一种无铅锡膏
US20190067176A1 (en) * 2016-03-22 2019-02-28 Intel Corporation Void reduction in solder joints using off-eutectic solder
EP3226282A1 (en) 2016-03-31 2017-10-04 Techni Holding AS Non-eutectic bonding method with formation of a solid solution with a porous structure with a second phase dispersed therein and corresponding joint
DE102016112390B4 (de) 2016-07-06 2021-08-12 Infineon Technologies Ag Lötpad und Verfahren zum Verbessern der Lötpadoberfläche
CN108941969A (zh) * 2018-07-20 2018-12-07 广东中实金属有限公司 一种适用于压敏电阻的无铅焊料及其制备方法
WO2021085180A1 (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
CN110682021B (zh) * 2019-11-11 2021-08-03 重庆理工大学 一种抑制界面imc生长的微焊点的制备方法
US11887956B2 (en) 2021-12-20 2024-01-30 International Business Machines Corporation Temperature hierarchy solder bonding
CN116209172A (zh) * 2022-05-23 2023-06-02 台达电子工业股份有限公司 电子模块的组装方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1565115A (en) * 1924-01-11 1925-12-08 Western Electric Co Solder
US3503721A (en) * 1967-02-16 1970-03-31 Nytronics Inc Electronic components joined by tinsilver eutectic solder
US4357162A (en) * 1979-10-04 1982-11-02 Motorola, Inc. Solder composition
ES2023638B3 (es) * 1986-02-19 1992-02-01 Degussa Utilizacion de una aleacion ligera para conexion de partes ceramicas
US4778733A (en) 1986-07-03 1988-10-18 Engelhard Corporation Low toxicity corrosion resistant solder
US4879096A (en) * 1989-04-19 1989-11-07 Oatey Company Lead- and antimony-free solder composition
US5011658A (en) 1989-05-31 1991-04-30 International Business Machines Corporation Copper doped low melt solder for component assembly and rework
US5094700A (en) * 1990-03-22 1992-03-10 University Of Cincinnati Solder and brazing alloys having improved properties and method of preparation
US5147084A (en) 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5102748A (en) * 1991-05-03 1992-04-07 Taracorp, Inc. Non-leaded solders
JPH05136216A (ja) 1991-11-13 1993-06-01 Toshiba Corp 半導体取付装置
US5429689A (en) * 1993-09-07 1995-07-04 Ford Motor Company Lead-free solder alloys
US5410184A (en) 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
US5435968A (en) * 1994-01-21 1995-07-25 Touchstone, Inc. A lead-free solder composition
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5655703A (en) 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
JPH0970687A (ja) * 1995-07-04 1997-03-18 Toyota Central Res & Dev Lab Inc 無鉛はんだ合金
US5863493A (en) 1996-12-16 1999-01-26 Ford Motor Company Lead-free solder compositions
EP0977900A4 (en) * 1997-04-22 2001-06-13 Ecosolder Internat Pty Ltd LEAD-FREE LOT
JP3592486B2 (ja) 1997-06-18 2004-11-24 株式会社東芝 ハンダ付け装置
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6015505A (en) * 1997-10-30 2000-01-18 International Business Machines Corporation Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
US6281573B1 (en) 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US6158644A (en) 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
JP3975569B2 (ja) * 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
JP2000153388A (ja) * 1998-09-14 2000-06-06 Murata Mfg Co Ltd はんだ付け物品
TW536794B (en) * 1999-02-26 2003-06-11 Hitachi Ltd Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board
US6191379B1 (en) 1999-04-05 2001-02-20 General Electric Company Heat treatment for weld beads
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP3832151B2 (ja) 1999-07-22 2006-10-11 株式会社日立製作所 鉛フリーはんだ接続構造体
SG99331A1 (en) * 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
US6436703B1 (en) 2000-03-31 2002-08-20 Hyseq, Inc. Nucleic acids and polypeptides
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6429388B1 (en) 2000-05-03 2002-08-06 International Business Machines Corporation High density column grid array connections and method thereof
US6333563B1 (en) 2000-06-06 2001-12-25 International Business Machines Corporation Electrical interconnection package and method thereof
JP3978004B2 (ja) 2000-08-28 2007-09-19 株式会社日立製作所 耐蝕・耐摩耗性合金とそれを用いた機器
US6433425B1 (en) 2000-09-12 2002-08-13 International Business Machines Corporation Electronic package interconnect structure comprising lead-free solders
JP3866503B2 (ja) 2000-10-18 2007-01-10 株式会社東芝 半導体装置
US6468413B1 (en) * 2000-10-26 2002-10-22 International Business Machines Corporation Electrochemical etch for high tin solder bumps
US20020155024A1 (en) * 2000-10-27 2002-10-24 H-Technologies Group, Inc. Lead-free solder compositions
JP4068801B2 (ja) * 2000-11-30 2008-03-26 株式会社ルネサステクノロジ 半導体装置
US6518089B2 (en) 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6784086B2 (en) 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US6495397B2 (en) * 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6541305B2 (en) 2001-06-27 2003-04-01 International Business Machines Corporation Single-melt enhanced reliability solder element interconnect
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
JP4136641B2 (ja) 2002-02-28 2008-08-20 株式会社ルネサステクノロジ 半導体装置の接続条件の算出方法
US6811892B2 (en) * 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
US6750133B2 (en) * 2002-10-24 2004-06-15 Intel Corporation Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections

Also Published As

Publication number Publication date
JP2004188497A (ja) 2004-07-08
CN100484686C (zh) 2009-05-06
US20040108367A1 (en) 2004-06-10
KR100546976B1 (ko) 2006-01-31
TWI238502B (en) 2005-08-21
CN1820889A (zh) 2006-08-23
CN1820889B (zh) 2010-06-16
KR20040049787A (ko) 2004-06-12
CN1506188A (zh) 2004-06-23
US20050106059A1 (en) 2005-05-19
US6854636B2 (en) 2005-02-15
TW200419749A (en) 2004-10-01

Similar Documents

Publication Publication Date Title
JP4114597B2 (ja) 無鉛はんだによる電子部品パッケージ相互接続のための構造および形成方法
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
US5730932A (en) Lead-free, tin-based multi-component solder alloys
US6176947B1 (en) Lead-free solders
US6010060A (en) Lead-free solder process
US6025649A (en) Pb-In-Sn tall C-4 for fatigue enhancement
US7722962B2 (en) Solder foil, semiconductor device and electronic device
US6872465B2 (en) Solder
US5411703A (en) Lead-free, tin, antimony, bismtuh, copper solder alloy
US7838954B2 (en) Semiconductor structure with solder bumps
US5344607A (en) Lead-free, high tin, ternary solder alloy of tin, bismuth, and indium
US20010050181A1 (en) Semiconductor module and circuit substrate
US20040007384A1 (en) Electronic device
JP2009509767A (ja) バルク金属ガラス製はんだ
US6917113B2 (en) Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US20020155024A1 (en) Lead-free solder compositions
KR20080024217A (ko) 무연 반도체 패키지
US20040241039A1 (en) High temperature lead-free solder compositions
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
JP4366838B2 (ja) 電子回路モジュールの製造方法
US7973412B2 (en) Semiconductor device using lead-free solder as die bonding material and die bonding material not containing lead
JP2004207494A (ja) 電子装置及び電子装置の実装方法及び電子装置の製造方法
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070612

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070612

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080402

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20080402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees