KR100546976B1 - 전자 패키지 접속을 위한 무연 솔더 구조체 및 그 형성 방법 - Google Patents

전자 패키지 접속을 위한 무연 솔더 구조체 및 그 형성 방법 Download PDF

Info

Publication number
KR100546976B1
KR100546976B1 KR1020030080140A KR20030080140A KR100546976B1 KR 100546976 B1 KR100546976 B1 KR 100546976B1 KR 1020030080140 A KR1020030080140 A KR 1020030080140A KR 20030080140 A KR20030080140 A KR 20030080140A KR 100546976 B1 KR100546976 B1 KR 100546976B1
Authority
KR
South Korea
Prior art keywords
lead
free solder
chip
unprocessed
solder
Prior art date
Application number
KR1020030080140A
Other languages
English (en)
Other versions
KR20040049787A (ko
Inventor
무크타쥐 파루크
마리오제이 인터란테
윌리엄이 사블린스키
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040049787A publication Critical patent/KR20040049787A/ko
Application granted granted Critical
Publication of KR100546976B1 publication Critical patent/KR100546976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명에 따르면, 이후의 제2 레벨 접합/조립 및 재가공 작업 동안에 C4 솔더 접속의 용융 범위를 제한하도록, 솔더 접속의 액상선 온도 계층을 구비하는 전자 패키지가 제공된다. 상기 솔더 계층은, 제1 레벨의 솔더 접속에 대해서는 액상선 온도가 높은 Sn/Ag 및 Sn/Cu 비공정 솔더 합금을 이용하고, 제2 레벨의 접속에 대해서는 액상선 온도가 낮은 Sn/Ag 및 Sn/Cu 비공정 솔더 합금을 이용하는 것을 채용한다. 제2 레벨의 칩 캐리어를 PCB에 접합/조립하는 작업을 실시할 때, 칩 대 칩 캐리어의 C4 접속은 완전히 용융되지 않는다. 상기 C4 접속에는 소정 분율의 고체와, 완전히 용융된 합금보다 적은 분율의 액체가 계속 존재한다. 이로써, 솔더 접합의 팽창이 감소되고, 그 결과 C4 접속에 작용하는 응력도 감소된다.

Description

전자 패키지 접속을 위한 무연 솔더 구조체 및 그 형성 방법{STRUCTURE AND METHOD FOR LEAD FREE SOLDER ELECTRONIC PACKAGE INTERCONNECTIONS}
도 1은 본 발명의 전자 패키지 접속을 위한 무연 계층 구조체의 개략도.
도 2는 칩/보트 조립체의 개략도.
도 3은 본 발명에 따라 무연 솔더 범프를 구비한 칩의 개략도.
도 4는 칩/보트/칩 캐리어 조립체의 개략도.
도 5는 히트 싱크를 구비한 모듈의 개략도.
<도면의 주요 부분에 대한 상세한 설명>
10 : 전자 회로 칩
20 : BLM 패드
30, 60 : 보트
40 : 비공정 솔더 프리폼
50 : 비공정 솔더 범프
70 : 용융제
80, 140 : 비공정 무연 솔더 조성물
90 : 칩 캐리어
95 : 접촉 패드
100 : 밀봉제
120 : PCB
본 발명은 전자 부품 조립용 무연 솔더 구조체에 관한 것이며, 보다 구체적으로는 전자 부품 조립에 사용하는 무연 솔더 계층에 관한 것이다.
칩을 세라믹 기판 또는 유기 기판에 접합시키기 위한 현재의 C4(controlled collapse chip connection) 기술 또는 "플립칩" 접속 기술은 대개 97/3 Pb/Sn 접합 솔더 합금을 BLM(ball-limiting metallurgy)으로서 접속부의 칩 쪽에 채용하고, 적절한 금속 배선, 전형적으로는 Ni/Au 또는 Cr/Cu/Ni/Au를 접속부의 기판 쪽에 채용한다. 이러한 접속 구조는 온도의 주기적 변화를 견뎌내야 한다. 이러한 온도의 주기적 변화는, 특히 칩이 인쇄 회로 기판(PCB)에 직접 부착되는 COB(chip on board) 접속의 경우에 매우 엄격한 요건일 수 있다.
이는 칩의 열팽창계수(TCE)가 약 3 ppm이고, 통상의 PCB의 열팽창계수가 15 내지 18 ppm이기 때문이다. 세라믹 기판의 칩 캐리어의 경우에는, 세라믹의 TCE가 3.5 내지 6.6 ppm이기 때문에, TCE가 보다 잘 부합한다. 높은 TCE 부정합에 기인하는 스트레인이 고장을 일으키지 않으면서 수용되는 보다 신뢰할 만한 구조를, 특히 COB 구성에 형성하기 위해, 대개 언더필(underfill) 물질, 전형적으로는 에폭시를 사용한다.
당업계에서 현재 당면하고 있는 문제는 모든 제조업자에게 중요한 요건인 납의 제거이다. 칩 부착을 위한 무연 해결책을 활발히 찾고 있다. 한 가지 가능한 해결책으로는 Sn이 합금의 약 96%를 구성하고 있는 예컨대 Sn/Ag/Cu 또는 Sn/Ag/Bi 등의 Sn 고함유 합금을 사용하는 것이 있다. 이러한 합금을 접합하려면 245 내지 255℃의 낮은 온도를 사용할 필요가 있다. 이는 Pb/Sn 솔더 합금의 경우에 340℃ 정도의 높은 온도를 사용하는 것과 대비된다.
다른 문제점은, 제조 시에 첫번째 단계가, 칩을 제1 레벨의 패키지, 대개는 세라믹 칩 캐리어 또는 유기 칩 캐리어에 접합하는 단계라는 것이다. 이러한 접합 단계 이후에는 언더필 물질을 이용한 밀봉과 햇(hat)/덮개(lid)의 부착을 수행하여 모듈을 형성한다. 제1 레벨의 접속이 조립 완료된 후에, 상기 모듈에는 제2 레벨의 접합이 착수된다. 상기 접속은, 예컨대 CBGA(ceramic ball grid array), CCGA(ceramic column grid array), 또는 PBGA(plastic ball grid array)로 이루어질 수 있다. 이들 모두는 Pb/Sn 시스템에서 용이하게 형성될 수 있는 데, 그 이유는 칩 캐리어에 제1 레벨의 칩을 접합하는 단계는 97/3 Pb/Sn 솔더 합금을 이용하고 약 340℃ 정도의 매우 높은 온도를 필요로 하기 때문이다. PCB에 제2 레벨의 칩 캐리어를 접합하는 단계는 공정(eutectic) Pb/Sn 등과 같은 저등급 Pb 조성물을 이용하고 200 내지 220 ℃ 정도의 보다 낮은 리플로우 온도를 필요로 한다.
따라서, Pb 시스템에서 칩의 C4 솔더 커넥션은 이후의 처리 중에 거의 흐트러지지 않고 고체 상태로 유지된다. 제1 레벨의 칩을 접합하고 제2 레벨의 모듈을 기판에 접합하기 위해, 납은 없고 Sn을 많이 함유하는 합금을 사용하면, 제2 레벨 의 부착 공정 및 그에 이은 리플로우 동안에 칩의 BLM이 용융되어 재차 가공할 필요가 있다는 문제가 생긴다.
다른 문제로는, 제1 레벨의 SnAgCu 솔더 접속이 언더필 밀봉제 내에서 완전히 용융되는 경우에, 상기 밀봉제의 벽에 정수력학적 응력이 크게 발생한다는 것이 있다. 이러한 힘은 층분리와, 균열과, 파열, 그리고 결국엔 밀봉부 영역의 파국적인 고장을 일으킬 정도로 충분히 큰 스트레인을 발생시킨다. 이는 C4 솔더 커넥션 사이의 단락을 일으킬 수도 있으며, C4 솔더 커넥션이 원래의 접합 위치로부터 분리된 경우에 개방을 야기할 수도 있다.
반면에, AuSn 80/20 등과 같은 그 밖의 합금 시스템을 채용하여 솔더의 온도 계층을 형성할 수 있는데, 이러한 해결책은 제조 상의 여러 문제로 인해 널리 적용될 수는 없다. 상기 문제의 예로는 재료의 비용, 취약한 야금 특성 및 칩에 응력을 발생시키는 솔더의 상호 작용 등이 있다.
따라서, 상기 문제점에 대한 종래의 해결책에도 불구하고, 제1 레벨의 C4 접속에 대해서는 액상선 온도가 높은 합금을 이용하고 제2 레벨의 접속에 대해서는 액상선 온도가 낮은 합금을 이용하는 솔더 구조 계층이 필요하다.
따라서, 본 발명의 목적은 전자 패키징용 무연 솔더 계층 구조체를 제공하는 것이다.
본 발명의 전술한 목적 및 그 밖의 목적은 첨부 도면과 관련된 이하의 설명을 참조하면 명백해질 것이다.
본 발명의 목적 및 장점은 전자 패키지 접속을 위한 무연 솔더 계층 구조체를 제공함으로써 달성되며, 이 무연 솔더 계층 구조체는 제1 비공정 무연 솔더 조성물(off-eutectic lead free solder composition)에 의해 칩 캐리어의 상면에 부착되는 전자 회로 칩과; 상기 제1 비공정 무연 솔더 조성물보다 액상선 온도가 낮은 제2 비공정 무연 솔더 조성물에 의해 상기 칩 캐리어의 하면에 부착되는, 예컨대 솔더 칼럼 또는 솔더볼 등의 무연 솔더 커넥션 어레이; 그리고 상기 제2 비공정 무연 솔더 조성물보다 액상선 온도가 낮은 제3 무연 솔더 조성물에 의해 상면이 상기 무연 솔더 커넥션 어레이에 부착되는 인쇄 회로 기판으로 이루어져, 전자 패키지 접속을 위한 무연 계층을 형성한다.
상기 칩 접속용 제1 비공정 무연 솔더 조성물은 실질적으로 52.0 내지 95.0 중량%의 Sn과, 48.0 내지 5.0 중량%의 Ag로 이루어진 합금으로서, 용융 온도가 250℃ 보다 높은 금속간 화합물을 포함하고, SnAg 금속간 화합물상 구조의 분산 입자를 갖는다. 바람직한 조성물로는 72.0%의 Sn 및 28.0%의 Ag로 이루어진 것과; 82.0%의 Sn 및 18.0%의 Ag로 이루어진 것과; 88.0%의 Sn 및 12.0%의 Ag로 이루어진 것; 그리고 52.0%의 Sn 및 48.0%의 Ag로 이루어진 것 등이 있다.
별법으로서, 상기 칩 접속용 제1 비공정 무연 솔더 조성물은 실질적으로 84.0 내지 99.3%의 Sn과, 16.0 내지 0.7 중량%의 Cu로 이루어진 합금으로서, 용융 온도가 250℃ 보다 높은 금속간 화합물을 포함하고, SnCu 금속간 화합물상 구조의 분산 입자를 갖는다. 바람직한 조성물로는 84.0%의 Sn 및 16.0%의 Cu로 이루어진 것과; 93.0%의 Sn 및 7.0%의 Cu로 이루어진 것 등이 있다.
또한, 본 발명은 제1 레벨의 조립을 위한 무연 솔더 용융 계층을 형성하는 방법을 제공하며, 이 방법은
하면에 BLM 패드가 마련된 전자 회로 칩을 제공하는 단계와;
상기 BLM 패드에 비공정 무연 솔더를 배치하는 단계와;
상기 비공정 무연 솔더를 가열하여, 상기 비공정 무연 솔더를 리플로우시키고 상기 BLM 패드에 비공정 무연 솔더 범프를 형성하는 단계와;
상면에 전기 접촉 패드가 마련된 칩 캐리어를 제공하는 단계와;
무연 솔더 합금을 상기 접촉 패드와 접촉하도록 배치하는 단계와;
상기 비공정 무연 솔더 범프를 상기 무연 솔더 합금과 접촉하도록 배치하는 단계; 그리고
상기 비공정 무연 솔더 범프를 가열하여, 비공정 무연 솔더 범프를 리플로우시키고, 칩을 칩 캐리어에 부착하는 비공정 무연 솔더 필렛을 형성하는 단계를 포함한다.
본 발명의 신규한 특징 및 본 발명의 특징적 요소는 첨부된 청구 범위에 구체적으로 기술되어 있다. 도면은 단지 예시적인 것이며 일정한 비율로 도시된 것이 아니다. 그러나, 작동 방법 및 구조 모두에 관한 본 발명 자체는 첨부 도면과 관련하여 이하에 기술된 상세한 설명을 참조로 하면 가장 잘 이해될 것이다.
본 발명은 이후의 제2 레벨 접합/조립 및 재가공 작업 동안에 칩과 칩 캐리어 사이의 C4 솔더 접속의 용융 범위를 제한하도록 솔더의 액상선 온도 계층을 제공한다. 상기 "액상선 온도"라는 용어는 솔더 합금이 완전히 액체상으로 되는 온 도보다 높은 온도로 정의된다.
모듈/패키지의 다른 무연 접합 작업에 사용되는 것과 동일한 합금계에서 벗어나지 않는 것이 바람직하다. Sn-Ag-Cu, Sn-Cu, 또는 Sn-Ag계가 무연 접속을 위한 가장 보편적이고 바람직한 합금계이며, NEMI(National Electronics Manufacturing Initiative)에서 추천하는 것이다.
본 발명은 Sn, Ag, Cu 중 2개 이상으로 이루어진 임의의 합성물, 즉 복수 개의 합금을 이용하는 것으로, 제1 레벨 C4 솔더 접속에 대해서는 액상선 온도가 높은 합금을 이용하고, 제2 레벨 접속에 대해서는 액상선 온도가 낮은 합금을 이용한다. 본 발명에 따르면, 제2 레벨의 칩 캐리어를 PCB에 접합/조립하는 작업을 실시할 때, 칩 대 칩 캐리어의 C4 접속은 완전히 용융될 수 없다. 상기 접속에는 소정 분율의 고체와, 완전히 용융된 합금보다 적은 분율의 액체가 계속 존재한다. 따라서, 밀봉제 또는 언더필에 작용하는 응력을 감소시키도록 팽창이 감소된다. 리플로우의 균질화를 가능하게 하는 최대 온도와, 침적 방법(도금, 스크리닝, 증착 또는 그 밖의 방법)에 따라, 상이한 액상선 온도에서 균질화되는 합금을 이용할 수 있다.
본 발명의 제1 실시예에서, Sn/Ag 비공정 무연 솔더 조성물은 약 52.0 내지 95.0 중량%의 Sn과, 약 48.0 내지 5.0 중량%의 Ag로 이루어지며, 용융 온도가 250 ℃ 보다 높은 금속간 화합물을 포함한다. 상기 "금속간 화합물"이란 용어는 일반적으로 2개 이상의 금속을 포함하는 화합물을 의미한다.
본 발명의 바람직한 실시예에서는, 액상선 온도가 약 400℃인 72Sn/28Ag (중 량%) 솔더 합금을 이용한다. 최대 온도가 약 355 내지 375℃이고 충분한 체류 시간이 대개 약 1 내지 4분인 칩 접합용 C4 리플로우 사이클에 의하여, 균질한 무연 C4 솔더 합금 접속이 충분히 형성된다. 균질화된 솔더 합금 접속은 균일하게 분포된 금속간 화합물상 구조를 갖는다.
이후의 제2 레벨 접합/조립 공정 동안에, 최대 온도는 약 250 ℃이다. 이 온도에서는 C4 솔더 합금 접속에 약 68 중량%의 액체상과 약 32 중량%의 고체상으로 이루어진 반죽같은 2상 금속간 화합물 구조가 형성된다. 이러한 합금 구조는 C4 접속의 팽창을 제한하고, 주변 밀봉제의 완전성을 보장한다.
본 발명의 다른 바람직한 실시예에서는, 액상선 온도가 약 355℃인 82Sn/18Ag (중량%) 솔더 합금을 이용한다. 최대 온도가 약 355 내지 375℃이고 충분한 체류 시간이 대개 약 1 내지 4분인 칩 접합용 C4 리플로우 사이클에 의하여, C4 솔더 합금 접속이 완전히 용융된다. 그 후, 이어지는 제2 레벨 접합/조립 공정 동안에, 최대 온도는 약 250 ℃이다. 이 온도에서는 C4 솔더 합금 접속에 약 82 중량%의 액체상과 약 18 중량%의 고체상으로 이루어진 반죽같은 2상 금속간 화합물 구조가 형성된다. 이러한 합금 구조는 C4 접속의 팽창을 제한하고, 주변 밀봉제의 완전성을 보장한다.
본 발명의 다른 바람직한 실시예에서는, 액상선 온도가 약 310℃인 88Sn/12Ag (중량%) 솔더 합금을 이용한다. 최대 온도가 약 355 내지 375℃이고 충분한 체류 시간이 대개 약 1 내지 4분인 칩 접합용 C4 리플로우 사이클에 의하여, C4 솔더 합금 접속이 완전히 용융된다. 그 후, 이어지는 제2 레벨 접합/조립 공정 동안에, 최대 온도는 약 250 ℃이다. 이 온도에서는 C4 솔더 합금 접속에 약 91 중량%의 액체상과 약 9 중량%의 고체상으로 이루어진 반죽같은 2상 금속간 화합물 구조가 형성된다. 이러한 합금 구조는 C4 접속의 팽창을 제한하고, 주변 밀봉제의 완전성을 보장한다.
본 발명의 다른 바람직한 실시예에서는, 액상선 온도가 약 480℃인 52Sn/48Ag (중량%) 솔더 합금을 이용한다. 최대 온도가 약 355 내지 375℃이고 충분한 체류 시간이 대개 약 1 내지 4분인 칩 접합용 C4 리플로우 사이클에 의하여, 균질화된 C4 솔더 합금 접속이 충분히 형성된다. 그 후, 이어지는 제2 레벨 접합/조립 공정 동안에, 최대 온도는 약 250 ℃이다. 이 온도에서는 C4 솔더 합금 접속에 약 38 중량%의 액체상과 약 62 중량%의 고체상으로 이루어진 반죽같은 2상 금속간 화합물 구조가 형성된다. 이러한 합금 구조는 C4 접속의 팽창을 제한하고, 주변 밀봉제의 완전성을 보장한다.
본 발명의 제2 실시예에서, Sn/Cu 비공정 무연 솔더 조성물은 약 84.0 내지 99.3 중량%의 Sn과, 약 16.0 내지 0.7 중량%의 Ag로 이루어지며, 용융 온도가 250 ℃ 보다 높은 금속간 화합물을 포함한다.
본 발명의 바람직한 실시예에서는, 액상선 온도가 약 500℃인 84Sn/16Cu (중량%) 솔더 합금을 이용한다. 최대 온도가 약 350 내지 375℃이고 충분한 체류 시간이 대개 약 1 내지 4분인 칩 접합용 C4 리플로우 사이클에 의하여, 균질화된 C4 솔더 합금 접속이 충분히 형성된다. 그 후, 이어지는 제2 레벨 접합/조립 공정 동안에, 최대 온도는 약 250 ℃이다. 이 온도에서는 C4 솔더 합금 접속에 약 72 중 량%의 액체상과 약 28 중량%의 고체상으로 이루어진 반죽같은 2상 금속간 화합물 구조가 형성된다. 이러한 합금 구조는 C4 접속의 팽창을 제한하고, 주변 밀봉제의 완전성을 보장한다.
본 발명의 다른 바람직한 실시예에서는, 액상선 온도가 약 410℃인 93Sn/7Cu (중량%) 솔더 합금을 이용한다. 최대 온도가 약 350 내지 375℃이고 충분한 체류 시간이 대개 약 1 내지 4분인 칩 접합용 C4 리플로우 사이클에 의하여, 균질화된 C4 솔더 합금 접속이 충분히 형성된다. 그 후, 이어지는 제2 레벨 접합/조립 공정 동안에, 최대 온도는 약 250 ℃이다. 이 온도에서는 C4 솔더 합금 접속에 약 86 중량%의 액체상과 약 14 중량%의 고체상으로 이루어진 반죽같은 2상 금속간 화합물 구조가 형성된다. 이러한 합금 구조는 C4 접속의 팽창을 제한하고, 주변 밀봉제의 완전성을 보장한다.
본 발명에 의하면 전자 패키지 접속을 위한 무연 솔더 계층 구조체를 형성할 수 있다. 도 1을 참조하면, 하면에 BLM 패드(20)가 마련된 전자 회로 칩(10)이 접촉 패드(95)를 구비한 칩 캐리어(90)의 상면에 부착된다. 칩(10)은 본 발명에 따른 비공정 무연 솔더 조성물(80)에 의해 칩 캐리어(90)에 접합된다. 또한, 칩 캐리어(90)를 PCB(120)에 접합시키는 데에는, 솔더 칼럼(110) 또는 솔더볼(도시 생략) 등과 같은 무연 솔더 커넥션 어레이가 사용된다.
무연 솔더 커넥션(110)은 제1 비공정 무연 솔더 조성물(80)보다 액상선 온도가 낮은 제2 비공정 무연 솔더 조성물(140)에 의해 칩 캐리어(90)의 하면에 부착된다. 또한, 칩 캐리어(90)는 제2 비공정 무연 솔더 조성물(140)보다 액상선 온도가 낮은 제3 무연 조성물(150)에 의해 PCB에 접합되어, 전자 패키징 접속을 위한 무연 계층을 형성한다.
무연 솔더 계층의 바람직한 실시예에서, 제1 비공정 무연 솔더 조성물(80)은 약 72.0 중량%의 Sn 및 28.0 중량%의 Ag로 이루어지고, SnAg 금속간 화합물상 구조의 분산 입자를 포함하며, 액상선 온도가 약 400℃이다. 제2 비공정 무연 솔더 조성물(140)은 약 82.0 중량%의 Sn 및 18.0 중량%의 Ag로 이루어지고, SnAg 금속간 화합물상 구조의 분산 입자를 포함하며, 액상선 온도가 약 355℃이다. 제3 무연 솔더 조성물(150)은 약 95.5 중량%의 Sn, 3.8 중량%의 Ag 및 0.7 중량%의 Cu로 이루어지고, 액상선 온도가 약 217℃이다.
바람직한 방법을 도 2와 관련하여 예시한다. 하면(11)에 BLM 패드(20)가 마련된 전자 회로 칩(10)이 도시되어 있다. 대개 흑연으로 제조되는 프리폼 보트(30)에는 칩(10) 상의 BLM 패드(20)의 위치와 일치하게 배열된 개구(35)가 포함되어 있다. 그 후, 본 발명의 비공정 솔더 프리폼(40)을 보트의 개구(35)에 배치한다. 그 후, BLM 패드(20)가 비공정 솔더 프리폼(40)과 접촉하도록, 칩(10)을 보트(30) 상에 배치한다.
그 후, 이렇게 형성된 칩/보트 조립체를 필요 리플로우 온도로, 대개는 350 내지 375℃로 가열하여, 솔더 프리폼(40)을 BLM 패드(20) 상으로 리플로우시킨다. 그 후, 칩/보트 조립체를 냉각하면, 도 3에 예시된 바와 같이 칩의 BLM 패드(20)에는 비공정 무연 솔더 범프(50)가 피복된다.
이제 도 4를 참조하면, 칩(10) 상의 솔더 범프(50)의 위치와 일치하게 배열된 제2 개구(65)를 포함하는 제2 보트(60)가 도시되어 있다. 제2 개구(65)와 일치하게 접촉 패드(95)가 상면(91)에 마련되어 있는 칩 캐리어(90)를 제공한다. 무연 솔더 합금 또는 용융제(70)를 제2 개구(65)에 배치하여 패드(95)와 접촉되게 한다. 그 후, 비공정 솔더 범프(50)가 솔더 합금 또는 용융제(70)와 접촉하도록, 칩(10)을 제2 보트(60)의 반대쪽에 배치한다.
이렇게 형성된 칩/칩 캐리어 조립체를 제2 필요 리플로우 온도로 가열하여, 비공정 솔더 범프(50)를 용융제 또는 무연 합금으로 피복된 접촉 패드 상으로 리플로우시킨다. 그 후, 칩/칩 캐리어 조립체를 냉각하면, 리플로우된 비공정 솔더 범프는 도 1에 도시된 바와 같이 칩(10)을 칩 캐리어에 부착시키는 비공정 솔더 필렛(80)을 형성한다.
도 1을 다시 참조하면, 완성된 모듈이 도시되어 있다. 칩 캐리어(90)를 인쇄 회로 기판(PCB)(120)에 접합하기 전에, 밀봉제(100)를 칩(10) 아래에 분산 배치한다. 보통 "언더필"으로도 지칭되는 상기 밀봉제(100)는 대개 에폭시계 물질이다. 이 밀봉제는 TCE에 의해 야기되는 스트레인의 일부를 흡수하여 솔더 접합부의 신뢰성을 개선하는 데 사용된다.
그 후, 솔더 커넥션(150)을 이용하여 칩 캐리어(90)를 PCB(120)에 접합시킨다. 도 1에서, 솔더 커넥션은 CGA(column grid array)로 도시되어 있다. 도 5에 도시된 바와 같이, 모듈은 도시된 칩(10) 또는 칩 위에 배치되는 덮개(도시 생략)에 직접 부착되거나, 칩 캐리어에 부착되는 히트 싱크(130)를 구비할 수도 있다.
도 1을 다시 참조하면, 본 발명에 의해 형성되는 솔더 계층이 도시되어 있다. 본 발명의 비공정 솔더(80)는 BSM 필렛(140)보다 리플로우 온도가 높다. 이와 유사하게, BSM 필렛은 PCB 필렛(150)보다 리플로우 온도가 높다. BSM 필렛(140)은 관련 특허 제10/246,282호에 개시된 비공정 무연 솔더 구조체에 상응하는 것이고, PCB 필렛은 당업계에 일반적인 공정 SnAgCu(SAC)이다.
전술한 Sn/Ag 및 Sn/Cu 비공정 합금에 소량의 제3 원소 또는 심지어는 제4 원소를 첨가하여도 계층 구조체에 영향을 미치지 않으며, 따라서 이러한 첨가는 본 발명의 범위 내에 있다는 것을 당업자라면 명백히 알 것이다. 첨가되는 원소는 Cu 및 Ag와 마찬가지로 금속간 화합물을 쉽게 형성하여야 한다. 이러한 원소의 예로는 Bi, Sb, In, Zn 및 Pd 등이 있다. 비교적 순수한 Sn 합금에 생기는 Sn "위스커(whiskers)"의 문제를 방지하는 바람직한 방법으로는 약 0.5 중량%의 Sb 또는 0.5 중량%의 Bi를 첨가하는 것이 있다.
본 발명은 종래 기술에 비해 개량된 것이다. C4 접속에 있어서의 액체의 양을 제2 레벨의 리플로우 동안에 제한하여, 밀봉제에 가해지는 정수력학적 인장력을 감소시킨다. 따라서, 밀봉된 C4 구조의 완전성이 보존되고, 단락으로 인한 층분리 및 전기적 고장이 방지된다.
본 발명의 다른 잇점은 COB(chip on board) 용례에서 소량의 공정 Sn/Ag, Sn/Cu, 또는 Sn/Ag/Cu를 이용함으로써 칩 접합용 리플로우 사이클은 그 최대 리플로우 온도가 250℃ 미만으로 유지될 수 있다는 것이다. 이는 유기 패키지 환경에 칩을 직접 부착하기 위한 고온/저온 무연 C4 해결책에 적용될 수 있다.
상기 명세서의 내용을 읽은 당업자라면, 본원에 구체적으로 기술된 상기 실 시예에서 벗어난 본 발명의 다른 수정예가 본 발명의 정신으로부터 벗어나지 않으면서 제조될 수 있다는 것을 명백히 알 것이다. 따라서, 이러한 수정예는 첨부된 청구 범위에 의해서만 한정되는 본 발명의 범위 내에 있는 것으로 고려된다.
본 발명에 따른 무연 솔더 계층 구조체에 의하면, 칩 캐리어를 PCB에 접합/조립하는 작업을 실시할 때, 칩 대 칩 캐리어의 C4 접속은 완전히 용융되지 않고, 상기 C4 접속에는 소정 분율의 고체와, 완전히 용융된 합금보다 적은 분율의 액체가 계속 존재하여, 솔더 접합의 팽창이 감소되고, 그 결과 C4 접속에 작용하는 응력도 감소된다. 그에 따라, 밀봉된 C4 구조의 완전성이 보존되고, 단락으로 인한 층분리 및 전기적 고장이 방지되는 효과가 있다.

Claims (20)

  1. 52.0 내지 95.0 중량%의 Sn과 48.0 내지 5.0 중량%의 Ag를 필수적으로 포함하고, 용융 온도가 250℃ 보다 높은 금속간 화합물을 포함하는 비공정 무연 솔더 조성물(off-eutectic lead free solder composition).
  2. 제1항에 있어서, 약 72.0 중량%의 Sn과 28.0 중량%의 Ag를 포함하고, SnAg 금속간 화합물상 구조의 분산 입자를 갖는 것인 비공정 무연 솔더 조성물.
  3. 제1항에 있어서, 약 82.0 중량%의 Sn과 18.0 중량%의 Ag를 포함하고, SnAg 금속간 화합물상 구조의 분산 입자를 갖는 것인 비공정 무연 솔더 조성물.
  4. 제1항에 있어서, 약 88.0 중량%의 Sn과 12.0 중량%의 Ag를 포함하고, SnAg 금속간 화합물상 구조의 분산 입자를 갖는 것인 비공정 무연 솔더 조성물.
  5. 제1항에 있어서, 약 52.0 중량%의 Sn과 48.0 중량%의 Ag를 포함하고, SnAg 금속간 화합물상 구조의 분산 입자를 갖는 것인 비공정 무연 솔더 조성물.
  6. 84.0 내지 99.3 중량%의 Sn과 16.0 내지 0.7 중량%의 Cu를 필수적으로 포함하고, 용융 온도가 250℃ 보다 높은 금속간 화합물을 갖는 것인 비공정 무연 솔더 조성물.
  7. 제6항에 있어서, 약 84.0 중량%의 Sn과 16.0 중량%의 Cu를 포함하고, SnCu 금속간 화합물상 구조의 분산 입자를 갖는 것인 비공정 무연 솔더 조성물.
  8. 제6항에 있어서, 약 93.0 중량%의 Sn과 7.0 중량%의 Cu를 포함하고, SnCu 금속간 화합물상 구조의 분산 입자를 갖는 것인 비공정 무연 솔더 조성물.
  9. 전자 패키지 접속을 위한 무연 솔더 계층 구조체로서,
    제1 비공정 무연 솔더 조성물에 의해 칩 캐리어의 상면에 부착되는 전자 회로 칩과;
    상기 제1 비공정 무연 솔더 조성물보다 액상선 온도가 낮은 제2 비공정 무연 솔더 조성물에 의해 일단이 상기 칩 캐리어의 하면에 부착되는 무연 솔더 커넥션 어레이; 그리고
    상기 제2 비공정 무연 솔더 조성물보다 액상선 온도가 낮은 제3 무연 솔더 조성물에 의해 상면이 상기 무연 솔더 커넥션 어레이의 타단에 부착되는 인쇄 회로 기판
    을 포함하고, 이에 의해 전자 패키지 접속을 위한 무연 계층을 형성하는 무연 솔더 계층 구조체.
  10. 제9항에 있어서, 상기 제1 비공정 무연 솔더 조성물은 약 72.0 중량%의 Sn과 28.0 중량%의 Ag를 포함하고, SnAg 금속간 화합물상 구조의 분산 입자를 가지며, 액상선 온도가 약 400℃이고,
    상기 제2 비공정 무연 솔더 조성물은 약 82.0 중량%의 Sn과 18.0 중량%의 Ag를 포함하며, SnAg 금속간 화합물상 구조의 분산 입자를 갖고, 액상선 온도가 약 355℃이며,
    상기 제3 무연 솔더 조성물은 약 95.5 중량%의 Sn, 3.8 중량%의 Ag 및 0.7 중량%의 Cu를 포함하고, 액상선 온도가 약 217℃인 것인 무연 솔더 계층 구조체.
  11. 제1 레벨의 조립을 위한 무연 솔더 용융 계층을 형성하는 방법으로서,
    하면에 BLM 패드가 마련된 전자 회로 칩을 제공하는 단계와;
    상기 BLM 패드에 비공정 무연 솔더를 배치하는 단계와;
    상기 비공정 무연 솔더를 가열하여, 상기 비공정 무연 솔더를 리플로우시키고 상기 BLM 패드에 비공정 무연 솔더 범프를 형성하는 단계와;
    상면에 전기 접촉 패드가 마련된 칩 캐리어를 제공하는 단계와;
    무연 솔더 합금을 상기 접촉 패드와 접촉하도록 배치하는 단계와;
    상기 비공정 무연 솔더 범프를 상기 무연 솔더 합금과 접촉하도록 배치하는 단계; 그리고
    상기 비공정 무연 솔더 범프를 가열하여, 상기 비공정 무연 솔더 범프를 리플로우시키고, 상기 칩을 상기 칩 캐리어에 부착하는 비공정 무연 솔더 필렛을 형성하는 단계
    를 포함하는 무연 솔더 용융 계층 형성 방법.
  12. 제11항에 있어서, 상기 칩과 상기 칩 캐리어 사이의 계면에 밀봉제를 분배하는 단계를 더 포함하는 무연 솔더 용융 계층 형성 방법.
  13. 제11항에 있어서, 상기 비공정 솔더 필렛은, 제1항 내지 제8항 중 어느 한 항에 있어서의 비공정 무연 솔더 조성물을 함유하는 것인 무연 솔더 용융 계층 형성 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020030080140A 2002-12-06 2003-11-13 전자 패키지 접속을 위한 무연 솔더 구조체 및 그 형성 방법 KR100546976B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/314,498 2002-12-06
US10/314,498 US6854636B2 (en) 2002-12-06 2002-12-06 Structure and method for lead free solder electronic package interconnections

Publications (2)

Publication Number Publication Date
KR20040049787A KR20040049787A (ko) 2004-06-12
KR100546976B1 true KR100546976B1 (ko) 2006-01-31

Family

ID=32468483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080140A KR100546976B1 (ko) 2002-12-06 2003-11-13 전자 패키지 접속을 위한 무연 솔더 구조체 및 그 형성 방법

Country Status (5)

Country Link
US (2) US6854636B2 (ko)
JP (1) JP4114597B2 (ko)
KR (1) KR100546976B1 (ko)
CN (2) CN100484686C (ko)
TW (1) TWI238502B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889429B2 (en) * 2001-03-26 2005-05-10 Semiconductor Components Industries, L.L.C. Method of making a lead-free integrated circuit package
JP4363823B2 (ja) * 2002-07-04 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の実装システム
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
US7287685B2 (en) * 2004-09-20 2007-10-30 International Business Machines Corporation Structure and method to gain substantial reliability improvements in lead-free BGAs assembled with lead-bearing solders
JP4731495B2 (ja) * 2004-12-13 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5413707B2 (ja) * 2005-06-06 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 金属−セラミック複合基板及びその製造方法
US7215030B2 (en) * 2005-06-27 2007-05-08 Advanced Micro Devices, Inc. Lead-free semiconductor package
US7754343B2 (en) * 2005-08-17 2010-07-13 Oracle America, Inc. Ternary alloy column grid array
US20070059548A1 (en) * 2005-08-17 2007-03-15 Sun Microsystems, Inc. Grid array package using tin/silver columns
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
DE102005055488A1 (de) * 2005-11-18 2007-01-04 Infineon Technologies Ag Elektronische Struktur mit mehreren elektronischen Komponenten und Verfahren zu ihrer Herstellung
KR100790978B1 (ko) * 2006-01-24 2008-01-02 삼성전자주식회사 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
WO2008041350A1 (en) * 2006-09-29 2008-04-10 Kabushiki Kaisha Toshiba Joint with first and second members with a joining layer located therebetween containing sn metal and another metallic material; methods for forming the same joint
JP2008221290A (ja) * 2007-03-14 2008-09-25 Toshiba Corp 接合体および接合方法
US8007493B2 (en) * 2006-10-16 2011-08-30 Syneron Medical Ltd. Methods and devices for treating tissue
CA2666363C (en) * 2006-10-17 2018-04-24 Fry's Metals, Inc. Materials for use with interconnects of electrical devices and related methods
US20090008430A1 (en) * 2007-07-06 2009-01-08 Lucent Technologies Inc. Solder-bonding process
US7902069B2 (en) * 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
US20090111299A1 (en) * 2007-10-31 2009-04-30 International Business Machines Corporation Surface Mount Array Connector Leads Planarization Using Solder Reflow Method
US8044512B2 (en) * 2009-06-25 2011-10-25 International Business Machines Corporation Electrical property altering, planar member with solder element in IC chip package
JP2011041970A (ja) * 2009-08-24 2011-03-03 Nihon Superior Co Ltd 鉛フリーはんだ接合材料
KR101014857B1 (ko) * 2009-12-15 2011-02-15 주식회사 재영엠엔씨 경기장용 의자
CN101972901B (zh) * 2010-10-25 2012-06-06 北京科技大学 一种钎焊铝碳化硅复合材料的中温钎料及制备和钎焊方法
CN102328157A (zh) * 2011-09-09 2012-01-25 合肥工业大学 一种制备SnAgCu无铅焊料的方法
JP6079375B2 (ja) * 2013-03-29 2017-02-15 三菱マテリアル株式会社 ハンダ粉末及びその製造方法並びにこの粉末を用いたハンダ用ペースト
JP6079374B2 (ja) * 2013-03-29 2017-02-15 三菱マテリアル株式会社 ハンダ粉末の製造方法及びこの粉末を用いたハンダ用ペースト
CN106030783B (zh) * 2014-03-27 2019-06-18 英特尔公司 用于低温附接的混合互连
US20170066088A1 (en) * 2015-09-04 2017-03-09 Intel Corporation Ball grid array (bga) apparatus and methods
CN105127612A (zh) * 2015-09-28 2015-12-09 苏州龙腾万里化工科技有限公司 一种无铅锡膏
WO2017164848A1 (en) * 2016-03-22 2017-09-28 Intel Corporation Void reduction in solder joints using off-eutectic solder
EP3226282A1 (en) 2016-03-31 2017-10-04 Techni Holding AS Non-eutectic bonding method with formation of a solid solution with a porous structure with a second phase dispersed therein and corresponding joint
DE102016112390B4 (de) 2016-07-06 2021-08-12 Infineon Technologies Ag Lötpad und Verfahren zum Verbessern der Lötpadoberfläche
CN108941969A (zh) * 2018-07-20 2018-12-07 广东中实金属有限公司 一种适用于压敏电阻的无铅焊料及其制备方法
CN110682021B (zh) * 2019-11-11 2021-08-03 重庆理工大学 一种抑制界面imc生长的微焊点的制备方法
US11887956B2 (en) 2021-12-20 2024-01-30 International Business Machines Corporation Temperature hierarchy solder bonding

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1565115A (en) * 1924-01-11 1925-12-08 Western Electric Co Solder
US3503721A (en) * 1967-02-16 1970-03-31 Nytronics Inc Electronic components joined by tinsilver eutectic solder
US4357162A (en) * 1979-10-04 1982-11-02 Motorola, Inc. Solder composition
ATE65444T1 (de) * 1986-02-19 1991-08-15 Degussa Verwendung einer weichlotlegierung zum verbinden von keramikteilen.
US4778733A (en) 1986-07-03 1988-10-18 Engelhard Corporation Low toxicity corrosion resistant solder
US4879096A (en) * 1989-04-19 1989-11-07 Oatey Company Lead- and antimony-free solder composition
US5011658A (en) 1989-05-31 1991-04-30 International Business Machines Corporation Copper doped low melt solder for component assembly and rework
US5094700A (en) * 1990-03-22 1992-03-10 University Of Cincinnati Solder and brazing alloys having improved properties and method of preparation
US5147084A (en) 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5102748A (en) * 1991-05-03 1992-04-07 Taracorp, Inc. Non-leaded solders
JPH05136216A (ja) 1991-11-13 1993-06-01 Toshiba Corp 半導体取付装置
US5429689A (en) * 1993-09-07 1995-07-04 Ford Motor Company Lead-free solder alloys
US5410184A (en) 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
US5435968A (en) * 1994-01-21 1995-07-25 Touchstone, Inc. A lead-free solder composition
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5655703A (en) 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
JPH0970687A (ja) * 1995-07-04 1997-03-18 Toyota Central Res & Dev Lab Inc 無鉛はんだ合金
US5863493A (en) 1996-12-16 1999-01-26 Ford Motor Company Lead-free solder compositions
EP0977900A4 (en) * 1997-04-22 2001-06-13 Ecosolder Internat Pty Ltd LEAD-FREE LOT
JP3592486B2 (ja) 1997-06-18 2004-11-24 株式会社東芝 ハンダ付け装置
US6297559B1 (en) * 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6015505A (en) * 1997-10-30 2000-01-18 International Business Machines Corporation Process improvements for titanium-tungsten etching in the presence of electroplated C4's
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
US6281573B1 (en) 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
US6158644A (en) 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
JP3975569B2 (ja) * 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
JP2000153388A (ja) * 1998-09-14 2000-06-06 Murata Mfg Co Ltd はんだ付け物品
TW556329B (en) * 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
US6191379B1 (en) 1999-04-05 2001-02-20 General Electric Company Heat treatment for weld beads
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP3832151B2 (ja) 1999-07-22 2006-10-11 株式会社日立製作所 鉛フリーはんだ接続構造体
SG99331A1 (en) * 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
US6436703B1 (en) 2000-03-31 2002-08-20 Hyseq, Inc. Nucleic acids and polypeptides
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6429388B1 (en) 2000-05-03 2002-08-06 International Business Machines Corporation High density column grid array connections and method thereof
US6333563B1 (en) 2000-06-06 2001-12-25 International Business Machines Corporation Electrical interconnection package and method thereof
JP3978004B2 (ja) 2000-08-28 2007-09-19 株式会社日立製作所 耐蝕・耐摩耗性合金とそれを用いた機器
US6433425B1 (en) 2000-09-12 2002-08-13 International Business Machines Corporation Electronic package interconnect structure comprising lead-free solders
JP3866503B2 (ja) 2000-10-18 2007-01-10 株式会社東芝 半導体装置
US6468413B1 (en) * 2000-10-26 2002-10-22 International Business Machines Corporation Electrochemical etch for high tin solder bumps
US20020155024A1 (en) * 2000-10-27 2002-10-24 H-Technologies Group, Inc. Lead-free solder compositions
JP4068801B2 (ja) * 2000-11-30 2008-03-26 株式会社ルネサステクノロジ 半導体装置
US6518089B2 (en) 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6784086B2 (en) 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US6495397B2 (en) * 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6541305B2 (en) 2001-06-27 2003-04-01 International Business Machines Corporation Single-melt enhanced reliability solder element interconnect
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
JP4136641B2 (ja) 2002-02-28 2008-08-20 株式会社ルネサステクノロジ 半導体装置の接続条件の算出方法
US6811892B2 (en) * 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
US6750133B2 (en) * 2002-10-24 2004-06-15 Intel Corporation Selective ball-limiting metallurgy etching processes for fabrication of electroplated tin bumps
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections

Also Published As

Publication number Publication date
CN100484686C (zh) 2009-05-06
JP4114597B2 (ja) 2008-07-09
US6854636B2 (en) 2005-02-15
TW200419749A (en) 2004-10-01
TWI238502B (en) 2005-08-21
US20050106059A1 (en) 2005-05-19
US20040108367A1 (en) 2004-06-10
CN1820889B (zh) 2010-06-16
KR20040049787A (ko) 2004-06-12
JP2004188497A (ja) 2004-07-08
CN1820889A (zh) 2006-08-23
CN1506188A (zh) 2004-06-23

Similar Documents

Publication Publication Date Title
KR100546976B1 (ko) 전자 패키지 접속을 위한 무연 솔더 구조체 및 그 형성 방법
US6010060A (en) Lead-free solder process
US5730932A (en) Lead-free, tin-based multi-component solder alloys
US5411703A (en) Lead-free, tin, antimony, bismtuh, copper solder alloy
US6176947B1 (en) Lead-free solders
US5344607A (en) Lead-free, high tin, ternary solder alloy of tin, bismuth, and indium
US5328660A (en) Lead-free, high temperature, tin based multi-component solder
US7838954B2 (en) Semiconductor structure with solder bumps
EP0629467B1 (en) Lead free, tin-bismuth solder alloys
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP4051893B2 (ja) 電子機器
KR101026316B1 (ko) 벌크 금속 유리 솔더 물질 형성 방법, 솔더 물질 및 제조물품
US20010050181A1 (en) Semiconductor module and circuit substrate
US6917113B2 (en) Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US20020155024A1 (en) Lead-free solder compositions
US20040241039A1 (en) High temperature lead-free solder compositions
JP4366838B2 (ja) 電子回路モジュールの製造方法
US7973412B2 (en) Semiconductor device using lead-free solder as die bonding material and die bonding material not containing lead

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 11