CN1320646C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1320646C
CN1320646C CNB021057494A CN02105749A CN1320646C CN 1320646 C CN1320646 C CN 1320646C CN B021057494 A CNB021057494 A CN B021057494A CN 02105749 A CN02105749 A CN 02105749A CN 1320646 C CN1320646 C CN 1320646C
Authority
CN
China
Prior art keywords
conductive layer
terminal pad
columnar electrode
electrically connected
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021057494A
Other languages
English (en)
Other versions
CN1383206A (zh
Inventor
青木由隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Lapis Semiconductor Co Ltd
Original Assignee
Casio Computer Co Ltd
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd, Oki Electric Industry Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1383206A publication Critical patent/CN1383206A/zh
Application granted granted Critical
Publication of CN1320646C publication Critical patent/CN1320646C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)

Abstract

一种半导体器件，包括：半导体基衬(1)，其上形成电路元件和多个连接盘(2，2A，2B)；第一柱状电极(6)，电连接到所述多个连接盘中的至少一个第一连接盘(2)上而形成；至少一个第一导电层(5-1)，连接到所述多个连接盘中的至少一个第二连接盘(2A)上而形成；封装膜(7)，由树脂制成，并形成在所述半导体基衬上的至少所述第一柱状电极周围及所述第一导电层上；至少一个第二导电层(5-2，8，12)，形成在封装膜上，面对所述第一导电层，并被设置为向外暴露；和至少一个无源元件，由所述第一和第二导电层形成。

Description

半导体器件
技术领域
本发明涉及具有CSP(Chip Size Package，芯片尺寸包装)结构的半导体器件，其制造方法，和具有该半导体器件的电子器件。
背景技术
近来已知具有芯片和包装尺寸彼此几乎相等的CSP结构的半导体器件，并且其用于增加电路板上的安装密度。图16示出了这种结构的一个例子。图16是表示一个半导体器件20的截面图。半导体器件20具有通过将一个晶片切割成各芯片获得的所说的晶片级CSP结构，该晶片具有包括下列步骤的包装处理：保护膜形成步骤，导电层形成步骤，柱形成步骤，和树脂封装步骤。
从一个晶片形成半导体器件20。支撑一个电路元件或多个元件的半导体基衬1的表面(电路表面侧)具有从由铝电极等制成的多个连接盘2。在包括连接盘2的上表面的半导体基衬1的电路侧上形成由二氧化硅、氮化硅等制成的钝化膜(绝缘膜)3，以暴露每个连接盘2的中央。
在钝化膜3的上表面形成具有开口以暴露每个连接盘2的中央的保护膜4。保护膜4例如通过下列方式形成，在晶片1的整个电路表面侧施加聚酰亚胺基树脂，将树脂固化，用蚀刻溶液执行抗蚀图案和保护膜图案，并且去除抗蚀剂。
在以上述方式形成的保护膜4上形成电连接到连接盘2的导电层5。在导电层5上的预定部分形成由铝电极制成的柱6。在每个柱6的顶端面6a上已经自然形成的氧化膜被去除，并且进行涂敷金属处理诸如焊接印刷。柱6用于连接电路板上的一个端子(未示出)。柱6的高度至少是50微米，并且典型地约为100到150微米。柱6形成为直的形状，以吸收半导体基衬1和电路板之间热膨胀系数之差产生的压力。
在柱6之间的半导体基衬1的整个表面侧上形成由树脂诸如聚酰亚胺基树脂或环氧树脂制成的封装膜7。
由无源元件形成的滤波电路和天线单元需要通过使用具有上述晶片级CSP结构的半导体器件20，实现诸如蓝牙模块或GPS接收模块的RF射频电路。这些无源元件不能常规地安装在芯片内，并且作为分立元件安置在芯片外。这使得难以微型化模块。
在这种RF电路模块中，元件之间的布线长度影响频率特性，并且该长度难以进一步缩短。因此，频率特性难以进一步改善。
发明内容
本发明具有能够将无源元件诸如天线单元和容性元件或由它们构成的无源电路安装在一个芯片上、并且微型化半导体器件中的模块的优点，该半导体器件通过将一晶片切割成芯片而获得，并且具有其中芯片和封装尺寸几乎相等的CSP结构。本发明能够提供适合于具有天线单元被安装在一个芯片上的半导体器件的电子设备的安装结构。
为了取得上述优点，按照本发明的半导体器件包括：半导体基衬，其上形成电路元件形成区和包括至少一个第一连接盘和至少一个第二连接盘的多个连接盘；第一柱状电极，形成于第一连接盘上以便电连接到第一连接盘；至少一个第一导电层，形成于第二连接盘上以便电连接到第二连接盘；封装膜，由树脂制成，并至少围绕着所述第一柱状电极形成于半导体基衬和第一导电层上；第二导电层，形成在封装膜上以面向所述第一导电层，该第二导电层的一个表面向外暴露；和至少一个无源元件，从第一和第二导电层形成。
所述相面对的第一和第二导电层能够形成至少一个无源元件例如容性元件。所述半导体器件还包括：第二柱状电极，电连接到所述第二连接盘并且连接到所述第二导电层，和第三柱状电极，电连接到至少一个第三连接盘，并且连接到第二导电层。通过使用所述第二连接盘作为一个接地盘和所述第三连接盘作为一个馈电盘，一天线单元例如倒F状天线能够作为一个无源元件被形成。该半导体器件进一步包括：多个无源元件，和第三导电层，连接在两个无源元件之间，并且具有一薄膜无源元件。无源元件和薄膜无源元件能够形成一无源电路，例如滤波电路。
在半导体基衬的电路元件形成区上形成一无源元件或电路，并且被连接到半导体基衬的电路元件。能够微型化使用该半导体器件构成的模块。
在包括在其上以上述方法形成天线单元的半导体基衬和在其上安装半导体器件和形成多个布线图的布线板的电子设备中，在面向半导体器件的第二导电层的布线板的区域中没有形成布线图，或该区域是开口。该结构能够抑制天线性能的劣化，获得无线波的高发射效率。
本发明提供一种电子器件，包括半导体器件，具有：半导体基衬，其上形成电路元件形成区和包括至少一个第一连接盘和至少一个第二连接盘的多个连接盘，其中，该半导体器件包括：柱状电极，其电连接到第一连接盘；第一导电层，电连接到第二连接盘；封装膜，至少围绕着所述柱状电极形成于所述半导体基衬和所述第一导电层上；第二导电层，形成在所述封装膜上以面对所述第一导电层；和天线单元，包括所述第一和第二导电层；和布线板，其上形成多个布线图；所述电子器件具有一种结构，其中所述半导体器件通过所述柱状电极电连接到所述布线板上的布线图案，其中，在面对所述半导体器件的第二导电层的该布线板的区域中不形成布线图案。
本发明提供一种半导体器件制造方法，包括：制备半导体基衬，在该基衬的上表面形成电路元件形成区和多个连接盘；形成连接到所述多个连接盘中的至少一个第一连接盘的至少一个第一导电层；形成电连接到所述多个连接盘中的至少一个第二连接盘的第一柱状电极；至少围绕着所述第一柱状电极在所述半导体基衬上和所述第一导电层上形成封装膜；和在所述封装膜上形成至少一个第二导电层以面对所述第一导电层。
本发明提供另一种一种半导体器件制造方法，包括：制备半导体晶片，其具有多个芯片形成区，每个芯片形成区具有电路元件形成区和多个连接盘；在每个芯片形成区中形成绝缘膜；在所述绝缘膜上形成至少一个第一导电层，以便连接到芯片形成区中的所述多个连接盘中的至少一个第一连接盘；形成第一柱状电极，以便电连接到芯片形成区中的所述多个连接盘中的至少一个第二连接盘；至少围绕着所述第一柱状电极并且在所述绝缘膜上的所述第一导电层上形成封装膜；在芯片形成区中的所述封装膜上形成至少一个第二导电层，以面对所述第一导电层；和将所述半导体晶片切割成若干个相应的芯片形成区，从而形成多个半导体器件。
为了取得上述优点，按照本发明的半导体器件制造方法，在半导体晶片基衬的每个芯片形成区中形成绝缘膜，该半导体晶片基衬具有多个芯片形成区，每个区具有一个电路元件形成区和多个连接盘。然后，第一柱状电极电连接到每个芯片形成区中的至少一个第一连接盘，在绝缘膜上形成第一导电层以便连接到至少一个第二连接盘。在绝缘膜和第一导电层上形成封装膜，在芯片形成区中的所述封装膜上形成面向所述第一导电层的至少一个第二导电层。在电路元件形成区上形成诸如天线单元或容性元件的无源元件或诸如滤波电路的无源电路。然后，半导体晶片基衬被切割成各个芯片形成区。
该方法允许在电路元件形成区上同时形成多个半导体器件，每个器件具有一个无源元件或电路。
附图说明
图1是表示按照本发明第一实施例的半导体器件结构的截面图；
图2是表示按照本发明第一实施例的半导体器件表面侧上的第一示例结构的平面图；
图3是表示按照本发明第一实施例的半导体器件表面侧上的第二示例结构的平面图；
图4到图9是解释按照本发明第一实施例的制造步骤的截面图；
图10是表示按照本发明第一实施例、在布线板上的半导体器件安装结构第一示例的截面图；
图11是表示按照本发明第一实施例、在布线板上的半导体器件安装结构第二示例的截面图；
图12是表示按照本发明第一实施例的半导体器件另一结构的截面图；
图13A是表示按照本发明第二实施例的半导体器件的结构的截面图；
图13B是表示按照本发明第二实施例的在布线板上半导体器件安装形式的截面图；
图13C是表示在图13B所示的安装形式中、由本发明的第二实施例形成的无源元件的连接示例平面图；
图14是表示按照本发明的第二实施例的半导体器件另一结构的截面图；
图15A是表示按照本发明的第二实施例、在布线板上的半导体器件修改的安装形式截面图；
图15B是表示图15A中半导体器件的表面侧的截面图；
图15C是由图15A所示的修改形成的无源电路的结构截面图；和
图16是表示具有CSP结构的传统半导体器件的结构截面图。
具体实施方式
下面将参照附图详细描述按照优选实施例的半导体器件及其制造方法。
<第一实施例>
图1是表示按照本发明第一实施例的半导体器件200的结构的截面图。图2和3是表示半导体器件200的表面(电路表面侧，一个焊球B从此处被移去)的不同示例的平面图。在图1到3中，与图16所示的现有技术相同的标号表示相同的部件，并且将适当地略去对其描述。
类似于图16所示的传统半导体器件20，图1、2和3所示的半导体器件200包括：在支撑一个电路元件或在电路元件形成区DA内以集成方式形成的元件的半导体基衬1上形成的多个连接盘2。由二氧化硅、氮化硅等制成、并形成在半导体基衬1的表面上，以暴露每个连接盘2的中央的钝化膜3，和在钝化膜3的上表面上形成的保护膜4。
与传统的半导体器件20类似，按照第一实施例的半导体器件200包括：形成于保护膜4上并且电连接到连接盘2(第一导电层5)的导电层5；形成于导电层5上的柱6。半导体器件200进一步包括：在连接盘2中，连接到地电位的至少一个接地盘2A(第二连接盘)，和连接到预定电路并且接收预定电源的至少一个馈电盘2B(第三连接盘)。半导体器件200进一步包括一个地平面GP，其从至少一个导电层5-1(第一导电层)和至少一个上导电层8(第二导电层)形成，所述至少一个导电层5-1连接到接地盘2A并且在保护膜4上延伸，所述至少一个上导电层8形成于封装膜7上并且这样安排使得通过膜7的部分面对导电层5-1。半导体器件200还具有：柱6A(第一柱状电极)，其通过导电层5-1电连接到接地盘2A，并且连接到上导电层8；柱6B(第二柱状电极)，其通过导电层5-1电连接到馈电盘2B，并且连接到上导电层8。
如图2所示，电连接到接地盘2A的导电层5-1和电连接到接地盘2A和馈电盘2B的上导电层8设置在它们通过封装膜7互相面对的位置。导电层5-1用作处于地电位的地平面GP，并且相对的上导电层8用作馈电电极，于是形成倒F形的天线。盘被电连接到在半导体基衬上的电路元件形成区DA中形成的电路元件。
在第一实施例中，倒F形天线形成为天线单元。然而，本发明不限于此，而是可以形成诸如倒L形天线、接插(patch)天线和微波传输带天线。
在图1和2中的半导体基衬1上形成一个天线单元，但是本发明不限于此。例如，在一个芯片上可以排列多个天线，一构造一个相控阵列天线，并且可以获得希望的方向特性。或者，可以形成多个天线单元，并且可以改变它们的方向，以减少天线的方向性。图3示出了一个器件的例子，其中，从第一天线单元和第二天线单元形成两个天线单元，并且这些天线单元的方向相差90度，所述第一天线单元由用作地平面GP的导电层5-1和相面对的上导电层8-1构成，所述第二天线单元由用作地平面GP的导电层5-2和相面对的上导电层8-2构成。
图4到9是用于解释按照本发明第一实施例的半导体器件200的制造步骤的截面图。将参照图4到9解释这些制造步骤。
在按照第一实施例的制造步骤中，如图4所示，由二氧化硅、氮化硅等制成的钝化膜3形成于由铝电极等制造的多个连接盘2的上表面上，并且形成于晶片(半导体基衬)1的表面上。基衬支撑在电路元件形成区形成的电路元件，并且具有多个芯片形成区。钝化膜3如此形成以便暴露每个连接盘2的中央。多个盘包括至少一个接地盘2A和至少一个馈电盘2B。然后，在钝化膜3的上表面上形成具有开口以便暴露连接盘2的中央的保护膜4。保护膜4例如通过下列方式形成，在晶片1上的钝化膜3和盘2的整个上表面施加聚酰亚胺基树脂，将树脂固化，用蚀刻溶液执行抗蚀图案和保护膜图案，并且移去抗蚀剂。
保护膜4的形成能够采用通过旋涂施加聚酰亚胺基树脂的方法，使用橡胶滚轴的印刷方法或喷墨涂层方法。保护膜材料不限于聚酰亚胺基树脂，并且可以是环氧基树脂，PBO(聚苯并噁唑-基树脂)等。
如图5所示，通过在保护膜4和钝化膜3中形成的开口而暴露的连接盘2和馈电盘2B的部分上形成导电层5。在接地盘2A上形成对应于地平面GP的导电层5-1。
导电层5和5-1形成如下。由铜(Cu)、钛(Ti)等制造的UBM(Under Bump Metal)层(未示出)通过喷射等沉积在保护膜4的整个表面上。光致抗蚀剂施加到UBM层、固化、然后通过光刻蚀法相应于具有预定形状的开口制模。由抗蚀剂形成的开口通过使用UBM层作为电流路径，进行电镀。
导电层5和5-1可以通过无电电镀形成。用于这些导电层的材料的例子是呈现好的导电特性的铜、铝和金和它们的合金。
如图6所示，在导电层5和5-1上的预定位置处，从柱状电极形成柱6，6A和6B。
通过例如施加光致抗蚀剂约100到150微米、将光致抗蚀剂固化、形成暴露导电层5和5-1的预定部分的开口和通过使用UBM层作为电流路径执行用于开口内部的电镀形成所述柱。也可以通过无电电镀或间柱碰撞方法形成每个柱。
柱材料的例子是呈现好的导电特性的铜、焊锡、金和镍。当焊锡用作柱形成材料时，通过后面的回流处理还能形成一个球形电极。当使用焊锡形成柱6时，除了上述方法，还能采用印刷方法。在形成柱6之后，蚀刻掉UBM层的不需要部分。
如图7所示，例如通过用诸如聚酰亚胺或环氧树脂浇铸晶片1的整个表面侧，以覆盖柱、保护膜和导电层，形成封装膜7。封装膜7最好由基本包含与上述保护膜4相同的主要成分的树脂制成，以便确保对付环境变化的可靠性。除了上述浇铸方法，形成封装膜7的方法还可以是印刷方法、浸渍方法、旋涂或压铸。
在形成封装膜7之后，切割并打磨封装膜7的上表面，以暴露柱6、6A和6B的末端面6a，并且去除部件的上表面上的氧化膜，如图8所示。
诸如铜箔的金属箔通过在膜7上进行焊锡印刷等被碾压，并且被选择性地蚀刻，以此形成电连接到相应于接地盘2A的柱6A和相应于馈电盘2B的柱6B的上导电层8。或者，用作上导电层8的导电板可以用导电粘合剂固定到相应于接地盘2A和馈电盘2B的柱6A和6B。
如果需要，在没有用上导电层8覆盖的柱6上放置焊球B，于是形成终端部分，如图9所示。
沿着预定的切割线将晶片1切割成芯片形成区。结果，形成具有图1所示结构的半导体器件200。
即，制造具有图1所示结构的半导体器件200，即由从导电层5-1和上导电层8形成的地平面GP构成的倒F形天线，所述上导电层8形成于对应接地盘2A和馈电盘2B的柱6A和6B之上以便电连接到柱6A和6B。
图10和11示出当具有该结构的半导体器件200安装在支撑预定布线图的布线板时适合的安装结构。
在图10所示的结构中，支撑多个布线图的布线板30设置在电子设备壳体40内。半导体器件200通过经形成在柱6上的焊球B连接到形成在布线板30上的预定布线图31，被安装在布线板30上。起半导体器件200的天线作用的上导电层8面向布线板30。
如果在面向布线板30的上导电层8的区域32中存在布线图，通过上导电层8辐射的无线波的辐射效率减少或辐射图被干扰，降低了天线性能。为了防止这些，在面对布线板30的上导电层8的区域32中不形成布线图。相应地，能够抑制在天线性能方面的下降。
在图11所示的结构中，面对布线板30的上导电层8的区域32是一个开口。在该情况下，几乎没有部件干扰上导电层8辐射的无线波。能够最小化无线波的辐射效率和天线性能的下降，并且能够获得好的性能。
如上所述，通过形成导电层5-1作为地平面GP，并且在电连接到接地盘2A和馈电盘2B的柱6A和6B上形成上导电层8，第一实施例构成倒F形天线。天线可以安装在芯片内，并且能够微型化具有使用该芯片构成的天线的模块。
由于天线安装在芯片内部，从芯片上的电路到天线的布线长度与天线设置在芯片外的结构相比能够大大缩短。能够最小化构成天线的电极的馈线损耗。这有益于传输信道特性的改善并且提供高性能的天线。
在上述实施例中，在地平面GP和上导电层8之间插入封装膜7。作为替换，如图12所示，可以在地平面GP和上导电层8之间插入高介电部件11。在该情况下，在形成柱6、6A和6B之后，介电部件11用粘合剂等固定到地平面GP(导电层5-1)。然后，通过上述封装步骤设置上导电层8。
通过在地平面GP和上导电层8之间插入由钡钛等制成的高介电部件，能够调节天线单元的导电长度。换言之，不用改变上导电层8的图案尺寸就能够改变天线单元的谐振频率。当天线单元的谐振频率保持恒定时，通过安装高介电部件，能够减少地平面GP和上导电层8的区域。
<第二实施例>
图13A是按照本发明第二实施例的半导体器件200的截面图。在图13A中，与第一实施例相同的参考标号表示相同的部件，并且适当地略去对其的描述。
按照第二实施例的半导体器件200包括：连接到预定连接盘2C(第二连接盘)的导电层5-2(第一导电层)，和形成在封装膜7上的上导电层12(第二导电层)。如图13A所示，导电层5-2和上导电层12形成于它们经封装膜7的部分互相面对的位置。通过在上导电层12上进行涂覆金属处理诸如焊锡印刷，形成焊接层B’。
图13B是表示图13A所示的半导体器件200安装在布线板30上的状态的截面图。在该情况下，上导电层12通过焊接层B’连接到形成在布线板30上的盘33。上导电层12、封装膜7和导电层5-2形成容性元件Cp。
通过导电层5电连接到导电盘2的柱6经焊球B连接到布线板30的布线图31。
在布线板30上的盘33和芯片内的导电层5-2之间能够形成容性元件Cp，能够构成如图13C所示的等效电路。在图13C中，参考标号200a表示预先形成在半导体器件200的半导体基衬1上的电路部件，如图13A所示。容性元件Cp能够连接到电路部件200a。
按照第二实施例，能够集成容性元件和芯片。当使用该芯片构成具有容性元件的模块时，该模块与容性元件安排在芯片外的传统结构相比能够微型化。
在上述实施例中，在上导电层12的部件和导电层5-2之间插入封装膜7，以形成容性元件。作为替换，如图14所示，可以在上导电层12和导电层5-2之间插入介电层13，以形成容性元件Cp。在该结构中，由插在上导电层12和导电层5-2之间的介电层13的相对介电常数、厚度和面积确定容性元件的电容。使用高相对介电常数的电介质能够增加电容值，而不用改变上导电层12和导电层5-2的面积。当电容值保持恒定时，可以减少每个导电层的面积。形成介电层13的高相对介电常数电介质材料是诸如钡钛或钽钛。
图15A到15C示出了第二实施例的修改。图15A是示出修改的半导体器件200及半导体器件200安装在布线板30上的状态的截面图。图15B是示出封装膜7被略去的半导体器件200的表面的平面图。
如图15A所示，修改包括电连接到导电层5-3和10(第一导电层)的连接盘2D(第二连接盘)。此外，修改包括形成在通过介电层13它们面对导电层5-3和10的位置处的上导电层12-1和12-2(第二导电层)。
在导电层10上形成柱状电极6，并且在柱状电极6上形成焊球B。柱状电极6通过焊球B电连接到形成在布线板30上的盘36。通过进行涂覆金属处理诸如焊锡印刷在上导电层12-1和12-2上形成焊接层B’。上导电层12-1和12-2通过焊接层B’连接到形成在布线板30上的盘35。
用这种安排，在上导电层12-1和导电层5-3之间、及上导电层12-2和导电层10之间分别形成在结构上与容性元件Cp相等的两个容性元件C1和C2。
如图15B所示，导电层10具有方形线圈形状的图案以形成感性元件L。
通过组合容性元件C1和C2及感性元件L能够构成各种无源电路。例如，能够形成图15C所示的π低通滤波器，并且被连接到在半导体基衬1上形成的电路部件200a。从无源元件形成的滤波电路能够安装在芯片内，并且能够微型化带有使用该芯片构成的滤波电路的模块。
在该修改中，通过组合两个容性元件和一个感性元件实现滤波电路。本发明不限于此，通过组合多个容性元件、感性元件和导电层可用构成各种无源电路。
此外，本发明不限于容性元件和感性元件，在半导体基衬1上形成的导电层可以形成各种薄膜电路元件，诸如电阻、薄膜变压器、薄膜SAW(Surface Acoustic Wave，声表面波滤波器)、微带线和MMIC(Microwave Monolithic Integrated Circuit，微波单片集成电路)。或者，这些元件可用组合构成各种无源电路。
在该情况下，各种无源电路能够安装在芯片内，并且能够微型化使用该芯片构成的模块。与这些无源电路安装在芯片外的传统结构相比，能够大大缩短从芯片上的电路到每个无源电路的布线长度。能够抑制天线损耗，改善特别是RF电路中的频率特性。

Claims (23)

1.一种半导体器件，其特征在于，包括：
半导体基衬(1)，其上形成电路元件和多个连接盘(2，2A，2B)，
第一柱状电极(6)，电连接到所述多个连接盘中的至少一个第一连接盘(2)上而形成；
至少一个第一导电层(5-1)，连接到所述多个连接盘中的至少一个第二连接盘(2A)上而形成；
封装膜(7)，由树脂制成，并形成在所述半导体基衬上的至少所述第一柱状电极周围及所述第一导电层上；
至少一个第二导电层(5-2，8，12)，形成在封装膜上，面对所述第一导电层，并被设置为向外暴露；和
至少一个无源元件，由所述第一和第二导电层形成。
2、如权利要求1所述的器件，其特征在于，所述多个连接盘包括至少一个第三连接盘(2B)，
一第二柱状电极(6A)，电连接到所述第二连接盘(2A)并且连接到所述第二导电层(8)，和
一第三柱状电极(6B)，电连接到第三连接盘(2B)，并且连接到第二导电层。
3、如权利要求2所述的器件，其中，
所述第二连接盘(2A)构成一个接地盘(2A)，
所述第三连接盘(2B)构成一个馈电盘(2B)，和
所述无源器件包括一天线单元。
4、如权利要求3所述的器件，其中，所述天线单元包括倒F形天线。
5、如权利要求1所述的器件，其中，所述无源元件包括一容性元件，并且所述半导体器件进一步包括位于第二导电层上、用于将所述半导体器件连接到布线板上的连接部分。
6、如权利要求1所述的器件，还包括：
多个无源元件；和
连接无源元件的第三导电层(10)。
7、如权利要求6所述的器件，其中，
所述第三导电层(10)构成至少一个薄膜无源元件，和
所述多个无源元件和薄膜无源元件形成一无源电路。
8、如权利要求7所述的器件，其特征在于，
所述多个无源元件包括至少两个容性元件，
所述薄膜无源元件包括一感性元件，通过将第三导电层构图以便引入电感成分而形成，和
所述无源电路包括一滤波电路。
9、如权利要求1所述的器件，其特征在于，所述封装膜具有设置在所述第一和第二导电层之间的介电部分(11，13)。
10、一种电子器件，包括：
半导体器件，具有：半导体基衬，其上形成电路元件形成区和包括至少一个第一连接盘和至少一个第二连接盘的多个连接盘；柱状电极，其电连接到第一连接盘；第一导电层，电连接到第二连接盘；封装膜，至少围绕着所述柱状电极形成于所述半导体基衬和所述第一导电层上；第二导电层，形成在所述封装膜上以面对所述第一导电层；和天线单元，由所述第一和第二导电层形成；和
布线板，其上形成多个布线图案，其中所述半导体器件通过所述柱状电极电连接到所述布线板上的布线图案，其中，在面对所述半导体器件的第二导电层的该布线板的区域中不形成布线图案。
11、如权利要求10所述的器件，其特征在于，面对所述半导体器件的第二导电层的布线板的区域包括一个开口(32)。
12、一种半导体器件制造方法，其特征在于包括：
制备半导体基衬，在该基衬的上表面形成电路元件形成区和多个连接盘；
形成电连接到所述多个连接盘中的至少一个第一连接盘的第一柱状电极；
形成电连接到所述多个连接盘中的至少一个第二连接盘的至少一个第一导电层；
至少围绕着所述第一柱状电极在所述半导体基衬上和所述第一导电层上形成封装膜；和
在所述封装膜上形成至少一个第二导电层以面对所述第一导电层。
13、如权利要求12所述的方法，其特征在于在形成该第一柱状电极的同时，
形成第二柱状电极，该电极电连接到所述第二连接盘并且连接到所述第二导电层，和
形成第三柱状电极，该电极电连接到该多个连接盘中的至少一个第三连接盘，并且连接到该第二导电层。
14、如权利要求13所述的方法，其中，
所述第二连接盘(2A)构成一个接地盘，
所述第三连接盘(2B)构成一个馈电盘(2B)，和
所述第一和第二导电层(5-1，8)形成天线单元。
15、如权利要求12所述的方法，其特征在于还包括：
从所述第一和第二导电层(5-2，12)形成容性元件；和
在所述第二导电层(12)上形成要连接到布线板的连接结构。
16、如权利要求15所述的方法，还包括：
形成多个容性元件；和
形成该第一导电层的同时，形成第三导电层，该第三导电层连接在至少两个容性元件之间，并且该第三导电层被构图以引入电感部件，由此形成感性元件。
17、如权利要求12所述的方法，其特征在于还包括：
在所述第一和第二导电层之间安排介电材料(11，13)。
18、一种半导体器件制造方法，其特征在于包括：
制备半导体晶片，其具有多个芯片形成区，每个芯片形成区具有电路元件形成区和多个连接盘；
在每个芯片形成区中形成绝缘膜；
形成第一柱状电极，以便电连接到芯片形成区中的所述多个连接盘中的至少一个第一连接盘；
在所述绝缘膜上形成至少一个第一导电层，以便连接到芯片形成区中的所述多个连接盘中的至少一个第二连接盘；
至少围绕着所述第一柱状电极并且在所述绝缘膜上的所述第一导电层上形成封装膜；
在芯片形成区中的所述封装膜上形成至少一个第二导电层，以面对所述第一导电层；和
将所述半导体晶片切割成若干个相应的芯片形成区，从而形成多个半导体器件。
19、如权利要求18所述的方法，其特征在于在形成该第一柱状电极的同时，
形成第二柱状电极，该电极电连接到所述芯片形成区中的所述第二连接盘，并且连接到所述第二导电层；和
形成第三柱状电极，该电极电连接到芯片形成区中的多个连接盘中的至少一个第三连接盘，并且连接到该第二导电层。
20、如权利要求19所述的方法，其特征在于，
所述第一连接盘构成一个接地盘，
所述第二连接盘构成一个馈电盘，和
所述第一和第二导电层形成天线单元。
21、如权利要求18所述的方法，其特征在于还包括：
由所述第一和第二导电层形成容性元件；和
在所述第二导电层上形成要连接到布线板的连接结构。
22、如权利要求21所述的方法，其特征在于还包括：
形成多个容性元件；和
形成该第一导电层的同时，形成第三导电层，该第三导电层连接在至少两个容性元件之间，并且该第三导电层被构图以引入电感部件，由此形成感性元件。
23、如权利要求18所述的方法，其特征在于还包括：
在所述第一和第二导电层之间安排介电材料。
CNB021057494A 2001-04-17 2002-04-16 半导体器件 Expired - Fee Related CN1320646C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001118242A JP3939504B2 (ja) 2001-04-17 2001-04-17 半導体装置並びにその製造方法および実装構造
JP118242/2001 2001-04-17

Publications (2)

Publication Number Publication Date
CN1383206A CN1383206A (zh) 2002-12-04
CN1320646C true CN1320646C (zh) 2007-06-06

Family

ID=18968664

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021057494A Expired - Fee Related CN1320646C (zh) 2001-04-17 2002-04-16 半导体器件

Country Status (7)

Country Link
US (1) US6639299B2 (zh)
EP (2) EP1251558A2 (zh)
JP (1) JP3939504B2 (zh)
KR (1) KR100885352B1 (zh)
CN (1) CN1320646C (zh)
SG (1) SG114537A1 (zh)
TW (1) TW544817B (zh)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US8158508B2 (en) 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
JP4824228B2 (ja) * 2001-09-07 2011-11-30 株式会社リコー 半導体装置
EP1423876B1 (en) 2001-09-07 2013-07-10 Ricoh Company, Ltd. Semiconductor device and voltage regulator
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
DE10206919A1 (de) * 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
KR100452820B1 (ko) * 2002-07-12 2004-10-15 삼성전기주식회사 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
US6861749B2 (en) * 2002-09-20 2005-03-01 Himax Technologies, Inc. Semiconductor device with bump electrodes
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
JP4056360B2 (ja) 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
EP1454356A1 (en) 2002-11-21 2004-09-08 Casio Computer Co., Ltd. High frequency signal transmission structure
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
JP2004207502A (ja) * 2002-12-25 2004-07-22 Canon Inc 誤操作防止方法
JP3666749B2 (ja) 2003-01-07 2005-06-29 沖電気工業株式会社 半導体装置
JP4141857B2 (ja) * 2003-02-18 2008-08-27 日立マクセル株式会社 半導体装置
JP2005005409A (ja) * 2003-06-11 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置
JP3983205B2 (ja) 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
JP4513302B2 (ja) * 2003-10-07 2010-07-28 カシオ計算機株式会社 半導体装置
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP4397210B2 (ja) * 2003-10-20 2010-01-13 ローム株式会社 半導体装置
DE10356511A1 (de) * 2003-12-03 2005-07-07 Siemens Ag Antennenanordnung für mobile Kommunikationsendgeräte
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7444734B2 (en) * 2003-12-09 2008-11-04 International Business Machines Corporation Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
FR2867609B1 (fr) * 2004-03-12 2006-12-01 United Monolithic Semiconduct Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier
JP3851320B2 (ja) * 2004-03-25 2006-11-29 Ｔｄｋ株式会社 回路装置及びその製造方法
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7091562B2 (en) * 2004-08-13 2006-08-15 Himax Technologies, Inc. CMOS power sensor
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
CN100474566C (zh) 2004-09-09 2009-04-01 株式会社半导体能源研究所 无线芯片
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
JP2006108654A (ja) * 2004-09-09 2006-04-20 Semiconductor Energy Lab Co Ltd 無線チップ
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
JP4431747B2 (ja) 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US9002949B2 (en) 2004-12-01 2015-04-07 Google Inc. Automatically enabling the forwarding of instant messages
US7730143B1 (en) 2004-12-01 2010-06-01 Aol Inc. Prohibiting mobile forwarding
US8060566B2 (en) 2004-12-01 2011-11-15 Aol Inc. Automatically enabling the forwarding of instant messages
JP4752280B2 (ja) * 2005-02-08 2011-08-17 カシオ計算機株式会社 チップ型電子部品およびその製造方法
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7470927B2 (en) 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
TWI312169B (en) * 2005-05-25 2009-07-11 Megica Corporatio Chip structure and process for forming the same
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP4749795B2 (ja) * 2005-08-05 2011-08-17 新光電気工業株式会社 半導体装置
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
JP4832107B2 (ja) * 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP2008017421A (ja) * 2006-07-10 2008-01-24 Seiko Epson Corp 半導体装置
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
TWI320680B (en) * 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
KR101481571B1 (ko) 2007-08-21 2015-01-14 삼성전자주식회사 반도체 패키지 장치 및 그의 제작방법
US8030775B2 (en) 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
US8445996B2 (en) 2007-10-11 2013-05-21 Samsung Electronics Co., Ltd. Semiconductor package
KR100910231B1 (ko) * 2007-11-30 2009-07-31 주식회사 하이닉스반도체 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20110083620A (ko) * 2008-11-14 2011-07-20 가부시키가이샤후지쿠라 수지 다층 디바이스 및 그 제조 방법
US8176628B1 (en) * 2008-12-23 2012-05-15 Amkor Technology, Inc. Protruding post substrate package structure and method
CN101930931B (zh) * 2009-06-18 2012-02-08 南亚电路板股份有限公司 封装电路基板结构及其制造方法
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
JP2009246404A (ja) * 2009-07-30 2009-10-22 Casio Comput Co Ltd 半導体装置の製造方法
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
US8987830B2 (en) * 2010-01-12 2015-03-24 Marvell World Trade Ltd. Attaching passive components to a semiconductor package
CN102339767A (zh) * 2010-07-26 2012-02-01 矽品精密工业股份有限公司 半导体元件及其制造方法
US8394672B2 (en) * 2010-08-14 2013-03-12 Advanced Micro Devices, Inc. Method of manufacturing and assembling semiconductor chips with offset pads
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
EP2463809A1 (fr) * 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
IT1404233B1 (it) * 2010-12-29 2013-11-15 St Microelectronics Srl Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione
US8982574B2 (en) 2010-12-29 2015-03-17 Stmicroelectronics S.R.L. Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US8957500B2 (en) 2012-10-10 2015-02-17 Nxp B.V. High-voltage integrated metal capacitor and fabrication method
JP2014170811A (ja) * 2013-03-01 2014-09-18 Sony Corp ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）
JP5686838B2 (ja) * 2013-04-02 2015-03-18 スパンション エルエルシー 半導体装置およびその製造方法
JPWO2014196143A1 (ja) * 2013-06-04 2017-02-23 パナソニックＩｐマネジメント株式会社 無線モジュール
EP2860757B1 (en) * 2013-09-11 2019-12-11 Nxp B.V. Integrated circuit
US9478443B2 (en) * 2014-08-28 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
JP6327233B2 (ja) * 2015-10-30 2018-05-23 株式会社村田製作所 集積回路素子の実装構造
CN107369653A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种高干扰组件的系统级封装方法、结构及分离阵列结构
TWI653785B (zh) * 2016-12-22 2019-03-11 日商京瓷股份有限公司 天線基板
US10861807B2 (en) * 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit features with obtuse angles and method forming same
DE102019107500A1 (de) 2018-11-21 2020-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung
US10943880B2 (en) 2019-05-16 2021-03-09 Advanced Micro Devices, Inc. Semiconductor chip with reduced pitch conductive pillars
KR20220031398A (ko) * 2020-09-04 2022-03-11 삼성전기주식회사 인쇄회로기판
US11735830B2 (en) * 2021-08-06 2023-08-22 Advanced Semiconductor Engineering, Inc. Antenna device and method for manufacturing the same
US20240096858A1 (en) * 2022-09-15 2024-03-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180445A (en) * 1989-06-13 1993-01-19 Sps Technologies, Inc. Magnetic materials
US5481131A (en) * 1993-09-03 1996-01-02 Motorola, Inc. Integrated circuit having passive circuit elements
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
CN1264178A (zh) * 1999-02-15 2000-08-23 卡西欧计算机株式会社 半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPH0595082A (ja) * 1991-10-01 1993-04-16 Matsushita Electron Corp 半導体装置
JP3356921B2 (ja) * 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
JPH1041632A (ja) * 1996-07-26 1998-02-13 Kyocera Corp 多層配線基板
JP3420474B2 (ja) * 1997-07-25 2003-06-23 京セラ株式会社 積層型開口面アンテナ及びそれを具備する多層配線基板
JP3798901B2 (ja) * 1998-02-26 2006-07-19 京セラ株式会社 多層配線基板
KR100431307B1 (ko) * 1998-12-29 2004-09-18 주식회사 하이닉스반도체 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
JP2000208944A (ja) * 1999-01-13 2000-07-28 Nippon Telegr & Teleph Corp <Ntt> 実装基板及びその製造方法
JP2000357757A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置および電子回路装置
JP4242983B2 (ja) * 1999-09-29 2009-03-25 京セラ株式会社 積層型開口面アレイアンテナ
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6180445B1 (en) * 2000-04-24 2001-01-30 Taiwan Semiconductor Manufacturing Company Method to fabricate high Q inductor by redistribution layer when flip-chip package is employed
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
JP4394266B2 (ja) * 2000-09-18 2010-01-06 カシオ計算機株式会社 半導体装置および半導体装置の製造方法
JP2002312747A (ja) * 2001-04-16 2002-10-25 Oji Paper Co Ltd Ｉｃチップ実装体及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180445A (en) * 1989-06-13 1993-01-19 Sps Technologies, Inc. Magnetic materials
US5481131A (en) * 1993-09-03 1996-01-02 Motorola, Inc. Integrated circuit having passive circuit elements
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
CN1264178A (zh) * 1999-02-15 2000-08-23 卡西欧计算机株式会社 半导体装置

Also Published As

Publication number Publication date
US6639299B2 (en) 2003-10-28
KR100885352B1 (ko) 2009-02-26
TW544817B (en) 2003-08-01
EP1251558A2 (en) 2002-10-23
CN1383206A (zh) 2002-12-04
US20020149086A1 (en) 2002-10-17
EP1359618A3 (en) 2005-02-09
JP2002314028A (ja) 2002-10-25
KR20020081089A (ko) 2002-10-26
JP3939504B2 (ja) 2007-07-04
SG114537A1 (en) 2005-09-28
EP1251558A8 (en) 2003-01-02
EP1359618A2 (en) 2003-11-05

Similar Documents

Publication Publication Date Title
CN1320646C (zh) 半导体器件
US10304790B2 (en) Method of fabricating an integrated fan-out package
TWI550763B (zh) 半導體元件以及形成自預先構建的柱狀框架的３ｄ電感之方法
US20240332159A1 (en) Semiconductor package and manufacturing method thereof
US7989270B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
TWI508199B (zh) 半導體元件以及提供具有內部聚合物核心的ｚ互連傳導柱的方法
US7638364B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
TWI553816B (zh) 半導體元件以及在半導體晶粒上配置預先製造的遮蔽框架的方法
TWI520231B (zh) 半導體元件以及在膠封之後形成通過互連結構而接地的遮蔽層之方法
US9324700B2 (en) Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
TWI538150B (zh) 半導體裝置及形成具有圍繞半導體晶粒之導體材料的電磁干擾防護層之方法
US20080258293A1 (en) Semiconductor device package to improve functions of heat sink and ground shield
US8067814B2 (en) Semiconductor device and method of manufacturing the same
WO2003017324A2 (en) Structure and method for fabrication of a leadless chip carrier with embedded inductor
US20160126200A1 (en) Semiconductor device package with integrated antenna for wireless applications
US10916829B2 (en) Semiconductor package structure having antenna module
US7615407B1 (en) Methods and systems for packaging integrated circuits with integrated passive components
US20220415802A1 (en) Semiconductor package
US20210225783A1 (en) Semiconductor device package and the method of manufacturing the same
US11373956B2 (en) Semiconductor device package and method of manufacturing the same
JP2024538873A (ja) 高周波デバイスパッケージ
TW202431696A (zh) 封裝級開槽領結式天線

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

Owner name: LABISI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan, Japan

Co-patentee after: Lapis Semiconductor Co., Ltd.

Patentee after: Casio Computer Co Ltd

Address before: Tokyo, Japan

Co-patentee before: Oki Electric Industry Co., Ltd.

Patentee before: CASIO Computer Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20150416

EXPY Termination of patent right or utility model