DE102022121193A1 - Elektronische struktur und verfahren zu deren herstellung - Google Patents

Elektronische struktur und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102022121193A1
DE102022121193A1 DE102022121193.2A DE102022121193A DE102022121193A1 DE 102022121193 A1 DE102022121193 A1 DE 102022121193A1 DE 102022121193 A DE102022121193 A DE 102022121193A DE 102022121193 A1 DE102022121193 A1 DE 102022121193A1
Authority
DE
Germany
Prior art keywords
metal element
nanowires
semiconductor chip
electronic structure
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022121193.2A
Other languages
English (en)
Inventor
Mohammad Goushegir
Martin Becker
David Benning
Jacek Rudzki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102022121193.2A priority Critical patent/DE102022121193A1/de
Priority to PCT/EP2023/072906 priority patent/WO2024042023A1/en
Publication of DE102022121193A1 publication Critical patent/DE102022121193A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Abstract

Die Erfindung betrifft eine elektronische Struktur , die einen Halbleiterchip (1) umfasst, wobei der Halbleiterchip (1) mindestens eine obere Metallschicht (5) auf einer Oberseite des Halbleiterchips (1) umfasst, wobei ein Metallelement (7) auf der oberen Metallschicht (5) angeordnet ist, wobei das Metallelement (7) eine Kontaktfläche (9) zum Kontaktieren eines elektrischen Verbindungsmittels umfasst, dadurch gekennzeichnet, dass Nanodrähte (8) zwischen der oberen Metallschicht (5) und dem Metallelement (7) angeordnet sind, die den Halbleiterchip (1) und das Metallelement (7) miteinander verbinden.

Description

  • Die Erfindung betrifft eine elektronische Struktur und ein Verfahren zu deren Herstellung.
  • In der Regel umfasst ein Leistungshalbleitermodul einen oder mehrere Halbleiterchips. Die Halbleiterchips sind mit ihren Unterseiten auf sich oben auf einem Substrat befindenden Leiterbahnen angeordnet. Somit sind die Halbleiterchips mit den Leiterbahnen des Substrats elektrisch verbunden.
  • Ein Halbleiterchip umfasst mindestens eine obere Metallschicht auf seiner Oberseite. Die obere Metallschicht wird als eine Potenzialfläche verwendet, die über ein elektrisches Verbindungsmittel mit einem anderen Teil einer elektronischen Struktur, in der der Halbleiterchip verwendet wird, verbunden werden soll.
  • In der Regel werden Halbleiterchips unter Verwendung eines Sinter- oder Lötprozesses an dem Substrat angebracht, und Drahtbonds aus Aluminium werden unter Verwendung eines Ultraschallschweißprozesses an den Halbleiterchip gebondet.
  • Halbleiterchips sind im Wesentlichen spröde, und es besteht zum Beispiel aufgrund von während der zum Montieren von Halbleiterleistungsmodulen verwendeten Herstellungsprozesse angelegten Lasten eine Bruchgefahr der Halbleiterchips. Solche Lasten treten zum Beispiel durch Bonden von besonders dicken Drähten an die obere Metallschicht des Halbleiterchips oder durch Bonden von härtere Materialien, wie beispielsweise Kupfer umfassenden Drähten, auf.
  • Um die Bruchgefahr zu reduzieren und um die Lebensdauer eines Leistungsmoduls zu verbessern, ist bekannt, ein Metallelement auf der oberen Metallschicht des Halbleiterchips aufzubringen und das elektrische Verbindungsmittel mit einer oben auf dem Metallelement vorgesehenen Kontaktfläche zu verbinden. Das Metallelement kann unter Verwendung einer Anzahl von verschiedenen bekannten Prozessen, wie beispielsweise Diffusionsschweißen, Löten oder Kleben, an dem Halbleiterchip fixiert werden, aber zuverlässige Verbindungen können auch durch Verwendung eines Sinterprozesses erhalten werden.
  • In solch einem Prozess wird eine eine Paste von beispielsweise Silberteilchen umfassende Beschichtung auf einer unteren Seite des Metallelements vorgesehen, und diese wird mit der oberen Metallschicht des Halbleiterchips in Kontakt gebracht. Dann werden Druck und/oder Wärme zugeführt, um das Metallelement elektrisch und thermisch gut leitend an der Oberseite des Halbleiterchips zu fixieren.
  • Die Verwendung einer Sinterpastenbeschichtung verursacht einen zusätzlichen Aufwand. Ferner stellt die Handhabung eine Herausforderung dar und ist mit einer Verunreinigungsgefahr verbunden.
  • Eine Aufgabe der Erfindung besteht in der Bereitstellung einer Möglichkeit zum Fixieren eines Metallelements an einem Halbleiterchip, die die Nachteile des Stands der Technik vermeidet.
  • Diese Aufgabe wird durch eine elektronische Struktur, die die Merkmale von Anspruch 1 umfasst, und durch ein Verfahren nach Anspruch 14 gelöst. Vorteilhafte Ausführungsformen werden in den abhängigen Ansprüchen beschrieben.
  • Die oben beschriebene Aufgabe wird durch eine elektronische Struktur gelöst, die einen Halbleiterchip umfasst, wobei der Halbleiterchip mindestens eine obere Metallschicht auf einer Oberseite des Halbleiterchips umfasst, wobei ein Metallelement auf der oberen Metallschicht angeordnet ist, wobei das Metallelement eine Kontaktfläche zum Kontaktieren eines elektrischen Verbindungsmittels umfasst, wobei Nanodrähte zwischen der oberen Metallschicht und dem Metallelement angeordnet sind, die den Halbleiterchip und das Metallelement miteinander verbinden.
  • Die Nanodrähte stellen eine mechanisch stabile Verbindung mit guter elektrischer und thermischer Leitfähigkeit zwischen dem Metallelement und dem Halbleiterchip bereit. Die Flexibilität der Nanodrähte kann verschiedene temperaturabhängige Ausdehnungen zwischen dem Metallelement und dem Halbleiterchip ausgleichen. Dadurch wird jegliche thermo-mechanische Spannung reduziert. Die Nanodrähte können integral mit dem Metallelement oder der oberen Metallschicht ausgebildet sein. Eine zusätzliche Beschichtung wird vermieden, und die Herstellung wird vereinfacht.
  • Vorzugsweise wird die Kontaktfläche durch eine obere Seite des Metallelements gebildet, wobei die Nanodrahtstruktur auf einer unteren Seite des Metallelements angeordnet ist. Die Herstellung von Nanodrähten kann durch Galvanisieren der Nanodrähte auf der unteren Seite des Metallelements vereinfacht werden. Die obere Seite des Metallelements kann als eine Kontaktfläche verwendet werden. Mit anderen Worten sind die Nanodrähte und die Kontaktfläche integrale Teile des Metallelements. Dies führt zu einer leichten Handhabung.
  • Vorzugsweise weist das Metallelement eine Dicke von 30 pm bis 70 pm auf. Insbesondere weist das Metallelement eine Dicke von etwa 50 pm auf. Solch ein Metallelement kann die während des Herstellungsprozesses, zum Beispiel durch einen Ultraschallschweißprozess, anfallenden Lasten aufnehmen. Damit schützt es den Halbleiterchip vor jeglichen mechanischen Spannungen.
  • Es ist von Vorteil, dass die Nanodrähte Metall, insbesondere Kupfer, umfassen. Metall, insbesondere Kupfer, weist eine hohe elektrische Leitfähigkeit und Langlebigkeit auf. Ferner ermöglicht es eine einfache gegenseitige Verbindung.
  • Es wird bevorzugt, dass die Nanodrähte Durchmesser zwischen 0,2 pm und 1,2 pm haben. Insbesondere liegt der Durchmesser zwischen 0,3 pm und 0,5 pm oder bei etwa 0,4 µm. Dies ermöglicht es, dass eine hohe Anzahl von Nanodrähten eine ausreichende Flexibilität aufweist.
  • Ferner wird bevorzugt, dass die Nanodrähte eine Länge zwischen 0,5 pm und 50 pm aufweisen. Insbesondere liegt die Länge zwischen 5 pm und 40 um. Dies führt zu einem kurzen Abstand zwischen dem Halbleiterchip und dem Metallelement und zu einer geringen Höhe der Struktur.
  • Es ist von Vorteil, die Nanodrähte in einer Dichte, die der Prozentanteil der Oberfläche der Fläche ist, die Nanodrähte umfasst, von zwischen 10% und 90%, vorzugsweise zwischen 10% und 30%, anzuordnen. Dies führt zu einer hohen Flexibilität. Gleichzeitig ist relativ wenig Material erforderlich.
  • Bei einer bevorzugten Ausführungsform ist das Metallelement aus Kupfer hergestellt und bilden die Nanodrähte einen integralen Teil des Metallelements. Kupfer ist relativ kostengünstig und weist eine gute thermische und elektrische Leitfähigkeit auf. Die Nanodrähte können durch einen Galvanisierungsprozess gebildet werden. Bei einem aus Kupfer hergestellten Metallelement kann ein Kupfer umfassendes elektrisches Verbindungsmittel ohne jeglichen Aufwand gebondet werden, und es wird eine zuverlässige Bondung erreicht.
  • Bei einer alternativen bevorzugten Ausführungsform bilden die Nanodrähte einen integralen Teil der oberen Metallschicht. Dies vereinfacht die Form des Metallelements und ermöglicht verschiedene Materialien des Metallelements und der Nanodrähte.
  • Vorzugsweise umfasst die elektronische Struktur eine untere Metallschicht auf einer Unterseite. Diese untere Metallschicht wird insbesondere für eine elektrische Leitungsverbindung mit der leitenden Schicht verwendet, die Teil eines Substrats bildet, auf dem die elektronische Struktur angebracht ist. Dieses Substrat kann zum Beispiel ein DBC-Substrat (DBC, direct bonded copper), ein DBA-Substrat (DBA, direct bonded aluminium), einen Leiterrahmen oder andere in der Technik bekannte Substrattypen umfassen. Dies vereinfacht die Herstellung eines Leistungsmoduls, das mehrere elektronische Strukturen aufweist.
  • Bei einer weiteren Ausführungsform ist die elektronische Struktur mittels einer Nanodrahtstruktur mit der leitenden Schicht verbunden. Dies kann das Anfügen der elektronischen Struktur an das Substrat vereinfachen.
  • Vorzugsweise umfasst die zweite Nanodrahtstruktur ein Metallblech mit Nanodrähten auf mindestens einer Seite davon. Solch eine Nanodrahtstruktur kann getrennt hergestellt werden und in Position platziert werden, wenn das Anfügen von Komponenten erforderlich ist.
  • Gemäß einer anderen Ausführungsform ist ein elektrisches Verbindungsmittel an die Kontaktfläche des Metallelements gebondet.
  • Das elektrische Verbindungsmittel kann ein Metall, wie zum Beispiel Aluminium oder Kupfer, umfassen. Zusätzlich oder alternativ kann das elektrische Verbindungsmittel ein Drahtbond, ein Bändchenbond, ein elektrisch leitendes Band, ein geflochtenes Band, ein Leiterrahmen oder ein Clip sein.
  • Die oben genannte Aufgabe wird durch ein Verfahren zur Herstellung einer elektronischen Struktur wie oben beschrieben gelöst, wobei das Verfahren die folgenden Schritte umfasst:
    • - das Metallelement wird auf der Metallschicht mit den Nanodrähten dazwischen platziert,
    • - der Halbleiterchip mit dem Metallelement und den Nanodrähten wird durch einen Zusammenfügungsprozess verbunden, wobei eine in dem Zusammenfügungsprozess verwendete Prozesstemperatur zwischen Raumtemperatur und 270°C, vorzugsweise zwischen 170°C und 270°C, liegt, wobei ein in dem Zusammenfügungsprozess verwendeter Prozessdruck zwischen 10 MPa und 50 MPa liegt, und wobei der Zusammenfügungsprozess für eine Prozesszeit zwischen 10 Sekunden und 10 Minuten durchgeführt wird.
  • Die Verwendung dieses Verfahrens führt zu einer elektrisch und thermisch gut leitenden und mechanisch stabilen Verbindung zwischen dem Metallelement und dem Halbleiterchip. Das Metallelement schützt den Halbleiterchip vor hohen mechanischen Lasten, wobei die Nanodrähte die vorteilhafte Verbindung bereitstellen.
  • Der Zusammenfügungsprozess kann ein Bondingprozess oder ein Sinterprozess sein.
  • Bei einer bevorzugten Ausführungsform wird ein elektrisches Verbindungsmittel an die Kontaktfläche des Metallelements gebondet. Das Metallelement schützt den Halbleiterchip vor thermischen und mechanischen Spannungen, die während des Bondingprozesses auftreten.
  • Das elektrische Verbindungsmittel kann dicke Drähte oder Streifen umfassen, die zur Übertragung von hohen Strömen, wie zum Beispiel 10 Ampere, vorzugsweise 100 Ampere, oder darüber, konfiguriert sind.
  • Vorteilhafterweise wird die elektronische Struktur mit einem Substrat verbunden, bevor das Metallelement mit dem Halbleiterchip verbunden wird, oder gleichzeitig damit. Dies vereinfacht den Herstellungsprozess.
  • Weitere Vorteile und Merkmale der Erfindung gehen aus der folgenden Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die angehängten Figuren hervor, darin zeigen:
    • 1 eine schematische Struktur einer elektronischen Struktur gemäß einer ersten Ausführungsform,
    • 2 eine schematische Struktur einer elektronischen Struktur gemäß einer zweiten Ausführungsform.
  • 1 zeigt eine elektronische Struktur 14, die einen auf einem Substrat 2 angebrachten Halbleiterchip 1 umfasst. Eine obere Schicht 3 des Substrats 2 bildet eine Leiterbahn zum elektrischen Verbinden des Halbleiterchips 1. Eine Sinterschicht 4, wie zum Beispiel eine aus einer Silbersinterpaste gebildete Schicht, ist zwischen dem Halbleiterchip 1 und dem Substrat 2 platziert, um ein zuverlässiges Miteinanderverbinden zu gewährleisten. Solch eine Anordnung kann Teil eines Leistungsmoduls bilden, die mehrere elektronische Strukturen 14 umfasst.
  • Der Halbleiterchip 1 umfasst eine obere Metallschicht 5 auf einer Oberseite und eine untere Metallschicht 6 auf einer Unterseite. Ein Metallelement 7 ist mittels Nanodrähten 8 mit der oberen Metallschicht 5 verbunden. Die Nanodrähte 8 sind an einer unteren Fläche des Metallelements 7 angeordnet. Auf einer oberen Seite des Metallelements ist eine Kontaktfläche 9 vorgesehen. Ein elektrisches Verbindungsmittel 15 kann wahlweise an die Kontaktfläche 9 gebondet sein. Das elektrische Verbindungsmittel 15 kann ein Metall, wie zum Beispiel Aluminium oder Kupfer, umfassen und kann als ein Drahtbond, ein Bändchenbond, ein elektrisch leitendes Band, ein geflochtenes Band, ein Leiterrahmen oder ein Clip gebildet sein.
  • Das Metallelement 7 kann als eine Metallfolie hergestellt sein, die vorzugsweise Kupfer mit Nanodrähten 8 auf einer Seite umfasst. Die Nanodrähte 8 können in einem galvanischen Prozess auf dem Metallelement 7 aufgewachsen sein. Die Nanodrähte 8 können unterschiedliche Längen L zwischen 5 pm und 50 µm, zum Beispiel 40 µm, und Dicken, zum Beispiel 0,4 µm, aufweisen. Sie bedecken typischerweise die Fläche zwischen 10% und 80%. Das Metallelement kann eine Dicke T von ungefähr 50 pm aufweisen.
  • Das Metallelement 7 mit den Nanodrähten 8 wird in einem Zusammenfügungsprozess, der zum Beispiel einen Prozessdruck von 25 MPa, eine Prozesstemperatur von 250°C und eine Prozesszeit von 5 Minuten hat, mit der oberen Metallschicht 5 des Halbleiterchips 1 zusammengefügt. Es können jedoch Prozesse verwendet werden, die wesentlich geringere Druckwerte, weniger Zeit und geringere Temperaturen erfordern.
  • Nach der Verbindung des Metallelements 7 mit dem Halbleiterchip 1 wird ein elektrisches Verbindungsmittel 15 mit der Kontaktfläche des Metallelements 7 verbunden. Solch ein elektrisches Verbindungsmittel 15 kann zum Beispiel einen Kupferdrahtbond oder Kupferbändchenbond umfassen. Das elektrische Verbindungsmittel kann zum Leiten von hohen Strömen verwendet werden.
  • 2 zeigt eine Ausführungsform der elektronischen Struktur 14, wobei eine Nanodrahtstruktur 10 zwischen dem Halbleiterchip 1 und dem Substrat 2 angeordnet ist. Die Nanodrahtstruktur 10 umfasst ein Metallblech 11 und Nanodrähte 12, 13 auf beiden Seiten.
  • Die Verwendung von Nanodrähten zum Verbinden des Metallelements 7 mit dem Halbleiterchip 1 und/oder zum Verbinden des Halbleiterchips 1 mit dem Substrat 2 weist gegenüber den herkömmlichen Verbindungsverfahren mehrere Vorteile auf. Es ist keine zusätzliche Metallisierung erforderlich, und die Herstellung ist relativ einfach. Ferner kann im Vergleich zu dem in Silbersinterprozessen verwendeten Silber weniger teures Material, wie Kupfer, verwendet werden. Ferner reduzieren die Nanodrähte aufgrund ihrer Elastizität die thermo-mechanischen Spannungen. Dadurch wird die Lebensdauer der elektronischen Struktur verbessert.
  • Bezugszeichen
  • 1
    Halbleiterchip
    2
    Substrat
    3
    leitende Schicht
    4
    Sinterschicht
    5
    obere Metallschicht
    6
    untere Metallschicht
    7
    Metallelement
    8
    Nanodrähte
    9
    Kontaktfläche
    10
    Nanodrahtstruktur
    11
    Metallblech
    12
    Nanodrähte
    13
    Nanodrähte
    14
    elektronische Struktur
    15
    elektrisches Verbindungsmittel

Claims (17)

  1. Elektronische Struktur (14), die einen Halbleiterchip (1) umfasst, wobei der Halbleiterchip (1) mindestens eine obere Metallschicht (5) auf einer Oberseite des Halbleiterchips (1) umfasst, wobei ein Metallelement (7) auf der oberen Metallschicht (5) angeordnet ist, wobei das Metallelement (7) eine Kontaktfläche (9) zum Kontaktieren eines elektrischen Verbindungsmittels umfasst, dadurch gekennzeichnet, dass Nanodrähte (8) zwischen der oberen Metallschicht (5) und dem Metallelement (7) angeordnet sind, die den Halbleiterchip (1) und das Metallelement (7) miteinander verbinden.
  2. Elektronische Struktur (14) nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktfläche (9) durch eine obere Seite des Metallelements (7) gebildet wird, wobei die Nanodrähte (8) auf einer unteren Seite des Metallelements (7) angeordnet sind.
  3. Elektronische Struktur (14) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Metallelement (7) eine Dicke von 30 pm bis 70 pm aufweist.
  4. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nanodrähte (8) Metall, insbesondere Kupfer, umfassen.
  5. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nanodrähte (8) Durchmesser zwischen 0,2 pm und 1,2 pm haben.
  6. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nanodrähte (8) eine Länge zwischen 0,5 pm und 50 pm aufweisen.
  7. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nanodrähte (8) mit einer Dichte von zwischen 10% und 90% angeordnet sind.
  8. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Metallelement (7) aus Kupfer hergestellt ist und die Nanodrähte (8) einen integralen Teil des Metallelements bilden.
  9. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nanodrähte (8) einen integralen Teil der oberen Metallschicht (5) bilden.
  10. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (1) eine untere Metallschicht (6) auf einer Unterseite umfasst.
  11. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (1) auf einer leitenden Schicht (3) eines Substrats (2) angeordnet ist.
  12. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (1) mittels einer Nanodrahtstruktur (10) mit der leitenden Schicht (3) verbunden ist.
  13. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nanodrahtstruktur (10) ein Metallblech (11) mit Nanodrähten (12, 13) auf mindestens einer Seite davon umfasst.
  14. Elektronische Struktur (14) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein elektrisches Verbindungsmittel (15) an die Kontaktfläche (9) des Metallelements (7) gebondet ist.
  15. Verfahren zur Herstellung einer elektronischen Struktur (14) nach einem der vorhergehenden Ansprüche, das durch die folgenden Schritte gekennzeichnet ist: - das Metallelement (7) wird auf der Metallschicht (5) mit den Nanodrähte (8) dazwischen platziert, - der Halbleiterchip (1) mit dem Metallelement (7) und den Nanodrähten (8) wird durch einen Zusammenfügungsprozess verbunden, wobei eine in dem Zusammenfügungsprozess verwendete Prozesstemperatur zwischen Raumtemperatur und 270°C, liegt, wobei ein in dem Zusammenfügungsprozess verwendeter Prozessdruck zwischen 10 MPa und 50 MPa liegt, und wobei der Zusammenfügungsprozess für eine Prozesszeit zwischen 10 Sekunden und 10 Minuten durchgeführt wird.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass ein elektrisches Verbindungsmittel (15) an die Kontaktfläche des Metallelements (7) gebondet wird.
  17. Verfahren nach einem der Ansprüche 15 oder 16, dadurch gekennzeichnet, dass der Halbleiterchip (1) mit einem Substrat (2) verbunden wird, bevor das Metallelement (7) mit dem Halbleiterchip (1) verbunden wird, oder gleichzeitig damit.
DE102022121193.2A 2022-08-22 2022-08-22 Elektronische struktur und verfahren zu deren herstellung Pending DE102022121193A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022121193.2A DE102022121193A1 (de) 2022-08-22 2022-08-22 Elektronische struktur und verfahren zu deren herstellung
PCT/EP2023/072906 WO2024042023A1 (en) 2022-08-22 2023-08-21 Electronic structure and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022121193.2A DE102022121193A1 (de) 2022-08-22 2022-08-22 Elektronische struktur und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
DE102022121193A1 true DE102022121193A1 (de) 2024-02-22

Family

ID=87762824

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022121193.2A Pending DE102022121193A1 (de) 2022-08-22 2022-08-22 Elektronische struktur und verfahren zu deren herstellung

Country Status (2)

Country Link
DE (1) DE102022121193A1 (de)
WO (1) WO2024042023A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258547A (ja) 2007-04-09 2008-10-23 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
CN104637831A (zh) 2015-02-12 2015-05-20 华中科技大学 一种基于铜纳米线的铜铜键合工艺
DE102017104902A1 (de) 2017-03-08 2018-09-13 Olav Birlem Anordnung von Halbleiterchips und Verfahren zur Herstellung davon
US20210075187A1 (en) 2018-03-23 2021-03-11 Osram Oled Gmbh Optoelectronic component and method for producing an optoelectronic component

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371674B2 (en) * 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
KR101709959B1 (ko) * 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US11387202B2 (en) * 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
US11869864B2 (en) * 2019-04-08 2024-01-09 Texas Instruments Incorporated Nanowires plated on nanoparticles
US11107807B1 (en) * 2020-02-13 2021-08-31 Nanya Technology Corporation IC package having a metal die for ESP protection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258547A (ja) 2007-04-09 2008-10-23 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
CN104637831A (zh) 2015-02-12 2015-05-20 华中科技大学 一种基于铜纳米线的铜铜键合工艺
DE102017104902A1 (de) 2017-03-08 2018-09-13 Olav Birlem Anordnung von Halbleiterchips und Verfahren zur Herstellung davon
US20210075187A1 (en) 2018-03-23 2021-03-11 Osram Oled Gmbh Optoelectronic component and method for producing an optoelectronic component

Also Published As

Publication number Publication date
WO2024042023A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
DE102007046021B4 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102011084803B4 (de) Leistungshalbleitervorrichtung
DE102006022254B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
DE102012215055B4 (de) Verfahren zur Herstellung einer Leistungshalbleiteranordnung
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102009055691B4 (de) Leistungshalbleitermodul
DE3009295A1 (de) Halbleiterbaustein
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102011083927A1 (de) Leistungsmodul und Verfahren zur Herstellung desselben
DE102012208146A1 (de) Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen
DE102011083218A1 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE19646476C2 (de) Verbindungsstruktur
DE4025163A1 (de) Unterlage fuer einen halbleiterlaser
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE102019111963A1 (de) Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird
WO2019243322A1 (de) Diodenlaseranordnung und verfahren zum herstellen einer diodenlaseranordnung
DE102022121193A1 (de) Elektronische struktur und verfahren zu deren herstellung
DE10042839B4 (de) Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
DE102007044046B4 (de) Verfahren zur internen Kontaktierung eines Leistungshalbleitermoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication