JP5425637B2 - 集積回路パッケージおよび集積回路パッケージにおいて熱を放散させるための方法 - Google Patents

集積回路パッケージおよび集積回路パッケージにおいて熱を放散させるための方法 Download PDF

Info

Publication number
JP5425637B2
JP5425637B2 JP2009541271A JP2009541271A JP5425637B2 JP 5425637 B2 JP5425637 B2 JP 5425637B2 JP 2009541271 A JP2009541271 A JP 2009541271A JP 2009541271 A JP2009541271 A JP 2009541271A JP 5425637 B2 JP5425637 B2 JP 5425637B2
Authority
JP
Japan
Prior art keywords
substrate
heat spreader
die
spreader device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009541271A
Other languages
English (en)
Other versions
JP2010512658A (ja
Inventor
チュア，コック，フア，シモン
ヌジョマン，ブディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2010512658A publication Critical patent/JP2010512658A/ja
Application granted granted Critical
Publication of JP5425637B2 publication Critical patent/JP5425637B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、集積回路（ＩＣ）に関する。より詳細には、本発明は、ＩＣパッケージにおいて熱を放散させるための方法および装置に関する。
表面実装デバイスとして使用することが意図されたパッケージＩＣデバイスの場合、パッケージ内の熱を放散させるための現在の技法は、ＩＣデバイスの上部に結合されたヒート・スプレッダ・デバイス（ｈｅａｔ ｓｐｒｅａｄｅｒ ｄｅｖｉｃｅ）の使用を含む。図１は、上部および下部型板（ｍｏｌｄ ｐｌａｔｅ）３、４それぞれの間に配置されたパッケージＩＣデバイス２の垂直断面図を示している。ＩＣパッケージ２は、ダイ・アタッチ材料（ｄｉｅ ａｔｔａｃｈ ｍａｔｅｒｉａｌ）６によってリードフレーム１１の基板８のダイ・アタッチ領域（ｄｉｅ ａｔｔａｃｈ ｒｅｇｉｏｎ）７に取り付けられたダイ５を有する。ダイ５上のパッド（図示せず）は、電気導体（例えば金線）９によってパッケージ２のリードフレーム１１に接続される。ヒート・スプレッダ・デバイス１２は、ダイ５の上方でパッケージ２の上部にわたって広がり、アタッチメント材料によってリードフレーム１１に取り付けられた基礎（ｆｏｏｔｉｎｇ）を有する。ヒート・スプレッダ・デバイス１２は、モールディング・コンパウンド（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）１３によってダイ５から隔てられる。モールディング・コンパウンド１３は、硬化された場合、固体化して、図１に示された位置にヒート・スプレッダ・デバイス１２を固定する。
ヒート・スプレッダ・デバイス１２は、パッケージを成形（すなわち封入）する前に、ＩＣデバイス２の上部に正確に位置付けされなければならない。モールディング工程（ｍｏｌｄｉｎｇ ｐｒｏｃｅｓｓ）が実行されるときに、ヒート・スプレッダ・デバイス１２がデバイス２に正確に位置付けられていない場合、モールディング・コンパウンド１３が、滲み出るまたは流れ出る（すなわち、ヒート・スプレッダ・デバイス１２の上部に流れかかる）ことがある。過度なモールド・ブリード（ｍｏｌｄ ｂｌｅｅｄ）は、ＩＣデバイス２の熱放散特性を妨げることがある。加えて、モールド・クランピング（ｍｏｌｄ ｃｌａｍｐｉｎｇ）中、モールド・クランプ（ｍｏｌｄ ｃｌａｍｐ）がヒート・スプレッダ・デバイス１２を圧迫し、それがヒート・スプレッダ・デバイス１２の基礎における剥離をもたらす可能性がある。その後、ヒート・スプレッダ・デバイス１２の基礎周辺の剥離した領域に湿気が溜まることがあり、それがひいては「水蒸気爆発（ｐｏｐ ｃｏｒｎｉｎｇ）」を引き起こすことがある。「水蒸気爆発」は、ＩＣデバイスに機械的損傷をもたらして、ＩＣデバイスが適切に動作することを妨げることがある。
図２は、図１に示されたＩＣデバイスをパッケージし、ＳＭＴによるプリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）への実装のためにそれを準備するための、現在の組み立て工程を表すフローチャートを示している。多くのＩＣダイを有するウェーハは、ブロック２１によって示されるように、ウェーハを薄くするバック・グラインド工程（ｂａｃｋ ｇｒｉｎｄｉｎｇ ｐｒｏｃｅｓｓ）にかけられる。ウェーハを薄くすることで、最終的なＩＣパッケージ・サイズが小さくなり、最終的なＩＣパッケージの熱抵抗が低くなる。その後、ブロック２２によって示されるように、ウェーハは、個々のダイにダイシング（ｄｉｃｅ）される。その後、ブロック２３によって示されるように、ダイは、ダイ・アタッチ工程（ｄｉｅ ａｔｔａｃｈ ｐｒｏｃｅｓｓ）中に、ペーストを用いてリードフレーム基板に取り付けられる。その後、ブロック２４によって示されるように、ダイ・アタッチ・ペーストが、硬化される。その後、ブロック２５によって示されるように、ダイのパッドが、ワイヤ・ボンディング工程（ｗｉｒｅ ｂｏｎｄｉｎｇ ｐｒｏｃｅｓｓ）中に、リードフレームの導体に接合される。その後、ブロック２６によって示されるように、ヒート・スプレッダ・デバイスが、取り付けられる。ヒート・スプレッダ・デバイスの取付けは、リードフレーム上の特定の位置にアタッチメント材料を配置することと、ヒート・スプレッダ・デバイスの脚の足がアタッチメント材料と接触するように、ダイの上方にヒート・スプレッダ・デバイスを正確に位置付けることを含む。その後、ブロック２７によって示されるように、アタッチメント材料は、硬化され、それによって、ヒート・スプレッダ・デバイスの脚の足が、リードフレームに固定される。その後、ＩＣデバイスは、ブロック２８によって示されるように、モールディング工程にかけられる。
モールディング工程が実行された後、パッケージは一般に、ブロック２９によって示されるように、何らかの証印（例えば部品名および番号）をパッケージに刻むレーザ・マーキング工程（ｌａｓｅｒ ｍａｒｋｉｎｇ ｐｒｏｃｅｓｓ）にかけられる。その後、パッケージは、ブロック３１によって示されるように、ポストモールド・キュアリング工程（ｐｏｓｔ−ｍｏｌｄ ｃｕｒｉｎｇ ｐｒｏｃｅｓｓ）にかけられる。ＳＭＴにおいて使用される場合、次にパッケージ・リードフレームは一般に、ブロック３２によって示されるように、半田ボール・マウンティング工程（ｓｏｌｄｅｒ ｂａｌｌ ｍｏｕｎｔｉｎｇ ｐｒｏｃｅｓｓ）にかけられ、それによって、リードフレームをＰＣＢに半田付けするために後で使用される半田ボールが、リードフレーム上に配置される。その後、ブロック３３によって示されるように、シングレーション工程（ｓｉｎｇｕｌａｔｉｏｎ ｐｒｏｃｅｓｓ）が実行され、それによって、ＩＣパッケージのリードフレームが、他の同様のＩＣパッケージを形成するために他の同様のＩＣデバイスに接続される予定の他のリードフレームから切り離される。これでＩＣパッケージのリードフレームは、後続の実装工程（ｍｏｕｎｔｉｎｇ ｐｒｏｃｅｓｓ）（図示せず）中に、半田付けによってＰＣＢに接続される準備が完了する。
上述したように、モールディング工程（ブロック８）が開始する前に、ヒート・スプレッダ・デバイスが正確に位置付けられていない場合、モールディング・コンパウンド（例えば樹脂）が、モールディング工程中に滲み出るまたは流れ出ることがあり、それがパッケージの熱放散性能を妨げることがある。ヒート・スプレッダ・デバイスに作用するクランプ力も、ヒート・スプレッダ・デバイスの基礎における剥離をもたらすことがあり、それが後で（例えば、半田ボール・マウント・リフロー（ｓｏｌｄｅｒ ｂａｌｌ ｍｏｕｎｔ ｒｅｆｌｏｗ）中、またはＰＣＢに実装された後）「水蒸気爆発」をもたらすことがある。
この問題を防止するために提案された別の技法は、高い熱伝導性を有するモールディング・コンパウンドを使用することである。熱伝導性が高いモールディング・コンパウンドの使用は、デバイスの熱的性能を改善することができる。しかし、このコンパウンドの使用は通常、モールディング工程中に発生するかなりのワイヤ・スウェイ（ｗｉｒｅ ｓｗａｙ）と、大きなパッケージ歪み（ｐａｃｋａｇｅ ｗａｒｐ）をもたらす。かなりの歪みは、例えば、ＰＣＢにＩＣデバイスを実装する最中のボール・ショート（ｂａｌｌ ｓｈｏｒｔ）など、処理上の困難をもたらす。この技法は、十分に成熟しておらず、ＩＣ製作業界で広く採用されてはいない。
したがって、モールド・ブリード、剥離、かなりのワイヤ流れ（ｗｉｒｅ ｓｗｅｅｐ）、および最終ＩＣパッケージのかなりの歪みなどの問題を未然に回避する、ヒート・スプレッダ・デバイスをＩＣデバイスに組み込む方法が必要とされている。
本発明は、ＩＣパッケージと、ＩＣパッケージにおいて熱を放散させるための方法を提供する。ＩＣパッケージは、基板と、ＩＣダイと、ヒート・スプレッダ・デバイスとを備える。基板は、上面および下面を有し、開口が形成されている。ＩＣダイは、上面および下面を有する。ダイの上面に、１つまたは複数の導電パッドが配置されている。ヒート・スプレッダ・デバイスの上面は、基板の下面に結合され、基板に形成された開口を実質的に覆い、ダイの下面に結合または隣接する。
一実施形態によれば、方法は、ダイ配置位置において基板に開口を形成することと、開口に隣接してヒート・スプレッダ・デバイスの上面を基板の下面に結合することとを含む。
別の実施形態によれば、方法は、ダイ配置位置において基板に開口を形成することと、開口および基板の下面の少なくとも一部を接着テープ材料で覆うことと、開口および基板の下面を接着テープ材料で覆った後、テープ材料を除去することと、ヒート・スプレッダ・デバイスの上面を基板の下面の接着材料に接触して配置することであって、接着材料が硬化した場合に、ヒート・スプレッダ・デバイスの上面が基板の下面に結合するようにする、配置することとを含む。
本発明の上記および他の特徴および利点は、以下の説明、図面、および特許請求の範囲から明らかになろう。
ＩＣデバイスの上部にヒート・スプレッダ・デバイスが取り付けられた、組み立て工程中の、上部および下部型板の間に配置された、知られたＩＣデバイスの垂直断面図である。 図１に示されたＩＣパッケージを作成し、ＳＭＴによるＰＣＢへの実装のためにそれを準備するための、現在の組み立て工程を表すフローチャートである。 ＩＣデバイスの下部にヒート・スプレッダ・デバイスが結合された、本発明の説明的な一実施形態による、パッケージＩＣデバイスの垂直断面図である。 ＩＣをパッケージし、ＳＭＴによるＰＣＢへの実装のためにそれを準備するための、説明的な一実施形態による、本発明の組み立て工程を表すフローチャートである。 基板に開口を形成し、開口の下方でヒート・スプレッダ・デバイスを基板の下面に結合するための、説明的な一実施形態による、本発明の工程を表すフローチャートである。 本発明の説明的な一実施形態による、ＩＣデバイスをパッケージし、ＳＭＴによるＰＣＢへの実装のためにそれを準備するための組み立て工程を表すフローチャートである。 基板の下面をプリテーピング（ｐｒｅ−ｔａｐｅ）し、基板に開口を形成するための、説明的な一実施形態による、本発明の工程を表すフローチャートである。
本発明によれば、表面実装構成（ｓｕｒｆａｃｅ ｍｏｕｎｔｉｎｇ ａｒｒａｎｇｅｍｅｎｔ）に適したＩＣパッケージは、ＩＣダイの下方でパッケージの下部に結合されたヒート・スプレッダ・デバイスを含む。ヒート・スプレッダ・デバイスをパッケージの下部に固定することで、ヒート・スプレッダ・デバイスの配置が、ヒート・スプレッダ・デバイスの上へのモールディング・コンパウンド・ブリーディング（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ ｂｌｅｅｄｉｎｇ）、またはパッケージが「水蒸気爆発」を起こす原因となり得るヒート・スプレッダ・デバイスの基礎における剥離をもたらす可能性が減少または排除される。本発明のいくつかの説明的な実施形態を参照しながら次に説明するように、ヒート・スプレッダ・デバイスは、モールディング工程が実行される前または後にパッケージに結合することができる。
図３は、モールディング工程にかけられた、説明的な一実施形態による、ＩＣパッケージ３０の横断面図である。パッケージ３０は、ダイ・アタッチ材料３２によってリードフレーム３６の基板３４に結合されたダイ３１と、電気導体（例えば金線）３５によってリードフレーム３６の導体（図示せず）に接続されたパッド（図示せず）とを含む点で、図１に示されたパッケージ２と同様である。リードフレーム３６の基板３４は、ダイ３１をリードフレーム３６の導体から絶縁するための絶縁層として機能する。本発明によれば、パッケージ３０は、パッケージ３０の下部に結合されたヒート・スプレッダ・デバイス４０を含む。
この実施形態によれば、ヒート・スプレッダ・デバイス４０は、モールディング工程が実行されるいくらか前に、ダイ３１に隣接して結合される。基板３４は、それに形成された開口をパッケージ３０の下部に有し、ダイ３１およびヒート・スプレッダ・デバイス４０がこの開口とつながる領域５０にわたって、ダイ３１は、ヒート・スプレッダ・デバイス４０と接触する。
ヒート・スプレッダ・デバイス４０の外側部分４１は、ダイ３１からリードフレーム３６への熱放散用の熱経路を提供するために、何らかのアタッチメント・デバイスまたは材料（図示せず）によってリードフレーム３６に結合される。上部型板４３の内側面は、モールディング・コンパウンド４５と接触し、モールディング・コンパウンド４５は、ダイ３１およびパッケージ３０の他の部分と接触する。下側型板４４の内側面は、モールディング・コンパウンド４５と接触しないが、ヒート・スプレッダ・デバイス４０およびパッケージ３０の他の部分と接触する。下側型板４４の内側面は、モールディング工程中に型板４４の内側面が接する、ヒート・スプレッダ・デバイス４０の下面およびパッケージ３０の他の部分の形状と一致するように形作られる。したがって、ヒート・スプレッダ・デバイス４０の配置は、モールディング・コンパウンド４５に影響をもたず、その結果、モールド・ブリードをもたらさない。
図４は、ＩＣをパッケージし、ＳＭＴによるＰＣＢへの実装のためにそれを準備するための、説明的な一実施形態による、本発明の組み立て工程を表すフローチャートを示している。図４に示されたフローチャートは、ヒート・スプレッダ・デバイスの結合およびアタッチメント材料の硬化に関連する図２のブロック２６および２７が除去された点を除いて、図２に示されたフローチャートと同じである。その理由は、本発明のこの実施形態によれば、ヒート・スプレッダ・デバイスは組み立て工程が実行される前に結合されるためである。図４のブロック５１〜５５はそれぞれ、図２のブロック２１〜２５に対応する。同様に、図４のブロック５８〜６３はそれぞれ、図２のブロック２８〜３３に対応する。
図５は、ＩＣデバイスの基板に開口を形成し、開口の下方でヒート・スプレッダ・デバイスを基板の下面に結合するための、説明的な一実施形態による、本発明の工程を表すフローチャートを示している。ブロック７０によって示されるように、ダイ配置位置において、開口が、ＩＣデバイスの下部のＩＣデバイスの基板に形成される。これはウェーハ・レベルまたはダイ・レベルで実行することができる。ブロック７０によって表される工程が、図４によって表される組み立て工程の一部として実行される場合、開口は、例えば、ブロック５１に対応するバック・グラインド工程が実行された後、ブロック５２によって表されるダイシング工程が実行される前に、形成することができる。代替として、開口は、例えば、ブロック５５によって表されるワイヤ・ボンディング工程が実行された後、ブロック５８によって表されるモールディング工程が実行される前に、実行することができる。本発明は、開口がいつ形成されるかに関して限定されない。
基板に開口が形成された後、ブロック８０によって示されるように、ヒート・スプレッダ・デバイスが、基板の下面に結合される。これは典型的には、接着フィルムなどのアタッチメント材料を基板の下面および／またはヒート・スプレッダ・デバイスの上面に配置することによって達成される。その後、ヒート・スプレッダ・デバイスの上面が、基板の下面に隣接して配置され、アタッチメント材料が、硬化され、それによって、ヒート・スプレッダ・デバイスの上面を基板の下面に接合する。
ブロック８０によって表される工程が、図４によって表される組み立て工程の一部として実行される場合、ヒート・スプレッダ・デバイスは、例えば、ブロック５５によって表されるワイヤ・ボンディング工程が実行された後、ブロック５８によって表されるモールディング工程が実行される前に、結合することができる。本発明は、ヒート・スプレッダ・デバイスがいつ結合されるかに関して限定されない。しかし、図４によって表される組み立て工程が実行される前、または組み立て工程の実行中のモールディング工程が実行される前に、ヒート・スプレッダ・デバイスが結合される場合、モールド・ブリードが発生する可能性は、大きく減少し、またはまったく排除される。ヒート・スプレッダ・デバイスは、モールディング工程が実行される前に、基板の下面に正確に位置付け、フィルム接着剤によって結合することができる。その後、ブロック５３および５４によって表されるダイ・アタッチ工程中に、ダイが、基板に形成された開口を通して、ヒート・スプレッダ・デバイスの上面に直接結合される。
ヒート・スプレッダ・デバイスがいつ結合されるかに関わりなく、本発明に従ってダイの下方にヒート・スプレッダ・デバイスを位置付けることで、図１に示されるようにヒート・スプレッダ・デバイスがダイの上方に配置された場合の、ダイからヒート・スプレッダ・デバイスまでの熱経路の長さと比較して、ダイからヒート・スプレッダ・デバイスまでの熱経路の長さが、大きく短縮される。ダイがヒート・スプレッダ・デバイスの上面に直接固定される必要はないが、これは、ダイからヒート・スプレッダ・デバイスまでの熱経路の長さを最小化する点で望ましい。反対に、ダイが基板の上面に位置し、開口が形成された基板の厚さに等しい距離だけヒート・スプレッダ・デバイスの上面から隔てられるように、開口のサイズは、ダイのサイズより僅かに小さくてもよい。後者の場合、熱伝導性が高い材料を、開口内にダイの下面およびヒート・スプレッダ・デバイスの上面と接触して配置することができる。これらの構成はともに、図１に示されるようにヒート・スプレッダ・デバイスがダイの上方に配置された場合の熱経路の長さと比較して、ダイからダイの下方に配置されたヒート・スプレッダ・デバイスまでの熱経路の長さを大きく短縮する。
ヒート・スプレッダ・デバイスが結合される前に、開口を形成する必要がないことにも留意されたい。開口が基板に形成される前に、ヒート・スプレッダ・デバイスを結合することができる。したがって、ブロック７０とブロック８０の順序は、図５に示される順序と逆であってもよい。
図６は、本発明の説明的な一実施形態による、ＩＣデバイスをパッケージし、ＳＭＴによるＰＣＢへの実装のためにそれを準備するための組み立て工程を表すフローチャートを示している。図６に示されたフローチャートは、テープ材料を除去する工程を表すブロック５９が追加された点、ならびにヒート・スプレッダ・デバイスを結合し、アタッチメント材料を硬化させる工程を表すブロック８２および８３が追加された点を除いて、図４に示されたフローチャートと同じである。その理由は、本発明のこの実施形態によれば、ヒート・スプレッダ・デバイスはモールディング工程が実行された後に、好ましくはシングレーション工程が実行された後に結合されるためである。この実施形態によれば、基板３４の下面は、基板３４の下面を接着テープ材料の薄層で覆うことによって、プリテーピングされる。接着テープ材料の使用は、モールディング工程（ブロック５８）前にダイをテープ材料に直接取り付けることを可能にするので有利である。このプリテーピング工程は、ウェーハ・レベルまたはダイ・レベルで実行することができる。本発明は、基板がいつプリテーピングされるかに関して限定されない。
ブロック５８によって表されるモールディング工程が実行された後、ブロック５９によって示されるように、基板およびダイの下面に接着材料を残して、テープ材料が除去される。ブロック６４によって表されるシングレーション工程が実行された後、ブロック８２によって示されるように、ヒート・スプレッダ・デバイスの上面が、基板およびダイの下面に配置された接着材料に接触して配置される。その後、ブロック８３によって示されるように、接着アタッチメント材料が、硬化され、それによって、ヒート・スプレッダ・デバイスを基板に結合する。本発明は、ブロック５９、８２、８３によって表されるステップがいつ実行されるかに関して限定されない。モールディング工程が実行された後にこれらのステップを実行することによって、モールド・ブリードが発生する可能性は、減少または排除される。
図７は、基板の下面をプリテーピングし、基板に開口を形成するための、説明的な一実施形態による、本発明の工程を表すフローチャートを示している。ブロック１１０によって示されるように、開口が、ＩＣデバイスの下部のＩＣデバイスの基板に形成される。この開口は、ダイ配置位置に形成される。開口は、組み立て工程前にウェーハ・レベルで、またはパッケージ組み立て工程中にダイ・レベルで実行することができる。ダイは、開口が基板に形成されるとき、すでに基板に取り付けられていてもよく、または取り付けられていなくてもよい。例えば、開口は、ブロック５１に対応するバック・グラインド工程が実行された後、ブロック５２によって表されるダイシング工程が実行される前に、形成することができる。代替として、開口は、例えば、ブロック５５によって表されるワイヤ・ボンディング工程が実行された後、ブロック５８によって表されるモールディング工程が実行される前に、実行することができる。本発明は、開口がいつ形成されるかに関して限定されない。
基板に開口が形成された後、ブロック１２０によって示されるように、接着テープ材料が、基板の下面に配置される。プリテーピング工程が実行される前に、開口を形成する必要がないことに留意されたい。プリテーピング工程が実行された後に、開口を形成するすることができる。したがって、ブロック１１０とブロック１２０の順序は、図７に示される順序に関して逆転することができる。
本発明の原理および概念を説明する目的で、いくつかの説明的な実施形態を参照しながら、本発明が説明されたことに留意されたい。本発明は、これらの実施形態に限定されない。本明細書で説明された実施形態に変更を施すことができ、そのようなすべての変更は、本発明の範囲内にある。

Claims (7)

  1. 集積回路（ＩＣ）パッケージにおいて熱を放散させるための方法であって、
    ダイ配置位置において基板に開口を形成することと、
    前記開口および前記基板の下面の少なくとも一部を接着テープ材料で覆うことと、
    前記開口および前記基板の下面を前記接着テープ材料で覆った後、前記基板の前記下面の少なくとも一部に接着材料を残して前記テープ材料を除去することと、
    前記接着材料が硬化するときに、ヒート・スプレッダ・デバイスの上面が前記基板の前記下面に結合するように、前記ヒート・スプレッダ・デバイスの前記上面を前記基板の前記下面の前記接着材料に接触して配置することと、
    を含む方法。
  2. ダイ・アタッチ工程を実行することをさらに含み、前記ダイ・アタッチ工程中に、前記ＩＣダイの下面が、前記基板に形成された前記開口を通して前記ヒート・スプレッダ・デバイスの前記上面に結合される請求項１に記載の方法。
  3. ダイ・アタッチ工程を実行することをさらに含み、前記ダイ・アタッチ工程中に、ＩＣダイの下面の一部が、前記ヒート・スプレッダ・デバイスの前記上面の上方で前記開口に配置されるように、前記開口を覆って前記基板の上面に結合される請求項１に記載の方法。
  4. ボンディング工程を実行することをさらに含み、前記ボンディング工程中に、１つまたは複数の導体の第１の終端が、前記ダイの上面の１つまたは複数の導電パッドに接続され、前記１つまたは複数の導体の第２の終端が、リードフレームの１つまたは複数の導電リードに接続され、
    モールディング工程を実行することをさらに含み、前記モールディング工程中に、少なくとも前記ダイの前記上面と、前記１つまたは複数の導体が、モールディング・コンパウンドに覆われ、１つまたは複数の型板が、前記コンパウンドを成形するために使用される請求項２に記載の方法。
  5. 前記モールディング工程が実行された後に、前記テープ材料が、除去され、前記ヒート・スプレッダ・デバイスの前記上面が、前記基板の前記下面に結合される、請求項４に記載の方法。
  6. 前記モールディング工程が実行される前に、前記テープ材料が、除去され、前記ヒート・スプレッダ・デバイスの前記上面が、前記基板の前記下面に結合される、請求項４に記載の方法。
  7. 前記ダイ・アタッチ工程が実行された後に、前記テープ材料が、除去され、前記ヒート・スプレッダ・デバイスの前記上面が、前記基板の前記下面に結合される、請求項４に記載の方法。
JP2009541271A 2006-12-12 2006-12-12 集積回路パッケージおよび集積回路パッケージにおいて熱を放散させるための方法 Expired - Fee Related JP5425637B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2006/047360 WO2008073084A1 (en) 2006-12-12 2006-12-12 An integrated circuit package and a method for dissipating heat in an integrated circuit package

Publications (2)

Publication Number Publication Date
JP2010512658A JP2010512658A (ja) 2010-04-22
JP5425637B2 true JP5425637B2 (ja) 2014-02-26

Family

ID=37983633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009541271A Expired - Fee Related JP5425637B2 (ja) 2006-12-12 2006-12-12 集積回路パッケージおよび集積回路パッケージにおいて熱を放散させるための方法

Country Status (5)

Country Link
US (1) US8859333B2 (ja)
JP (1) JP5425637B2 (ja)
KR (1) KR101398533B1 (ja)
CN (1) CN101584044B (ja)
WO (1) WO2008073084A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928548B2 (en) * 2008-01-07 2011-04-19 International Business Machines Corporation Silicon heat spreader mounted in-plane with a heat source and method therefor
TWI422058B (zh) * 2008-03-04 2014-01-01 Everlight Electronics Co Ltd 發光二極體封裝結構與其製造方法
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
US9093415B2 (en) * 2013-09-25 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with heat spreader and method of manufacture thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5441684A (en) * 1993-09-24 1995-08-15 Vlsi Technology, Inc. Method of forming molded plastic packages with integrated heat sinks
JP3617072B2 (ja) 1994-04-05 2005-02-02 凸版印刷株式会社 チップキャリア
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
CN2369355Y (zh) * 1999-02-09 2000-03-15 日月光半导体制造股份有限公司 半导体装置的封胶体装置
JP2000232186A (ja) * 1999-02-09 2000-08-22 Seiko Epson Corp 半導体装置およびその製造方法
AU2002217987A1 (en) * 2000-12-01 2002-06-11 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
TW526600B (en) * 2002-02-08 2003-04-01 United Test Ct Inc Semiconductor device including a heat spreader
TWI230449B (en) 2002-02-26 2005-04-01 Orient Semiconductor Elect Ltd High heat dissipation micro package of semiconductor chip
US6900535B2 (en) 2002-05-01 2005-05-31 Stmicroelectronics, Inc. BGA/LGA with built in heat slug/spreader
TW582106B (en) * 2003-02-19 2004-04-01 Advanced Semiconductor Eng Package and manufacturing method thereof
KR20050001930A (ko) 2003-06-28 2005-01-07 삼성전기주식회사 고밀도 칩 스케일 패키지 및 그 제조 방법
US20070273023A1 (en) * 2006-05-26 2007-11-29 Broadcom Corporation Integrated circuit package having exposed thermally conducting body
US7554194B2 (en) * 2006-11-08 2009-06-30 Amkor Technology, Inc. Thermally enhanced semiconductor package

Also Published As

Publication number Publication date
KR20090089399A (ko) 2009-08-21
CN101584044A (zh) 2009-11-18
WO2008073084A1 (en) 2008-06-19
US20100120206A1 (en) 2010-05-13
KR101398533B1 (ko) 2014-05-27
US8859333B2 (en) 2014-10-14
JP2010512658A (ja) 2010-04-22
CN101584044B (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
US6979594B1 (en) Process for manufacturing ball grid array package
JP3619773B2 (ja) 半導体装置の製造方法
US6489218B1 (en) Singulation method used in leadless packaging process
US6400004B1 (en) Leadless semiconductor package
JP3420057B2 (ja) 樹脂封止型半導体装置
US7378298B2 (en) Method of making stacked die package
US20050037618A1 (en) Singulation method used in leadless packaging process
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
US20030106212A1 (en) Method of attaching a heat sink to an IC package
US8354739B2 (en) Thin semiconductor package and method for manufacturing same
KR20060126645A (ko) 집적 회로 다이를 패키징하는 방법
JP5425637B2 (ja) 集積回路パッケージおよび集積回路パッケージにおいて熱を放散させるための方法
US7282395B2 (en) Method of making exposed pad ball grid array package
US9613941B2 (en) Exposed die power semiconductor device
US6687983B2 (en) Non leadframe clamping for matrix leadless leadframe package molding
CN217334014U (zh) 半导体器件
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP2004172647A (ja) 半導体装置
TW432646B (en) Manufacturing method for semiconductor chip packaging structure with no outer leads
JP2022173569A (ja) 半導体装置
JP2013165304A (ja) 半導体装置の製造方法
JPH11274360A (ja) 半導体装置及びその製造方法
JP3606440B2 (ja) 半導体装置
JP2002237545A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120501

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees