JP2002141454A - パワーｍｏｓｆｅｔ - Google Patents
パワーｍｏｓｆｅｔInfo
- Publication number
- JP2002141454A JP2002141454A JP2001252530A JP2001252530A JP2002141454A JP 2002141454 A JP2002141454 A JP 2002141454A JP 2001252530 A JP2001252530 A JP 2001252530A JP 2001252530 A JP2001252530 A JP 2001252530A JP 2002141454 A JP2002141454 A JP 2002141454A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- source
- header
- inner lead
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 外部抵抗分、熱抵抗を抑制したＭＯＳＦＥＴ
を提供する。 【解決手段】 ＭＯＳＦＥＴ回路が作り込まれたペレッ
ト１０のドレイン用電極パッド２１はヘッダ４１に高融
点半田によって接続し、ペレット１０のゲート用電極パ
ッド１９およびソース用電極パッド２０はインナリード
３６、３７に低融点半田の半田バンプからなる接続部２
５、２６によって接続する。ソース用インナリード３７
には複数の分岐部を設け、各分岐部にそれぞれ形成した
複数個の接続部２６でソース用電極パッド２０に接続す
る。 【効果】 ソース電極が複数個のバンプ接続部でインナ
リードに接続されることで、大電流のソース電極の電気
抵抗が小さくなるため、外部抵抗分を効果的に抑制でき
る。ソース用インナリードの分岐部で熱応力を吸収でき
るため、各分岐部に配設された複数のバンプからなる接
続部をソース電極に適正に形成できる。
を提供する。 【解決手段】 ＭＯＳＦＥＴ回路が作り込まれたペレッ
ト１０のドレイン用電極パッド２１はヘッダ４１に高融
点半田によって接続し、ペレット１０のゲート用電極パ
ッド１９およびソース用電極パッド２０はインナリード
３６、３７に低融点半田の半田バンプからなる接続部２
５、２６によって接続する。ソース用インナリード３７
には複数の分岐部を設け、各分岐部にそれぞれ形成した
複数個の接続部２６でソース用電極パッド２０に接続す
る。 【効果】 ソース電極が複数個のバンプ接続部でインナ
リードに接続されることで、大電流のソース電極の電気
抵抗が小さくなるため、外部抵抗分を効果的に抑制でき
る。ソース用インナリードの分岐部で熱応力を吸収でき
るため、各分岐部に配設された複数のバンプからなる接
続部をソース電極に適正に形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、電気抵抗の低減技術に関し、例えば、単体
のパワートランジスタやパワー集積回路装置（以下、パ
ワーＩＣという。）等の高出力で高発熱の半導体装置に
利用して有効なものに関する。
技術、特に、電気抵抗の低減技術に関し、例えば、単体
のパワートランジスタやパワー集積回路装置（以下、パ
ワーＩＣという。）等の高出力で高発熱の半導体装置に
利用して有効なものに関する。
【０００２】
【従来の技術】一般に、パワートランジスタやパワーＩ
Ｃ等の高出力で高発熱の半導体装置は、電池駆動装置の
電源やスイッチ、自動車電装品、モータ駆動用制御装置
等の電子機器や電気機器のあらゆる分野に使用されてい
る。このような高出力で高発熱の半導体装置のうち従来
のパワートランジスタを述べてある例として、特開昭５
９−２５２５６号公報がある。このパワートランジスタ
は、リードフレームに放熱のためのヘッダが一体的に形
成されており、このヘッダの上にペレットが固定されて
いるとともに、このペレットの電極パッドとインナリー
ドとがボンディングワイヤによって電気的に接続されて
おり、ペレット、インナリード群およびヘッダの一部が
樹脂封止体によって樹脂封止されている。
Ｃ等の高出力で高発熱の半導体装置は、電池駆動装置の
電源やスイッチ、自動車電装品、モータ駆動用制御装置
等の電子機器や電気機器のあらゆる分野に使用されてい
る。このような高出力で高発熱の半導体装置のうち従来
のパワートランジスタを述べてある例として、特開昭５
９−２５２５６号公報がある。このパワートランジスタ
は、リードフレームに放熱のためのヘッダが一体的に形
成されており、このヘッダの上にペレットが固定されて
いるとともに、このペレットの電極パッドとインナリー
ドとがボンディングワイヤによって電気的に接続されて
おり、ペレット、インナリード群およびヘッダの一部が
樹脂封止体によって樹脂封止されている。
【０００３】
【発明が解決しようとする課題】従来のパワートランジ
スタにおいては、ボンディングワイヤの電気抵抗分およ
びペレットのアルミニウム配線の電気抵抗分（以下、外
部抵抗分という。）と、ペレット内部の抵抗分（以下、
内部抵抗分という。）との合計がパワートランジスタ全
体のオン抵抗になる。ここで、内部抵抗分が大きい段階
においては外部抵抗分が問題になることは殆どなかっ
た。ところが、技術革新が進展し、内部抵抗分が小さく
改善されて外部抵抗分の大きさが全体の５０％程度を越
える段階になると、外部抵抗分を無視することができな
い状況になる。
スタにおいては、ボンディングワイヤの電気抵抗分およ
びペレットのアルミニウム配線の電気抵抗分（以下、外
部抵抗分という。）と、ペレット内部の抵抗分（以下、
内部抵抗分という。）との合計がパワートランジスタ全
体のオン抵抗になる。ここで、内部抵抗分が大きい段階
においては外部抵抗分が問題になることは殆どなかっ
た。ところが、技術革新が進展し、内部抵抗分が小さく
改善されて外部抵抗分の大きさが全体の５０％程度を越
える段階になると、外部抵抗分を無視することができな
い状況になる。
【０００４】本発明の目的は、外部抵抗分を抑制するこ
とができる半導体装置の製造方法を提供することにあ
る。
とができる半導体装置の製造方法を提供することにあ
る。
【０００５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００７】すなわち、前記した課題を解決するための
半導体装置の製造方法は、電子回路要素が作り込まれて
小形の平板形状に形成された半導体ペレットが準備され
る工程と、複数本のインナリードが連結されたリードフ
レームが準備される工程と、熱伝導性の良好な材料が用
いられて前記半導体ペレットよりも大きい形状に形成さ
れたヘッダが準備される工程と、前記ヘッダに前記半導
体ペレットが電子回路要素を作り込まれた側と反対側の
主面を結合される工程と、前記各インナリードが前記半
導体ペレットにインナリード側または半導体ペレット側
のバンプによって形成された接続部により電気的かつ機
械的に接続される工程と、前記ヘッダが結合され前記イ
ンナリード群が接続された半導体ペレット、インナリー
ド群およびヘッダの一部を樹脂封止する樹脂封止体が成
形される工程と、を備えていることを特徴とする。
半導体装置の製造方法は、電子回路要素が作り込まれて
小形の平板形状に形成された半導体ペレットが準備され
る工程と、複数本のインナリードが連結されたリードフ
レームが準備される工程と、熱伝導性の良好な材料が用
いられて前記半導体ペレットよりも大きい形状に形成さ
れたヘッダが準備される工程と、前記ヘッダに前記半導
体ペレットが電子回路要素を作り込まれた側と反対側の
主面を結合される工程と、前記各インナリードが前記半
導体ペレットにインナリード側または半導体ペレット側
のバンプによって形成された接続部により電気的かつ機
械的に接続される工程と、前記ヘッダが結合され前記イ
ンナリード群が接続された半導体ペレット、インナリー
ド群およびヘッダの一部を樹脂封止する樹脂封止体が成
形される工程と、を備えていることを特徴とする。
【０００８】前記した手段によれば、各インナリードが
半導体ペレットに各接続部によって直接的に接続されて
いるため、ボンディングワイヤによる電気的接続に比べ
て外部抵抗分が大幅に低減されることになる。また、ヘ
ッダはインナリード群とは別体になっているため、イン
ナリードの材質に無関係に放熱性能の良好な材質を用い
てヘッダを形成することにより、ヘッダの放熱性能を高
めることができる。
半導体ペレットに各接続部によって直接的に接続されて
いるため、ボンディングワイヤによる電気的接続に比べ
て外部抵抗分が大幅に低減されることになる。また、ヘ
ッダはインナリード群とは別体になっているため、イン
ナリードの材質に無関係に放熱性能の良好な材質を用い
てヘッダを形成することにより、ヘッダの放熱性能を高
めることができる。
【０００９】
【発明の実施の形態】図１は本発明の一実施形態である
半導体装置の製造方法によって製造されたパワーＭＯＳ
ＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）
は正面断面図である。図２以降は本発明の一実施形態で
あるパワーＭＯＳＦＥＴの製造方法を説明するための各
説明図である。
半導体装置の製造方法によって製造されたパワーＭＯＳ
ＦＥＴを示しており、（ａ）は一部切断平面図、（ｂ）
は正面断面図である。図２以降は本発明の一実施形態で
あるパワーＭＯＳＦＥＴの製造方法を説明するための各
説明図である。
【００１０】本実施形態において、本発明に係る半導体
装置の製造方法は、パワーＭＯＳＦＥＴ（以下、トラン
ジスタという。）の製造方法として構成されている。こ
のトランジスタ１は、ＭＯＳＦＥＴ回路が作り込まれ小
形の平板形状に形成された半導体ペレット（以下、ペレ
ットという。）１０と、ＭＯＳＦＥＴ回路を電気的に外
部に引き出すための３本のインナリード３５、３６、３
７と、放熱性能を高めるためのヘッダ４１と、ペレット
１０、インナリード群およびヘッダ４１の一部を樹脂封
止する樹脂封止体４４とを備えている。ペレット１０の
回路要素が作り込まれた側の主面（以下、上面とす
る。）には各インナリード３５、３６、３７がバンプか
ら形成された接続部２５、２６、２７によって電気的か
つ機械的に接続されている。また、ペレット１０の反対
側の主面である下面にはヘッダ４１が結合されている。
そして、このトランジスタ１は以下に述べるような製造
方法によって製造されている。
装置の製造方法は、パワーＭＯＳＦＥＴ（以下、トラン
ジスタという。）の製造方法として構成されている。こ
のトランジスタ１は、ＭＯＳＦＥＴ回路が作り込まれ小
形の平板形状に形成された半導体ペレット（以下、ペレ
ットという。）１０と、ＭＯＳＦＥＴ回路を電気的に外
部に引き出すための３本のインナリード３５、３６、３
７と、放熱性能を高めるためのヘッダ４１と、ペレット
１０、インナリード群およびヘッダ４１の一部を樹脂封
止する樹脂封止体４４とを備えている。ペレット１０の
回路要素が作り込まれた側の主面（以下、上面とす
る。）には各インナリード３５、３６、３７がバンプか
ら形成された接続部２５、２６、２７によって電気的か
つ機械的に接続されている。また、ペレット１０の反対
側の主面である下面にはヘッダ４１が結合されている。
そして、このトランジスタ１は以下に述べるような製造
方法によって製造されている。
【００１１】以下、本発明の一実施形態であるトランジ
スタの製造方法を説明する。この説明により、前記トラ
ンジスタ１についての構成の詳細が明らかにされる。
スタの製造方法を説明する。この説明により、前記トラ
ンジスタ１についての構成の詳細が明らかにされる。
【００１２】このトランジスタの製造方法においては、
図２に示されているペレット１０、図３に示されている
多連リードフレーム３０および図４に示されているヘッ
ダが、ペレット準備工程、リードフレーム準備工程およ
びヘッダ準備工程においてそれぞれ準備される。
図２に示されているペレット１０、図３に示されている
多連リードフレーム３０および図４に示されているヘッ
ダが、ペレット準備工程、リードフレーム準備工程およ
びヘッダ準備工程においてそれぞれ準備される。
【００１３】図２に示されているペレット１０は、半導
体装置の製造工程における所謂前工程においてウエハ状
態にてパワーＭＯＳＦＥＴ回路を適宜作り込まれた後
に、小さい正方形の薄板形状に分断（ダイシング）され
ることにより、製作されたものである。このペレット１
０はサブストレート１１を備えており、サブストレート
１１の上にはポリシリコンによってゲート１２が下敷き
シリコン酸化膜１３を介して形成されている。サブスト
レート１１におけるゲート１２の外側に対応するサブス
トレート１１の内部には半導体拡散層部としてのソース
１４が形成されており、サブストレート１１の下部には
ドレイン１５が形成されている。
体装置の製造工程における所謂前工程においてウエハ状
態にてパワーＭＯＳＦＥＴ回路を適宜作り込まれた後
に、小さい正方形の薄板形状に分断（ダイシング）され
ることにより、製作されたものである。このペレット１
０はサブストレート１１を備えており、サブストレート
１１の上にはポリシリコンによってゲート１２が下敷き
シリコン酸化膜１３を介して形成されている。サブスト
レート１１におけるゲート１２の外側に対応するサブス
トレート１１の内部には半導体拡散層部としてのソース
１４が形成されており、サブストレート１１の下部には
ドレイン１５が形成されている。
【００１４】サブストレート１１の上にはＣＶＤ酸化膜
等からなる絶縁膜１６がゲート１２およびソース１４を
被覆するように形成されており、この絶縁膜１６におけ
るゲート１２に対向する位置にはゲート用コンタクトホ
ール１７が１個、ゲート１２に貫通するように開設され
ている。また、絶縁膜１６におけるソース１４に対向す
る領域にはソース用コンタクトホール１８が３個、ゲー
ト用コンタクトホール１７の片脇において直交する方向
に並べられてソース１４にそれぞれ貫通するように開設
されている。
等からなる絶縁膜１６がゲート１２およびソース１４を
被覆するように形成されており、この絶縁膜１６におけ
るゲート１２に対向する位置にはゲート用コンタクトホ
ール１７が１個、ゲート１２に貫通するように開設され
ている。また、絶縁膜１６におけるソース１４に対向す
る領域にはソース用コンタクトホール１８が３個、ゲー
ト用コンタクトホール１７の片脇において直交する方向
に並べられてソース１４にそれぞれ貫通するように開設
されている。
【００１５】さらに、ゲート用コンタクトホール１７の
内部にはゲート用電極パッド１９が形成され、各ソース
用コンタクトホール１８の内部にはソース用電極パッド
２０がそれぞれ形成されている。これら電極パッド１
９、２０は、アルミニウム材料（アルミニウムまたはそ
の合金）がスパッタリング蒸着等の適当な手段により絶
縁膜１６の上に被着された後に、写真食刻法によってパ
ターンニングされて形成されたものである。つまり、絶
縁膜１６の上に被着されたアルミニウム材料は各コンタ
クトホール１７、１８の内部にそれぞれ充填されるた
め、この充填部によってそれぞれ形成された電極パッド
１９、２０はゲート１２およびソース１４とにそれぞれ
電気的に接続された状態になっている。他方、サブスト
レート１１の下面にはドレイン１５用の電極パッド２１
がアルミニウム材料を被着されている。
内部にはゲート用電極パッド１９が形成され、各ソース
用コンタクトホール１８の内部にはソース用電極パッド
２０がそれぞれ形成されている。これら電極パッド１
９、２０は、アルミニウム材料（アルミニウムまたはそ
の合金）がスパッタリング蒸着等の適当な手段により絶
縁膜１６の上に被着された後に、写真食刻法によってパ
ターンニングされて形成されたものである。つまり、絶
縁膜１６の上に被着されたアルミニウム材料は各コンタ
クトホール１７、１８の内部にそれぞれ充填されるた
め、この充填部によってそれぞれ形成された電極パッド
１９、２０はゲート１２およびソース１４とにそれぞれ
電気的に接続された状態になっている。他方、サブスト
レート１１の下面にはドレイン１５用の電極パッド２１
がアルミニウム材料を被着されている。
【００１６】ゲート用電極パッド１９および３個のソー
ス用電極パッド２０の上には、リンシリケートガラスや
ポリイミド系樹脂等の絶縁材料からなる保護膜２４が被
着されており、保護膜２４のゲート用電極パッド１９お
よびソース用電極パッド２０にそれぞれ対向する位置に
はゲート用バンプ２２および各ソース用バンプ２３がそ
れぞれ突設されている。これらバンプ２２、２３は、チ
タン（Ｔｉ）等からなる第１下地層２２ａ、２３ａと、
パラジウム（Ｐｄ）等からなる第２下地層２２ｂ、２３
ｂと、はんだ（Ｓｎ−Ｐｂ）からなる本体２２ｃ、２３
ｃとから構成されている。
ス用電極パッド２０の上には、リンシリケートガラスや
ポリイミド系樹脂等の絶縁材料からなる保護膜２４が被
着されており、保護膜２４のゲート用電極パッド１９お
よびソース用電極パッド２０にそれぞれ対向する位置に
はゲート用バンプ２２および各ソース用バンプ２３がそ
れぞれ突設されている。これらバンプ２２、２３は、チ
タン（Ｔｉ）等からなる第１下地層２２ａ、２３ａと、
パラジウム（Ｐｄ）等からなる第２下地層２２ｂ、２３
ｂと、はんだ（Ｓｎ−Ｐｂ）からなる本体２２ｃ、２３
ｃとから構成されている。
【００１７】図３に示されている多連リードフレーム３
０は、鉄−ニッケル合金や燐青銅或いはヘッダと同じ材
質の銅合金等の導電性が良好な材料からなる薄板が用い
られて、打抜きプレス加工またはエッチング加工等の適
当な手段により一体成形されている。この多連リードフ
レーム３０の表面には錫（Ｓｎ）、金（Ａｕ）、はんだ
（Ｓｎ−Ｐｂ）等を用いためっき処理が、ペレット１０
に突設されたバンプ２２、２３による電気的かつ機械的
接続作用が適正に実施されるように被着されている（図
示せず）。この多連リードフレーム３０には複数の単位
リードフレーム３１が一方向に１列に並設されている。
但し、一単位のみが図示されている。
０は、鉄−ニッケル合金や燐青銅或いはヘッダと同じ材
質の銅合金等の導電性が良好な材料からなる薄板が用い
られて、打抜きプレス加工またはエッチング加工等の適
当な手段により一体成形されている。この多連リードフ
レーム３０の表面には錫（Ｓｎ）、金（Ａｕ）、はんだ
（Ｓｎ−Ｐｂ）等を用いためっき処理が、ペレット１０
に突設されたバンプ２２、２３による電気的かつ機械的
接続作用が適正に実施されるように被着されている（図
示せず）。この多連リードフレーム３０には複数の単位
リードフレーム３１が一方向に１列に並設されている。
但し、一単位のみが図示されている。
【００１８】単位リードフレーム３１は位置決め孔３２
ａが開設されている外枠３２を一対備えており、両外枠
は所定の間隔で平行になるように配されて一連にそれぞ
れ延設されている。隣合う単位リードフレーム３１、３
１間には一対のセクション枠３３が両外枠３２、３２の
間に互いに平行に配されて一体的に架設されており、こ
れら外枠、セクション枠によって形成される略長方形の
枠体（フレーム）内に単位リードフレーム３１が構成さ
れている。
ａが開設されている外枠３２を一対備えており、両外枠
は所定の間隔で平行になるように配されて一連にそれぞ
れ延設されている。隣合う単位リードフレーム３１、３
１間には一対のセクション枠３３が両外枠３２、３２の
間に互いに平行に配されて一体的に架設されており、こ
れら外枠、セクション枠によって形成される略長方形の
枠体（フレーム）内に単位リードフレーム３１が構成さ
れている。
【００１９】各単位リードフレーム（以下、リードフレ
ームということがある。）３１において、両セクション
枠の間にはダム部材３４が略中央部において直交されて
一体的に架設されている。ダム部材３４には３本のイン
ナリード３５、３６、３７が長さ方向に等間隔に配され
て、一方向に直角にそれぞれ突設されている。中央のイ
ンナリード３５（以下、第１インナリードという。）の
先端部には、ドレイン用接続部片３５ａが厚さ方向にＬ
字形状に屈曲されて形成されている。一方の片脇のイン
ナリード３６（以下、第２インナリードという。）の先
端部には、ゲート用接続部片３６ａが同一平面内でく字
形状に形成されている。他方の片脇のインナリード（以
下、第３インナリードという。）３７の先端部には、ソ
ース用接続部片３７ａが同一平面内でヨ字形状に形成さ
れている。
ームということがある。）３１において、両セクション
枠の間にはダム部材３４が略中央部において直交されて
一体的に架設されている。ダム部材３４には３本のイン
ナリード３５、３６、３７が長さ方向に等間隔に配され
て、一方向に直角にそれぞれ突設されている。中央のイ
ンナリード３５（以下、第１インナリードという。）の
先端部には、ドレイン用接続部片３５ａが厚さ方向にＬ
字形状に屈曲されて形成されている。一方の片脇のイン
ナリード３６（以下、第２インナリードという。）の先
端部には、ゲート用接続部片３６ａが同一平面内でく字
形状に形成されている。他方の片脇のインナリード（以
下、第３インナリードという。）３７の先端部には、ソ
ース用接続部片３７ａが同一平面内でヨ字形状に形成さ
れている。
【００２０】ダム部材３４には３本のアウタリード３
８、３９、４０が３本のインナリード３５、３６、３７
に対向する各位置に配されて、それらインナリードと直
線状に連続するようにそれぞれ突設されている。そし
て、隣合うアウタリード同士および両セクション枠３
３、３３との間には、後述する樹脂封止体の成形に際し
てレジンの流れを堰き止めるためのダム３４ａがそれぞ
れ形成されている。
８、３９、４０が３本のインナリード３５、３６、３７
に対向する各位置に配されて、それらインナリードと直
線状に連続するようにそれぞれ突設されている。そし
て、隣合うアウタリード同士および両セクション枠３
３、３３との間には、後述する樹脂封止体の成形に際し
てレジンの流れを堰き止めるためのダム３４ａがそれぞ
れ形成されている。
【００２１】図４に示されているヘッダ４１は銅材料
（銅または銅合金）等の導電性および熱伝導性の良好な
材料が用いられて、ペレット１０よりも大きな長方形の
板形状に形成されている。ヘッダ４１にはこのトランジ
スタをプリント配線基板等に取り付けるための取付孔４
２が、一方の短辺付近において中央部に配されて厚さ方
向に貫通するように開設されている。
（銅または銅合金）等の導電性および熱伝導性の良好な
材料が用いられて、ペレット１０よりも大きな長方形の
板形状に形成されている。ヘッダ４１にはこのトランジ
スタをプリント配線基板等に取り付けるための取付孔４
２が、一方の短辺付近において中央部に配されて厚さ方
向に貫通するように開設されている。
【００２２】以上のようにして予め準備されたペレット
１０とヘッダ４１とは、ペレットボンディング工程にお
いて、ヘッダ４１の一方の主面（以下、上面とする。）
にペレット１０のドレイン用電極パッド２１側の主面が
ペレットボンディング層としてのはんだ付け層４３によ
りボンディングされる。はんだ付け層４３を形成するは
んだ材料としては、ペレット１０のバンプ２２、２３に
使用されたはんだ材料の融点以上の融点を有するはんだ
材料が使用される。また、はんだ付け層４３の形成方法
としては、ヘッダ４１の上面に載置されたはんだ箔（図
示せず）にペレット１０を押接させた状態で加熱させる
方法を、使用することができる。
１０とヘッダ４１とは、ペレットボンディング工程にお
いて、ヘッダ４１の一方の主面（以下、上面とする。）
にペレット１０のドレイン用電極パッド２１側の主面が
ペレットボンディング層としてのはんだ付け層４３によ
りボンディングされる。はんだ付け層４３を形成するは
んだ材料としては、ペレット１０のバンプ２２、２３に
使用されたはんだ材料の融点以上の融点を有するはんだ
材料が使用される。また、はんだ付け層４３の形成方法
としては、ヘッダ４１の上面に載置されたはんだ箔（図
示せず）にペレット１０を押接させた状態で加熱させる
方法を、使用することができる。
【００２３】次に、インナリードボンディング工程にお
いて図５に示されているように、ペレット１０のヘッダ
４１と反対側の主面にインナリード群がボンディングさ
れる。この際、多連リードフレーム３０はインナリード
ボンディング装置（図示せず）を一方向に歩進送りされ
る。そして、歩進送りされる多連リードフレーム３０の
途中に配設されているインナリードボンディングステー
ジにおいて、ペレット３０は単位リードフレーム３１に
下方から対向されるとともに、各バンプ２２および２３
が各インナリード３６および３７の接続部片３６ａ、３
７ａにそれぞれ整合されてボンディング工具により熱圧
着されることにより、多連リードフレーム３０に組み付
けられる。
いて図５に示されているように、ペレット１０のヘッダ
４１と反対側の主面にインナリード群がボンディングさ
れる。この際、多連リードフレーム３０はインナリード
ボンディング装置（図示せず）を一方向に歩進送りされ
る。そして、歩進送りされる多連リードフレーム３０の
途中に配設されているインナリードボンディングステー
ジにおいて、ペレット３０は単位リードフレーム３１に
下方から対向されるとともに、各バンプ２２および２３
が各インナリード３６および３７の接続部片３６ａ、３
７ａにそれぞれ整合されてボンディング工具により熱圧
着されることにより、多連リードフレーム３０に組み付
けられる。
【００２４】すなわち、各バンプ２２、２３が各インナ
リード３６、３７に加熱下で押接されると、バンプ本体
２２ｃ、２３ｃのはんだが溶融して各インナリード３６
および３７に溶着する。そして、はんだが固化した後
に、ペレット１０のゲート用電極パッド１９および各ソ
ース用電極パッド２０と第２インナリード３６および第
３インナリード３７との間には、ゲート用接続部２５お
よびソース用接続部２６がそれぞれ形成される。ゲート
用接続部２５によってゲート用電極パッド１９と第２イ
ンナリード３６とが電気的かつ機械的に接続され、ソー
ス用接続部２６によってソース用電極パッド２０と第３
インナリード３７とが電気的かつ機械的に接続された状
態になるとともに、これらの機械的接続によってペレッ
ト１０がリードフレーム３１に機械的に接続された状態
すなわち固定的に組み付けられた状態になる。
リード３６、３７に加熱下で押接されると、バンプ本体
２２ｃ、２３ｃのはんだが溶融して各インナリード３６
および３７に溶着する。そして、はんだが固化した後
に、ペレット１０のゲート用電極パッド１９および各ソ
ース用電極パッド２０と第２インナリード３６および第
３インナリード３７との間には、ゲート用接続部２５お
よびソース用接続部２６がそれぞれ形成される。ゲート
用接続部２５によってゲート用電極パッド１９と第２イ
ンナリード３６とが電気的かつ機械的に接続され、ソー
ス用接続部２６によってソース用電極パッド２０と第３
インナリード３７とが電気的かつ機械的に接続された状
態になるとともに、これらの機械的接続によってペレッ
ト１０がリードフレーム３１に機械的に接続された状態
すなわち固定的に組み付けられた状態になる。
【００２５】このインナリードボンディング作業に際し
て、第１インナリード３５のドレイン用接続部片３５ａ
はヘッダ４１の取付孔４２と反対側の短辺付近にはんだ
付けされる。このはんだ付け部によってドレイン用接続
部２７が形成された状態になり、ドレイン用接続部２７
によってペレット１０のドレイン電極パッド２１とヘッ
ダ４１とが電気的に接続された状態になる。
て、第１インナリード３５のドレイン用接続部片３５ａ
はヘッダ４１の取付孔４２と反対側の短辺付近にはんだ
付けされる。このはんだ付け部によってドレイン用接続
部２７が形成された状態になり、ドレイン用接続部２７
によってペレット１０のドレイン電極パッド２１とヘッ
ダ４１とが電気的に接続された状態になる。
【００２６】以上のようにして組み立てられたヘッダ付
きペレット１０と多連リードフレーム３０との組立体に
は、樹脂封止体成形工程においてエポキシ樹脂等の絶縁
性樹脂からなる樹脂封止体４４が、図６に示されている
トランスファ成形装置５０を使用されて各単位リードフ
レーム３１について同時成形される。
きペレット１０と多連リードフレーム３０との組立体に
は、樹脂封止体成形工程においてエポキシ樹脂等の絶縁
性樹脂からなる樹脂封止体４４が、図６に示されている
トランスファ成形装置５０を使用されて各単位リードフ
レーム３１について同時成形される。
【００２７】図６に示されているトランスファ成形装置
はシリンダ装置等（図示せず）によって互いに型締めさ
れる一対の上型５１と下型５２とを備えており、上型５
１と下型５２との合わせ面には上型キャビティー凹部５
３ａと、下型キャビティー凹部５３ｂとが互いに協働し
てキャビティー５３を形成するように複数組（１組のみ
が図示されている。）没設されている。また、上型キャ
ビティー凹部５３ａの天井面および下型キャビティー凹
部５３ｂの底面上には、樹脂封止体に取付孔を成形する
ための各取付孔成形用凸部６０ａ、６０ｂが互いに突合
するように、かつ、ヘッダ４１の取付孔４２と等しい平
面形状にそれぞれ突設されている。
はシリンダ装置等（図示せず）によって互いに型締めさ
れる一対の上型５１と下型５２とを備えており、上型５
１と下型５２との合わせ面には上型キャビティー凹部５
３ａと、下型キャビティー凹部５３ｂとが互いに協働し
てキャビティー５３を形成するように複数組（１組のみ
が図示されている。）没設されている。また、上型キャ
ビティー凹部５３ａの天井面および下型キャビティー凹
部５３ｂの底面上には、樹脂封止体に取付孔を成形する
ための各取付孔成形用凸部６０ａ、６０ｂが互いに突合
するように、かつ、ヘッダ４１の取付孔４２と等しい平
面形状にそれぞれ突設されている。
【００２８】上型５１の合わせ面にはポット５４が開設
されており、ポット５４にはシリンダ装置（図示せず）
により進退されるプランジャ５５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。下型５２の合わせ面にはカル５６がポット５
４との対向位置に配されて没設されているとともに、複
数条のランナ５７がポット５４にそれぞれ接続するよう
に放射状に配されて没設されている。各ランナ５７の他
端部は下側キャビティー凹部５３ｂにそれぞれ接続され
ており、その接続部分にはゲート５８がレジンをキャビ
ティー５３内に注入し得るように形成されている。ま
た、下型５２の合わせ面には逃げ凹所５９が単位リード
フレーム３１の厚みを逃げ得るように、多連リードフレ
ーム３０の外形よりも若干大きめの長方形で、その厚さ
と略等しい寸法の一定深さに没設されている。
されており、ポット５４にはシリンダ装置（図示せず）
により進退されるプランジャ５５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。下型５２の合わせ面にはカル５６がポット５
４との対向位置に配されて没設されているとともに、複
数条のランナ５７がポット５４にそれぞれ接続するよう
に放射状に配されて没設されている。各ランナ５７の他
端部は下側キャビティー凹部５３ｂにそれぞれ接続され
ており、その接続部分にはゲート５８がレジンをキャビ
ティー５３内に注入し得るように形成されている。ま
た、下型５２の合わせ面には逃げ凹所５９が単位リード
フレーム３１の厚みを逃げ得るように、多連リードフレ
ーム３０の外形よりも若干大きめの長方形で、その厚さ
と略等しい寸法の一定深さに没設されている。
【００２９】以上のように構成されたトランスファ成形
装置による樹脂封止体の成形作業について説明する。前
記構成にかかる組立体は下型５２に没設されている逃げ
凹所５９内に、ペレット１０が下型キャビティー凹部５
３ｂ内にそれぞれ収容されるように配されてセットされ
る。続いて、上型５１と下型５２とが型締めされ、ポッ
ト５４からプランジャ５５によりレジン６１がランナ５
７およびゲート５８を通じて各キャビティー５３に送給
されて圧入される。
装置による樹脂封止体の成形作業について説明する。前
記構成にかかる組立体は下型５２に没設されている逃げ
凹所５９内に、ペレット１０が下型キャビティー凹部５
３ｂ内にそれぞれ収容されるように配されてセットされ
る。続いて、上型５１と下型５２とが型締めされ、ポッ
ト５４からプランジャ５５によりレジン６１がランナ５
７およびゲート５８を通じて各キャビティー５３に送給
されて圧入される。
【００３０】注入後、レジン６１が熱硬化されて樹脂封
止体４４が成形されると、上型５１および下型５２は型
開きされるとともに、エジェクタ・ピン（図示せず）に
より樹脂封止体４４が離型される。
止体４４が成形されると、上型５１および下型５２は型
開きされるとともに、エジェクタ・ピン（図示せず）に
より樹脂封止体４４が離型される。
【００３１】図７は離型後の多連リードフレーム３０と
樹脂封止体４４との組立体を示している。この組立体の
樹脂封止体４４の内部には、ペレット１０、３本のイン
ナリード３５、３６、３７と共に、ペレット１０の下面
に結合されたヘッダ４１の一部も樹脂封止された状態に
なっている。この状態において、ヘッダ４１はそのペレ
ット取付面とは反対側の端面が樹脂封止体４４の表面か
ら露出した状態になっており、３本のアウタリード３
８、３９、４０は樹脂封止体４４の短辺側の一側面から
直角に突出した状態になっている。また、樹脂封止体４
４のヘッダ取付孔４２と対向する部位には、取付孔４５
が凸部６０ａ、６０ｂによって成形されて開設された状
態になっている。
樹脂封止体４４との組立体を示している。この組立体の
樹脂封止体４４の内部には、ペレット１０、３本のイン
ナリード３５、３６、３７と共に、ペレット１０の下面
に結合されたヘッダ４１の一部も樹脂封止された状態に
なっている。この状態において、ヘッダ４１はそのペレ
ット取付面とは反対側の端面が樹脂封止体４４の表面か
ら露出した状態になっており、３本のアウタリード３
８、３９、４０は樹脂封止体４４の短辺側の一側面から
直角に突出した状態になっている。また、樹脂封止体４
４のヘッダ取付孔４２と対向する部位には、取付孔４５
が凸部６０ａ、６０ｂによって成形されて開設された状
態になっている。
【００３２】以上のようにして樹脂封止体４４を成形さ
れた組立体は、リードフレーム切断工程において（図示
せず）、外枠３２、セクション枠３３、ダム３４ａを切
り落とされる。これにより、図１に示されているトラン
ジスタ１が製造されたことになる。
れた組立体は、リードフレーム切断工程において（図示
せず）、外枠３２、セクション枠３３、ダム３４ａを切
り落とされる。これにより、図１に示されているトラン
ジスタ１が製造されたことになる。
【００３３】前記実施形態によれば次の効果が得られ
る。 （１） 各インナリードをペレットに各接続部によって
電気的かつ機械的に接続することにより、ボンディング
ワイヤによる電気的接続を廃止することができるため、
ボンディングワイヤによる電気的接続に比べて外部抵抗
分を大幅に低減することができ、パワートランジスタの
性能を高めることができる。
る。 （１） 各インナリードをペレットに各接続部によって
電気的かつ機械的に接続することにより、ボンディング
ワイヤによる電気的接続を廃止することができるため、
ボンディングワイヤによる電気的接続に比べて外部抵抗
分を大幅に低減することができ、パワートランジスタの
性能を高めることができる。
【００３４】（２） また、ボンディングワイヤによる
接続を廃止することにより、パワートランジスタのパッ
ケージを小形軽量化することができるため、前記（１）
とあいまって、パワートランジスタの性能を高めること
ができる。
接続を廃止することにより、パワートランジスタのパッ
ケージを小形軽量化することができるため、前記（１）
とあいまって、パワートランジスタの性能を高めること
ができる。
【００３５】（３） ヘッダがインナリード群とは別体
になっているため、インナリードの材質に無関係に放熱
性能の良好な材質を用いてヘッダを形成することによ
り、ヘッダの放熱性能を高めることができ、また、イン
ナリードはヘッダの材質に無関係にインナリード特性に
最適の材質を選定することができ、パワートランジスタ
の品質および信頼性をより一層高めることができる。
になっているため、インナリードの材質に無関係に放熱
性能の良好な材質を用いてヘッダを形成することによ
り、ヘッダの放熱性能を高めることができ、また、イン
ナリードはヘッダの材質に無関係にインナリード特性に
最適の材質を選定することができ、パワートランジスタ
の品質および信頼性をより一層高めることができる。
【００３６】（４） ソース用電極パッドおよびソース
用インナリードの接続部片を複数個設けることにより、
ソースに大電流を流すことができるため、パワートラン
ジスタの性能をより一層高めることができる。
用インナリードの接続部片を複数個設けることにより、
ソースに大電流を流すことができるため、パワートラン
ジスタの性能をより一層高めることができる。
【００３７】（５） 樹脂封止体をトランスファ成形法
によって成形することにより、耐湿性能等の樹脂封止体
が備えるべき性能を高めることができるため、パワート
ランジスタの品質および信頼性を高めることができる。
によって成形することにより、耐湿性能等の樹脂封止体
が備えるべき性能を高めることができるため、パワート
ランジスタの品質および信頼性を高めることができる。
【００３８】図８は本発明の他の実施形態である半導体
装置の製造方法によって製造されたパワーＭＯＳＦＥＴ
を示しており、（ａ）は一部切断平面図、（ｂ）は正面
断面図である。
装置の製造方法によって製造されたパワーＭＯＳＦＥＴ
を示しており、（ａ）は一部切断平面図、（ｂ）は正面
断面図である。
【００３９】本実施形態２が前記実施形態１と異なる点
は、樹脂封止体４４Ａがポッティング法によって成形さ
れている点である。すなわち、ポッティング法による樹
脂封止体４４Ａはペレット１０、インナリード３５、３
６、３７およびヘッダ４１のペレット周りの必要な部分
だけを樹脂封止した状態になっている。そして、樹脂封
止体４４Ａの成形に際して、各インナリード３６、３７
の内側に外力が不慮に加わって変形されるのを防止する
ために、各インナリード３６、３７は絶縁性接着テープ
等からなる接着材４６によってヘッダ４１に接着されて
いる。
は、樹脂封止体４４Ａがポッティング法によって成形さ
れている点である。すなわち、ポッティング法による樹
脂封止体４４Ａはペレット１０、インナリード３５、３
６、３７およびヘッダ４１のペレット周りの必要な部分
だけを樹脂封止した状態になっている。そして、樹脂封
止体４４Ａの成形に際して、各インナリード３６、３７
の内側に外力が不慮に加わって変形されるのを防止する
ために、各インナリード３６、３７は絶縁性接着テープ
等からなる接着材４６によってヘッダ４１に接着されて
いる。
【００４０】本実施形態２によれば、樹脂封止体４４Ａ
がポッティング法によって成形されるため、樹脂封止体
がトランスファ成形法によって成形される場合に比べ
て、コストを低減することができるとともに、パッケー
ジ全体をより一層小形軽量化することができる。
がポッティング法によって成形されるため、樹脂封止体
がトランスファ成形法によって成形される場合に比べ
て、コストを低減することができるとともに、パッケー
ジ全体をより一層小形軽量化することができる。
【００４１】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００４２】例えば、バンプはペレット側に配設するに
限らず、インナリード側に配設してもよい。また、バン
プ本体ははんだによって形成するに限らず、金によって
形成し、インナリードに金−錫共晶層によって接続する
ように構成してもよい。
限らず、インナリード側に配設してもよい。また、バン
プ本体ははんだによって形成するに限らず、金によって
形成し、インナリードに金−錫共晶層によって接続する
ように構成してもよい。
【００４３】ペレットとヘッダとは、はんだ付け部によ
って結合するに限らず、金−錫共晶層や導電性接着材層
（銀ペースト層等）によって結合してもよい。但し、ペ
レットのヘッダへの放熱作用を配慮して、熱伝導性の良
好な結合部を形成することが望ましい。
って結合するに限らず、金−錫共晶層や導電性接着材層
（銀ペースト層等）によって結合してもよい。但し、ペ
レットのヘッダへの放熱作用を配慮して、熱伝導性の良
好な結合部を形成することが望ましい。
【００４４】ドレイン用電極パッドは、ペレットの第２
主面（下面）側に配設してヘッダに電気的に接続するに
限らず、ゲート用電極パッドおよびソース用電極パッド
と同じ側に配設してインナリードにバンプによる接続部
によって電気的に接続してもよい。
主面（下面）側に配設してヘッダに電気的に接続するに
限らず、ゲート用電極パッドおよびソース用電極パッド
と同じ側に配設してインナリードにバンプによる接続部
によって電気的に接続してもよい。
【００４５】ヘッダはペレットにインナリードボンディ
ングされる前に結合するに限らず、インナリードボンデ
ィング後またはインナリードボンディングと同時にペレ
ットに結合してもよい。
ングされる前に結合するに限らず、インナリードボンデ
ィング後またはインナリードボンディングと同時にペレ
ットに結合してもよい。
【００４６】ヘッダの形状、大きさ、構造等は、要求さ
れる放熱性能、実装形態（例えば、押さえ具や締結ボル
トの使用の有無等）、ペレットの性能、大きさ、形状、
構造等々の諸条件に対応して選定することが望ましく、
必要に応じて、放熱フィンやボルト挿通孔、雌ねじ等々
を設けることができる。
れる放熱性能、実装形態（例えば、押さえ具や締結ボル
トの使用の有無等）、ペレットの性能、大きさ、形状、
構造等々の諸条件に対応して選定することが望ましく、
必要に応じて、放熱フィンやボルト挿通孔、雌ねじ等々
を設けることができる。
【００４７】また、ヘッダを形成する材料としては銅系
材料を使用するに限らず、アルミニウム系等のような熱
伝導性の良好な他の金属材料を使用することができる。
特に、炭化シリコン（Ｓｉｃ）等のように熱伝導性に優
れ、かつ、熱膨張率がペレットの材料であるシリコンの
それと略等しい材料を使用することが望ましい。
材料を使用するに限らず、アルミニウム系等のような熱
伝導性の良好な他の金属材料を使用することができる。
特に、炭化シリコン（Ｓｉｃ）等のように熱伝導性に優
れ、かつ、熱膨張率がペレットの材料であるシリコンの
それと略等しい材料を使用することが望ましい。
【００４８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるパワー
トランジスタに適用した場合について説明したが、それ
に限定されるものではなく、パワーＩＣ、インシュレイ
テッド・ゲート・バイポーラ・トランジスタ（ＩＧＢ
Ｔ）、トランジスタアレー等の半導体装置全般に適用す
ることができる。特に、高出力で低価格であり、しか
も、高い放熱性能が要求される半導体装置に利用して優
れた効果が得られる。
なされた発明をその背景となった利用分野であるパワー
トランジスタに適用した場合について説明したが、それ
に限定されるものではなく、パワーＩＣ、インシュレイ
テッド・ゲート・バイポーラ・トランジスタ（ＩＧＢ
Ｔ）、トランジスタアレー等の半導体装置全般に適用す
ることができる。特に、高出力で低価格であり、しか
も、高い放熱性能が要求される半導体装置に利用して優
れた効果が得られる。
【００４９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００５０】インナリードをペレットに接続部によって
電気的かつ機械的に接続することにより、ボンディング
ワイヤによる電気的接続を廃止することができるため、
ボンディングワイヤによる電気的接続に比べて外部抵抗
分を大幅に低減することができ、また、ボンディングワ
イヤによる電気的接続を廃止することにより、パッケー
ジを小形軽量化することができるため、半導体装置全体
としての性能を高めることができる。
電気的かつ機械的に接続することにより、ボンディング
ワイヤによる電気的接続を廃止することができるため、
ボンディングワイヤによる電気的接続に比べて外部抵抗
分を大幅に低減することができ、また、ボンディングワ
イヤによる電気的接続を廃止することにより、パッケー
ジを小形軽量化することができるため、半導体装置全体
としての性能を高めることができる。
【００５１】また、ヘッダがインナリード群とは別体に
なっているため、インナリードの材質に無関係に放熱性
能の良好な材質を用いてヘッダを形成することにより、
ヘッダの放熱性能を高めることができ、また、ヘッダと
無関係にインナリードを最適な材質をもって形成するこ
とができ、半導体装置の品質および信頼性を高めること
ができる。
なっているため、インナリードの材質に無関係に放熱性
能の良好な材質を用いてヘッダを形成することにより、
ヘッダの放熱性能を高めることができ、また、ヘッダと
無関係にインナリードを最適な材質をもって形成するこ
とができ、半導体装置の品質および信頼性を高めること
ができる。
【図１】本発明の一実施形態である半導体装置の製造方
法によって製造されたパワーＭＯＳＦＥＴを示してお
り、（ａ）は一部切断平面図、（ｂ）は正面断面図であ
る。
法によって製造されたパワーＭＯＳＦＥＴを示してお
り、（ａ）は一部切断平面図、（ｂ）は正面断面図であ
る。
【図２】本発明の一実施形態である半導体装置の製造方
法に使用されるペレットを示しており、（ａ）は平面
図、（ｂ）は正面断面図である。
法に使用されるペレットを示しており、（ａ）は平面
図、（ｂ）は正面断面図である。
【図３】同じく多連リードフレームを示しており、
（ａ）は一部省略平面図、（ｂ）は正面断面図である。
（ａ）は一部省略平面図、（ｂ）は正面断面図である。
【図４】ペレットボンディング後のヘッダを示してお
り、（ａ）は平面図、（ｂ）は正面断面図、（ｃ）は一
部省略一部切断拡大側面図である。
り、（ａ）は平面図、（ｂ）は正面断面図、（ｃ）は一
部省略一部切断拡大側面図である。
【図５】インナリードボンディング後を示しており、
（ａ）は一部省略平面図、（ｂ）は正面断面図である。
（ａ）は一部省略平面図、（ｂ）は正面断面図である。
【図６】樹脂封止体成形工程を示しており、（ａ）は正
面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図であ
る。
面断面図、（ｂ）は（ａ）のｂ−ｂ線に沿う断面図であ
る。
【図７】樹脂封止体成形後を示しており、（ａ）は一部
省略平面図、（ｂ）は正面断面図である。
省略平面図、（ｂ）は正面断面図である。
【図８】本発明の他の実施形態である半導体装置の製造
方法によって製造されたパワーＭＯＳＦＥＴを示してお
り、（ａ）は一部切断平面図、（ｂ）は正面断面図であ
る。
方法によって製造されたパワーＭＯＳＦＥＴを示してお
り、（ａ）は一部切断平面図、（ｂ）は正面断面図であ
る。
１…パワートランジスタ（半導体装置）、１０…ペレッ
ト、１１…サブストレート、１２…ゲート、１３…シリ
コン酸化膜、１４…ソース、１５…ドレイン、１６…絶
縁膜、１７…ゲート用コンタクトホール、１８…ソース
用コンタクトホール、１９…ゲート用電極パッド、２０
…ソース用電極パッド、２１…ドレイン用電極パッド、
２２…ゲート用バンプ、２３…ソース用バンプ、２４…
保護膜、２５…ゲート用接続部、２６…ソース用接続
部、２７…ドレイン用接続部、３０…多連リードフレー
ム、３１…単位リードフレーム、３２…外枠、３３…セ
クション枠、３４…ダム部材、３５、３６、３７…イン
ナリード、３８、３９、４０…アウタリード、４１…ヘ
ッダ、４２…取付孔、４３…はんだ付け層（ペレットボ
ンディング層）、４４…トランスファ成形法による樹脂
封止体、４４Ａ…ポッティング法による樹脂封止体、４
５…取付孔、４６…接着材、５０…トランスファ成形装
置、５１…上型、５２…下型、５３…キャビティー、５
４…ポット、５５…プランジャ、５６…カル、５７…ラ
ンナ、５８…ゲート、５９…凹所、６０ａ、６０ｂ…凸
部、６１…レジン。
ト、１１…サブストレート、１２…ゲート、１３…シリ
コン酸化膜、１４…ソース、１５…ドレイン、１６…絶
縁膜、１７…ゲート用コンタクトホール、１８…ソース
用コンタクトホール、１９…ゲート用電極パッド、２０
…ソース用電極パッド、２１…ドレイン用電極パッド、
２２…ゲート用バンプ、２３…ソース用バンプ、２４…
保護膜、２５…ゲート用接続部、２６…ソース用接続
部、２７…ドレイン用接続部、３０…多連リードフレー
ム、３１…単位リードフレーム、３２…外枠、３３…セ
クション枠、３４…ダム部材、３５、３６、３７…イン
ナリード、３８、３９、４０…アウタリード、４１…ヘ
ッダ、４２…取付孔、４３…はんだ付け層（ペレットボ
ンディング層）、４４…トランスファ成形法による樹脂
封止体、４４Ａ…ポッティング法による樹脂封止体、４
５…取付孔、４６…接着材、５０…トランスファ成形装
置、５１…上型、５２…下型、５３…キャビティー、５
４…ポット、５５…プランジャ、５６…カル、５７…ラ
ンナ、５８…ゲート、５９…凹所、６０ａ、６０ｂ…凸
部、６１…レジン。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年８月２３日（２００１．８．２
３）
３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明は、パワーＭＯＳＦＥ
Ｔ、特に、電気抵抗の低減技術に関し、例えば、高出力
で高発熱のものに利用して有効なものに関する。
Ｔ、特に、電気抵抗の低減技術に関し、例えば、高出力
で高発熱のものに利用して有効なものに関する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】本発明の目的は、外部抵抗分を抑制するこ
とができるパワーＭＯＳＦＥＴを提供することにある。
とができるパワーＭＯＳＦＥＴを提供することにある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】すなわち、前記した課題を解決するための
手段は、半導体ペレットの回路要素が作り込まれた側の
主面に配置されたソース電極およびゲート電極と、前記
半導体ペレットの前記主面と反対側の主面に配置された
ドレイン電極と、前記ソース電極、ゲート電極、ドレイ
ン電極のそれぞれに接続された複数のインナリードとを
有するパワーＭＯＳＦＥＴにおいて、前記ソース電極に
接続されたインナリードが一体成形されているととも
に、複数の分岐部を備えており、これら分岐部にはバン
プからなる接続部がそれぞれ形成されていることを特徴
とする。
手段は、半導体ペレットの回路要素が作り込まれた側の
主面に配置されたソース電極およびゲート電極と、前記
半導体ペレットの前記主面と反対側の主面に配置された
ドレイン電極と、前記ソース電極、ゲート電極、ドレイ
ン電極のそれぞれに接続された複数のインナリードとを
有するパワーＭＯＳＦＥＴにおいて、前記ソース電極に
接続されたインナリードが一体成形されているととも
に、複数の分岐部を備えており、これら分岐部にはバン
プからなる接続部がそれぞれ形成されていることを特徴
とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】前記した手段によれば、ソース電極が複数
個のバンプからなる接続部によってインナリードに接続
されていることにより、大きな電力が流れるソース電極
の電気抵抗が小さく抑制されるため、外部抵抗分を効果
的に抑制することができる。また、ソース用インナリー
ドには分岐部が形成されていることにより、熱応力を吸
収することができるため、各分岐部にそれぞれ配設され
た複数のバンプからなる接続部をソース電極に適正に形
成することができる。
個のバンプからなる接続部によってインナリードに接続
されていることにより、大きな電力が流れるソース電極
の電気抵抗が小さく抑制されるため、外部抵抗分を効果
的に抑制することができる。また、ソース用インナリー
ドには分岐部が形成されていることにより、熱応力を吸
収することができるため、各分岐部にそれぞれ配設され
た複数のバンプからなる接続部をソース電極に適正に形
成することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【発明の実施の形態】図１は本発明の一実施形態である
パワーＭＯＳＦＥＴを示しており、（ａ）は一部切断平
面図、（ｂ）は正面断面図である。図２以降は本発明の
一実施形態であるパワーＭＯＳＦＥＴの製造方法を説明
するための各説明図である。
パワーＭＯＳＦＥＴを示しており、（ａ）は一部切断平
面図、（ｂ）は正面断面図である。図２以降は本発明の
一実施形態であるパワーＭＯＳＦＥＴの製造方法を説明
するための各説明図である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】本実施形態において、本発明に係るパワー
ＭＯＳＦＥＴ（以下、トランジスタという。）１は、Ｍ
ＯＳＦＥＴ回路が作り込まれ小形の平板形状に形成され
た半導体ペレット（以下、ペレットという。）１０と、
ＭＯＳＦＥＴ回路を電気的に外部に引き出すための３本
のインナリード３５、３６、３７と、放熱性能を高める
ためのヘッダ４１と、ペレット１０、インナリード群お
よびヘッダ４１の一部を樹脂封止する樹脂封止体４４と
を備えている。ペレット１０の回路要素が作り込まれた
側の主面（以下、上面とする。）には各インナリード３
５、３６、３７がバンプから形成された接続部２５、２
６、２７によって電気的かつ機械的に接続されている。
また、ペレット１０の反対側の主面である下面にはヘッ
ダ４１が結合されている。そして、このトランジスタ１
は以下に述べるような製造方法によって製造されてい
る。
ＭＯＳＦＥＴ（以下、トランジスタという。）１は、Ｍ
ＯＳＦＥＴ回路が作り込まれ小形の平板形状に形成され
た半導体ペレット（以下、ペレットという。）１０と、
ＭＯＳＦＥＴ回路を電気的に外部に引き出すための３本
のインナリード３５、３６、３７と、放熱性能を高める
ためのヘッダ４１と、ペレット１０、インナリード群お
よびヘッダ４１の一部を樹脂封止する樹脂封止体４４と
を備えている。ペレット１０の回路要素が作り込まれた
側の主面（以下、上面とする。）には各インナリード３
５、３６、３７がバンプから形成された接続部２５、２
６、２７によって電気的かつ機械的に接続されている。
また、ペレット１０の反対側の主面である下面にはヘッ
ダ４１が結合されている。そして、このトランジスタ１
は以下に述べるような製造方法によって製造されてい
る。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正内容】
【００３８】図８は本発明の他の実施形態であるパワー
ＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、
（ｂ）は正面断面図である。
ＭＯＳＦＥＴを示しており、（ａ）は一部切断平面図、
（ｂ）は正面断面図である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】本発明は、高出力で低価格であり、しか
も、高い放熱性能が要求されるパワーＭＯＳＦＥＴに利
用して優れた効果が得られる。
も、高い放熱性能が要求されるパワーＭＯＳＦＥＴに利
用して優れた効果が得られる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】ソース電極が複数個のバンプからなる接続
部によってインナリードに接続されていることにより、
大きな電力が流れるソース電極の電気抵抗が小さく抑制
されるため、外部抵抗分を効果的に抑制することができ
る。
部によってインナリードに接続されていることにより、
大きな電力が流れるソース電極の電気抵抗が小さく抑制
されるため、外部抵抗分を効果的に抑制することができ
る。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】また、ソース用インナリードには分岐部が
形成されていることにより、熱応力を吸収することがで
きるため、各分岐部にそれぞれ配設された複数のバンプ
からなる接続部をソース電極に適正に形成することがで
きる。
形成されていることにより、熱応力を吸収することがで
きるため、各分岐部にそれぞれ配設された複数のバンプ
からなる接続部をソース電極に適正に形成することがで
きる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】本発明の一実施形態であるパワーＭＯＳＦＥＴ
を示しており、（ａ）は一部切断平面図、（ｂ）は正面
断面図である。
を示しており、（ａ）は一部切断平面図、（ｂ）は正面
断面図である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】本発明の一実施形態であるパワーＭＯＳＦＥＴ
に使用されるペレットを示しており、（ａ）は平面図、
（ｂ）は正面断面図である。
に使用されるペレットを示しており、（ａ）は平面図、
（ｂ）は正面断面図である。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】本発明の他の実施形態であるパワーＭＯＳＦＥ
Ｔを示しており、（ａ）は一部切断平面図、（ｂ）は正
面断面図である。
Ｔを示しており、（ａ）は一部切断平面図、（ｂ）は正
面断面図である。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １…パワートランジスタ（パワーＭＯＳＦＥＴ）、１０
…ペレット、１１…サブストレート、１２…ゲート、１
３…シリコン酸化膜、１４…ソース、１５…ドレイン、
１６…絶縁膜、１７…ゲート用コンタクトホール、１８
…ソース用コンタクトホール、１９…ゲート用電極パッ
ド、２０…ソース用電極パッド、２１…ドレイン用電極
パッド、２２…ゲート用バンプ、２３…ソース用バン
プ、２４…保護膜、２５…ゲート用接続部、２６…ソー
ス用接続部、２７…ドレイン用接続部、３０…多連リー
ドフレーム、３１…単位リードフレーム、３２…外枠、
３３…セクション枠、３４…ダム部材、３５、３６、３
７…インナリード、３８、３９、４０…アウタリード、
４１…ヘッダ、４２…取付孔、４３…はんだ付け層（ペ
レットボンディング層）、４４…トランスファ成形法に
よる樹脂封止体、４４Ａ…ポッティング法による樹脂封
止体、４５…取付孔、４６…接着材、５０…トランスフ
ァ成形装置、５１…上型、５２…下型、５３…キャビテ
ィー、５４…ポット、５５…プランジャ、５６…カル、
５７…ランナ、５８…ゲート、５９…凹所、６０ａ、６
０ｂ…凸部、６１…レジン。
…ペレット、１１…サブストレート、１２…ゲート、１
３…シリコン酸化膜、１４…ソース、１５…ドレイン、
１６…絶縁膜、１７…ゲート用コンタクトホール、１８
…ソース用コンタクトホール、１９…ゲート用電極パッ
ド、２０…ソース用電極パッド、２１…ドレイン用電極
パッド、２２…ゲート用バンプ、２３…ソース用バン
プ、２４…保護膜、２５…ゲート用接続部、２６…ソー
ス用接続部、２７…ドレイン用接続部、３０…多連リー
ドフレーム、３１…単位リードフレーム、３２…外枠、
３３…セクション枠、３４…ダム部材、３５、３６、３
７…インナリード、３８、３９、４０…アウタリード、
４１…ヘッダ、４２…取付孔、４３…はんだ付け層（ペ
レットボンディング層）、４４…トランスファ成形法に
よる樹脂封止体、４４Ａ…ポッティング法による樹脂封
止体、４５…取付孔、４６…接着材、５０…トランスフ
ァ成形装置、５１…上型、５２…下型、５３…キャビテ
ィー、５４…ポット、５５…プランジャ、５６…カル、
５７…ランナ、５８…ゲート、５９…凹所、６０ａ、６
０ｂ…凸部、６１…レジン。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB02 BB14 CC01 CC05 DD15 DD19 DD20 DD37 EE03 EE05 EE06 EE15 EE16 EE18 FF01 FF02 FF17 FF22 GG09 GG18 HH16 5F033 HH07 HH08 HH09 HH18 JJ01 JJ18 KK08 KK09 MM05 MM13 NN06 NN07 PP15 QQ37 RR14 RR22 SS11 VV06 XX08 XX22
Claims (2)
- 【請求項１】 半導体ペレットの回路要素が作り込まれ
た側の主面に配置されたソース電極およびゲート電極
と、前記半導体ペレットの前記主面と反対側の主面に配
置されたドレイン電極と、前記ソース電極、ゲート電
極、ドレイン電極のそれぞれに接続された複数のインナ
リードとを有するパワーＭＯＳＦＥＴにおいて、前記ソ
ース電極に接続されたインナリードが一体成形されてい
るとともに、複数の分岐部を備えており、これら分岐部
にはバンプからなる接続部がそれぞれ形成されているこ
とを特徴とするパワーＭＯＳＦＥＴ。 - 【請求項２】 前記ソース電極とインナリードとの接続
部、前記ゲート電極とインナリードとの接続部、前記ド
レイン電極とインナリードとの接続部、および前記半導
体ペレットが樹脂封止体によって樹脂封止されており、
前記半導体ペレットの反対側の主面が前記樹脂封止体の
一主面において露出されていることを特徴とする請求項
１に記載のパワーＭＯＳＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252530A JP3614386B2 (ja) | 2001-08-23 | 2001-08-23 | パワーｍｏｓｆｅｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252530A JP3614386B2 (ja) | 2001-08-23 | 2001-08-23 | パワーｍｏｓｆｅｔ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25781999A Division JP3685659B2 (ja) | 1999-09-10 | 1999-09-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141454A true JP2002141454A (ja) | 2002-05-17 |
| JP3614386B2 JP3614386B2 (ja) | 2005-01-26 |
Family
ID=19080987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001252530A Expired - Lifetime JP3614386B2 (ja) | 2001-08-23 | 2001-08-23 | パワーｍｏｓｆｅｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3614386B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015023183A (ja) * | 2013-07-19 | 2015-02-02 | 三菱電機株式会社 | パワーモジュール |
| US10770400B2 (en) | 2016-08-03 | 2020-09-08 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor module |
-
2001
- 2001-08-23 JP JP2001252530A patent/JP3614386B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015023183A (ja) * | 2013-07-19 | 2015-02-02 | 三菱電機株式会社 | パワーモジュール |
| US10770400B2 (en) | 2016-08-03 | 2020-09-08 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3614386B2 (ja) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027512B2 (ja) | パワーｍｏｓｆｅｔ | |
| US6812554B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US7508012B2 (en) | Electronic component and method for its assembly | |
| JP5442368B2 (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| US8022518B2 (en) | Semiconductor device having a sealing body and partially exposed conductors | |
| TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組，以及製造方法 | |
| US20070045785A1 (en) | Reversible-multiple footprint package and method of manufacturing | |
| JP5078930B2 (ja) | 半導体装置 | |
| JP2982126B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000223634A (ja) | 半導体装置 | |
| JP3685659B2 (ja) | 半導体装置の製造方法 | |
| JP4190250B2 (ja) | 半導体装置 | |
| JP2002141454A (ja) | パワーｍｏｓｆｅｔ | |
| JP3995661B2 (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JP2007251218A (ja) | パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ | |
| JP2002124613A (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JP2660732B2 (ja) | 半導体装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP2002124614A (ja) | パワーｍｏｓｆｅｔ | |
| JP4084984B2 (ja) | 半導体装置の製造方法 | |
| JP2004172448A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |