JPH08236579A - Ｓｉチップとパッケージの接続方法 - Google Patents
Ｓｉチップとパッケージの接続方法Info
- Publication number
- JPH08236579A JPH08236579A JP3957095A JP3957095A JPH08236579A JP H08236579 A JPH08236579 A JP H08236579A JP 3957095 A JP3957095 A JP 3957095A JP 3957095 A JP3957095 A JP 3957095A JP H08236579 A JPH08236579 A JP H08236579A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- package
- chip
- electrode
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】 フリップチップ型ＳｉチップをＢＧＡ型パッ
ケージに接続するＳｉチップとパッケージの接続方法に
おいて、前記パッケージのＳｉチップ接続側表層電極上
に、前記Ｓｉチップのハンダ電極より低い融点を有する
ハンダ皮膜を形成し、前記ハンダ電極と前記ハンダ皮膜
との溶融接合により形成される接続部ハンダの融点を、
前記パッケージと基板とを接続するのに用いられるハン
ダの融点よりも高く設定することを特徴とするＳｉチッ
プとパッケージの接続方法。 【効果】 メッキ工程を１工程とするか又は前記メッキ
工程を行わないようにすることができ、コストを削減す
ることができる。
ケージに接続するＳｉチップとパッケージの接続方法に
おいて、前記パッケージのＳｉチップ接続側表層電極上
に、前記Ｓｉチップのハンダ電極より低い融点を有する
ハンダ皮膜を形成し、前記ハンダ電極と前記ハンダ皮膜
との溶融接合により形成される接続部ハンダの融点を、
前記パッケージと基板とを接続するのに用いられるハン
ダの融点よりも高く設定することを特徴とするＳｉチッ
プとパッケージの接続方法。 【効果】 メッキ工程を１工程とするか又は前記メッキ
工程を行わないようにすることができ、コストを削減す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明はＳｉチップとパッケージ
の接続方法に関し、より詳細にはフリップチップ型Ｓｉ
チップをＢＧＡ（Ball Grid Allay ）型パッケージに実
装するための、Ｓｉチップとパッケージの接続方法に関
する。
の接続方法に関し、より詳細にはフリップチップ型Ｓｉ
チップをＢＧＡ（Ball Grid Allay ）型パッケージに実
装するための、Ｓｉチップとパッケージの接続方法に関
する。
【０００２】
【従来の技術】近年、Ｓｉチップの集積度及び機能の増
大に伴い、端子を高密度に配置することができるＳｉチ
ップとパッケージの接続方法が求められている。このた
め、前記要望を満たす接続方法としては、ワイヤボンデ
ィング方式よりもフリップチップ接続に代表されるワイ
ヤレスボンディング方式へと移行しつつある。
大に伴い、端子を高密度に配置することができるＳｉチ
ップとパッケージの接続方法が求められている。このた
め、前記要望を満たす接続方法としては、ワイヤボンデ
ィング方式よりもフリップチップ接続に代表されるワイ
ヤレスボンディング方式へと移行しつつある。
【０００３】フリップチップ型ＳｉチップをＢＧＡ型パ
ッケージに接続する従来の接続方法を図３及び図４に基
づいて簡単に説明する。
ッケージに接続する従来の接続方法を図３及び図４に基
づいて簡単に説明する。
【０００４】まず、図３に示した接続方法から説明す
る。図３（ａ）はＢＧＡパッケージ（以下、単にパッケ
ージと記す）２１の所定面にＳｉチップ接続側表層電極
２２が形成された状態を示している。Ｓｉチップ接続側
表層電極２２は、金属導体ペーストが所定の電極形状に
印刷されたグリーンシートを内層配線用ペーストが印刷
された多層体表面に積層し、同時焼成により形成する
か、または、内層配線が形成された多層体の焼成体上に
前記金属導体ペーストを印刷し、後付け焼成により形成
するか、もしくは、前記焼成体上にスパッタ等の薄膜法
により形成する。この状態から次に、Ｓｉチップ接続側
表層電極２２上にハンダ成分拡散防止のためのＮｉメッ
キ皮膜２３を形成し（図３（ｂ））、その後、後述する
ハンダ電極２５とのハンダ濡れ性向上のための、Ａｕメ
ッキ皮膜２４を形成する（図３（ｃ））。次に、Ｓｉチ
ップ底面（図示せず）に形成されたハンダ電極２５をＡ
ｕメッキ皮膜２４上に載置し（図３（ｄ））、ハンダ溶
融処理を行い、Ｓｉチップとパッケージ２１とを接合さ
せる（図３（ｅ））。
る。図３（ａ）はＢＧＡパッケージ（以下、単にパッケ
ージと記す）２１の所定面にＳｉチップ接続側表層電極
２２が形成された状態を示している。Ｓｉチップ接続側
表層電極２２は、金属導体ペーストが所定の電極形状に
印刷されたグリーンシートを内層配線用ペーストが印刷
された多層体表面に積層し、同時焼成により形成する
か、または、内層配線が形成された多層体の焼成体上に
前記金属導体ペーストを印刷し、後付け焼成により形成
するか、もしくは、前記焼成体上にスパッタ等の薄膜法
により形成する。この状態から次に、Ｓｉチップ接続側
表層電極２２上にハンダ成分拡散防止のためのＮｉメッ
キ皮膜２３を形成し（図３（ｂ））、その後、後述する
ハンダ電極２５とのハンダ濡れ性向上のための、Ａｕメ
ッキ皮膜２４を形成する（図３（ｃ））。次に、Ｓｉチ
ップ底面（図示せず）に形成されたハンダ電極２５をＡ
ｕメッキ皮膜２４上に載置し（図３（ｄ））、ハンダ溶
融処理を行い、Ｓｉチップとパッケージ２１とを接合さ
せる（図３（ｅ））。
【０００５】図４は、Ｓｉチップが接合されたパッケー
ジ２１が基板上に接合された状態を示した模式的断面図
である。
ジ２１が基板上に接合された状態を示した模式的断面図
である。
【０００６】パッケージ２１は略直方体形状に形成され
ている。パッケージ本体３１の上部の所定箇所には凹部
３２が形成されており、凹部３２内には半導体素子とし
てのＳｉチップ１１が収納されている。また、パッケー
ジ本体３１の上面３１ａには凹部３２を覆う態様でセラ
ミックス又は金属製のキャップ３３が配設されており、
パッケージ本体上面３１ａにキャップ３３が接着される
ことにより凹部３２内が封止されている。凹部底面３２
ａの所定箇所には、Ｓｉチップ接続側表層電極２２とハ
ンダ電極２５とが複数個形成されており、これらはスル
ーホール３４を介して後述するバンプ電極３６側と導通
されている。一方、パッケージ下面３１ｂの所定箇所に
は、表層電極３５とバンプ電極３６とが複数個形成され
ており、これらはスルーホール３４を介してハンダ電極
２５側と導通されている。また、バンプ電極３６は基板
１２の所定箇所に形成された電極パッド１２ａに接続さ
れている。
ている。パッケージ本体３１の上部の所定箇所には凹部
３２が形成されており、凹部３２内には半導体素子とし
てのＳｉチップ１１が収納されている。また、パッケー
ジ本体３１の上面３１ａには凹部３２を覆う態様でセラ
ミックス又は金属製のキャップ３３が配設されており、
パッケージ本体上面３１ａにキャップ３３が接着される
ことにより凹部３２内が封止されている。凹部底面３２
ａの所定箇所には、Ｓｉチップ接続側表層電極２２とハ
ンダ電極２５とが複数個形成されており、これらはスル
ーホール３４を介して後述するバンプ電極３６側と導通
されている。一方、パッケージ下面３１ｂの所定箇所に
は、表層電極３５とバンプ電極３６とが複数個形成され
ており、これらはスルーホール３４を介してハンダ電極
２５側と導通されている。また、バンプ電極３６は基板
１２の所定箇所に形成された電極パッド１２ａに接続さ
れている。
【０００７】なお、図４においては図３で説明したＮｉ
メッキ皮膜２３及びＡｕメッキ皮膜２４の図示は省略
し、Ｓｉチップ１１とハンダ電極２５間の構造について
も図示を省略した。
メッキ皮膜２３及びＡｕメッキ皮膜２４の図示は省略
し、Ｓｉチップ１１とハンダ電極２５間の構造について
も図示を省略した。
【０００８】パッケージ２１と基板１２間の接続は、バ
ンプ電極３６に塗布されているハンダ皮膜（図示せず）
が溶融接合処理されることにより行われ、前記ハンダ皮
膜としては通常Ｐｂ−６３ｗｔ％Ｓｎが用いられてい
る。これに対しＳｉチップ１１とパッケージ２１間の接
続は、ハンダ電極２５が溶融接合処理されることにより
行われ、ハンダ電極２５としては通常Ｐｂ−５ｗｔ％Ｓ
ｎが用いられている。また、Ｓｉチップ接続側表層電極
２２は、ハンダ電極２５の径と対応して、およそ５０〜
２００μｍφの大きさになるよう形成されている。ま
た、パッケージ２１として最近開発が進められている、
ガラスセラミックスを用いた低温焼成型パッケージを用
いる場合は、Ｓｉチップ接続側表層電極２２の材料とし
ては通常Ｃｕ又はＡｇＰｄ等が使用される。
ンプ電極３６に塗布されているハンダ皮膜（図示せず）
が溶融接合処理されることにより行われ、前記ハンダ皮
膜としては通常Ｐｂ−６３ｗｔ％Ｓｎが用いられてい
る。これに対しＳｉチップ１１とパッケージ２１間の接
続は、ハンダ電極２５が溶融接合処理されることにより
行われ、ハンダ電極２５としては通常Ｐｂ−５ｗｔ％Ｓ
ｎが用いられている。また、Ｓｉチップ接続側表層電極
２２は、ハンダ電極２５の径と対応して、およそ５０〜
２００μｍφの大きさになるよう形成されている。ま
た、パッケージ２１として最近開発が進められている、
ガラスセラミックスを用いた低温焼成型パッケージを用
いる場合は、Ｓｉチップ接続側表層電極２２の材料とし
ては通常Ｃｕ又はＡｇＰｄ等が使用される。
【０００９】
【発明が解決しようとする課題】パッケージ２１と基板
１２間の接続は、Ｓｉチップ１１とパッケージ２１間の
接続の後に行われる。このため、パッケージ２１と基板
１２間のハンダ溶融接合時にＳｉチップ１１とパッケー
ジ２１間の接続部が溶解し接合不良を起こすのを防止す
るために、ハンダ電極２５の融点はバンプ電極３６に塗
布されているハンダ皮膜の融点よりも高い必要がある。
前述したように、バンプ電極３６に塗布されているハン
ダ皮膜には通常６０〜６３ｗｔ％Ｓｎが用いられている
ことからハンダ電極２５には通常Ｓｎ組成が２０ｗｔ％
以下の高融点ハンダが用いられている。
１２間の接続は、Ｓｉチップ１１とパッケージ２１間の
接続の後に行われる。このため、パッケージ２１と基板
１２間のハンダ溶融接合時にＳｉチップ１１とパッケー
ジ２１間の接続部が溶解し接合不良を起こすのを防止す
るために、ハンダ電極２５の融点はバンプ電極３６に塗
布されているハンダ皮膜の融点よりも高い必要がある。
前述したように、バンプ電極３６に塗布されているハン
ダ皮膜には通常６０〜６３ｗｔ％Ｓｎが用いられている
ことからハンダ電極２５には通常Ｓｎ組成が２０ｗｔ％
以下の高融点ハンダが用いられている。
【００１０】しかしながら、Ｓｉチップ接続側表層電極
２２として例えばＣｕを用い、ハンダ電極２５として高
融点ハンダを用いて直接ハンダ溶融接合処理を行うと、
Ｓｉチップ接続側表層電極２２上の酸化皮膜の形成が助
長され、ハンダ（Ｐｂ−Ｓｎ）の濡れ性が著しく低下
し、Ｓｉチップ接続側表層電極２２とハンダ電極２５と
の接合力が低下してしまうという問題が生じる。
２２として例えばＣｕを用い、ハンダ電極２５として高
融点ハンダを用いて直接ハンダ溶融接合処理を行うと、
Ｓｉチップ接続側表層電極２２上の酸化皮膜の形成が助
長され、ハンダ（Ｐｂ−Ｓｎ）の濡れ性が著しく低下
し、Ｓｉチップ接続側表層電極２２とハンダ電極２５と
の接合力が低下してしまうという問題が生じる。
【００１１】一方Ｓｉチップ接続側表層電極２２として
例えばＡｇＰｄを用い、ハンダ電極２５として高融点ハ
ンダを用いて直接ハンダ溶融接合処理を行うと、前記酸
化皮膜によるハンダ濡れ性の低下はないが、ハンダのＳ
ｎ成分が拡散し易くなり、Ａｇ−Ｓｎ金属間化合物が形
成され、電極強度が低下し易いといった問題があった。
例えばＡｇＰｄを用い、ハンダ電極２５として高融点ハ
ンダを用いて直接ハンダ溶融接合処理を行うと、前記酸
化皮膜によるハンダ濡れ性の低下はないが、ハンダのＳ
ｎ成分が拡散し易くなり、Ａｇ−Ｓｎ金属間化合物が形
成され、電極強度が低下し易いといった問題があった。
【００１２】上記問題に対処するため、図３により説明
したように、Ｓｉチップ接続側表層電極２２の表面に
は、ハンダ成分の拡散を防止するためのＮｉメッキ皮膜
２３が形成され、さらにハンダ濡れ性向上のためにＡｕ
メッキ皮膜２４が形成されるものである。
したように、Ｓｉチップ接続側表層電極２２の表面に
は、ハンダ成分の拡散を防止するためのＮｉメッキ皮膜
２３が形成され、さらにハンダ濡れ性向上のためにＡｕ
メッキ皮膜２４が形成されるものである。
【００１３】このように、従来のＳｉチップとパッケー
ジの接続方法にあっては、Ｓｉチップ接続側表層電極２
２にＮｉメッキ皮膜２３とＡｕメッキ皮膜２４の両方を
形成する必要があり、メッキ工程が２工程となり、かつ
高価なＡｕメッキを要するため、コストが高くなるとい
う課題があった。
ジの接続方法にあっては、Ｓｉチップ接続側表層電極２
２にＮｉメッキ皮膜２３とＡｕメッキ皮膜２４の両方を
形成する必要があり、メッキ工程が２工程となり、かつ
高価なＡｕメッキを要するため、コストが高くなるとい
う課題があった。
【００１４】本発明は上記課題に鑑みなされたものであ
り、前記メッキ工程を１工程とするか又は前記メッキ工
程を行わないようにすることができ、コストを削減する
ことができるＳｉチップとパッケージの接続方法を提供
することを目的としている。
り、前記メッキ工程を１工程とするか又は前記メッキ工
程を行わないようにすることができ、コストを削減する
ことができるＳｉチップとパッケージの接続方法を提供
することを目的としている。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るＳｉチップとパッケージの接続方法は、
フリップチップ型ＳｉチップをＢＧＡ（Ball Grid Alla
y ）型パッケージに接続するＳｉチップとパッケージの
接続方法において、前記パッケージのＳｉチップ接続側
表層電極上に、前記Ｓｉチップのハンダ電極より低い融
点を有するハンダ皮膜を形成し、前記ハンダ電極と前記
ハンダ皮膜との溶融接合により形成される接続部ハンダ
の融点を、前記パッケージと基板とを接続するのに用い
られるハンダの融点よりも高く設定することを特徴とし
ている。
に本発明に係るＳｉチップとパッケージの接続方法は、
フリップチップ型ＳｉチップをＢＧＡ（Ball Grid Alla
y ）型パッケージに接続するＳｉチップとパッケージの
接続方法において、前記パッケージのＳｉチップ接続側
表層電極上に、前記Ｓｉチップのハンダ電極より低い融
点を有するハンダ皮膜を形成し、前記ハンダ電極と前記
ハンダ皮膜との溶融接合により形成される接続部ハンダ
の融点を、前記パッケージと基板とを接続するのに用い
られるハンダの融点よりも高く設定することを特徴とし
ている。
【００１６】
【作用】上記した構成のＳｉチップとパッケージの接続
方法によれば、前記パッケージの前記Ｓｉチップ接続側
表層電極上に、前記Ｓｉチップの前記ハンダ電極より低
い融点を有する前記ハンダ皮膜を形成するので、該ハン
ダ皮膜と前記ハンダ電極との溶融接合時に両者が均質化
し、前記ハンダ皮膜と前記ハンダ電極との溶融接合によ
り形成される接合部ハンダの融点は、前記パッケージと
前記基板とを接続するのに用いられるハンダの融点より
も高くなる。例えば、前記ハンダ電極組成をＰｂ−５ｗ
ｔ％Ｓｎ（融点：Ｔｍｆ）、前記ハンダ皮膜組成をＰｂ
−６３ｗｔ％Ｓｎ（融点：Ｔｍｐ）、パッケージと基板
とを接続するのに用いられるハンダ組成をＰｂ−６３ｗ
ｔ％Ｓｎ（融点：Ｔｍｂ）、前記接続部ハンダをＰｂ−
Ｘｗｔ％（融点：Ｔｍｆｐ）とすると、５＜Ｘ＜６３
（ｗｔ％）となり、Ｔｍｐ＜Ｔｍｆｐ＜Ｔｍｆ、Ｔｍｂ
＜Ｔｍｆｐとなる。
方法によれば、前記パッケージの前記Ｓｉチップ接続側
表層電極上に、前記Ｓｉチップの前記ハンダ電極より低
い融点を有する前記ハンダ皮膜を形成するので、該ハン
ダ皮膜と前記ハンダ電極との溶融接合時に両者が均質化
し、前記ハンダ皮膜と前記ハンダ電極との溶融接合によ
り形成される接合部ハンダの融点は、前記パッケージと
前記基板とを接続するのに用いられるハンダの融点より
も高くなる。例えば、前記ハンダ電極組成をＰｂ−５ｗ
ｔ％Ｓｎ（融点：Ｔｍｆ）、前記ハンダ皮膜組成をＰｂ
−６３ｗｔ％Ｓｎ（融点：Ｔｍｐ）、パッケージと基板
とを接続するのに用いられるハンダ組成をＰｂ−６３ｗ
ｔ％Ｓｎ（融点：Ｔｍｂ）、前記接続部ハンダをＰｂ−
Ｘｗｔ％（融点：Ｔｍｆｐ）とすると、５＜Ｘ＜６３
（ｗｔ％）となり、Ｔｍｐ＜Ｔｍｆｐ＜Ｔｍｆ、Ｔｍｂ
＜Ｔｍｆｐとなる。
【００１７】よって、前記Ｓｉチップ接続側表層電極上
に低融点の前記ハンダ皮膜を用いても、前記接続部ハン
ダの融点は前記パッケージと前記基板間のハンダの融点
よりも高くなるため、前記パッケージと前記基板間のハ
ンダ溶融接合時に前記接続部ハンダが溶解し接合不良を
起こす危険性はない。また、前記ハンダ皮膜が低融点で
あるため、ハンダ成分の拡散が助長されることはない。
また、前記ハンダ皮膜とハンダ電極との接合となるた
め、ハンダ濡れ性には問題がなく、接合性に優れたもの
となる。
に低融点の前記ハンダ皮膜を用いても、前記接続部ハン
ダの融点は前記パッケージと前記基板間のハンダの融点
よりも高くなるため、前記パッケージと前記基板間のハ
ンダ溶融接合時に前記接続部ハンダが溶解し接合不良を
起こす危険性はない。また、前記ハンダ皮膜が低融点で
あるため、ハンダ成分の拡散が助長されることはない。
また、前記ハンダ皮膜とハンダ電極との接合となるた
め、ハンダ濡れ性には問題がなく、接合性に優れたもの
となる。
【００１８】このため、本発明に係るＳｉチップとパッ
ケージの接続方法によれば、前記ハンダ皮膜のメッキ工
程を１工程行うだけでＳｉチップとパッケージとを接続
することが可能となり、また、溶融ハンダ槽への浸漬を
行うことにより前記メッキ工程に代えることもできる。
さらに高価なＡｕをメッキ材料として用いなくともよい
ので、安価にＳｉチップとパッケージとを接続すること
が可能となる。
ケージの接続方法によれば、前記ハンダ皮膜のメッキ工
程を１工程行うだけでＳｉチップとパッケージとを接続
することが可能となり、また、溶融ハンダ槽への浸漬を
行うことにより前記メッキ工程に代えることもできる。
さらに高価なＡｕをメッキ材料として用いなくともよい
ので、安価にＳｉチップとパッケージとを接続すること
が可能となる。
【００１９】
【実施例及び比較例】以下、本発明に係るＳｉチップと
パッケージの接続方法の実施例を図面に基づいて説明す
る。なお、従来例と同一の機能も有する構成部品には同
一の符号を付すこととする。
パッケージの接続方法の実施例を図面に基づいて説明す
る。なお、従来例と同一の機能も有する構成部品には同
一の符号を付すこととする。
【００２０】図１は実施例１に係るＳｉチップとパッケ
ージの接続方法を説明するために示した模式的工程図で
あり、図１（ａ）はパッケージ２１の所定面にＳｉチッ
プ接続側表層電極２２が形成された状態を示している。
ここで、パッケージ２１の材料としては、ＭｇＯ−Ａｌ
2 Ｏ3 −ＳｉＯ2 系ガラスセラミックスを用い、該材料
を用いたグリーンシートに、内層導体ペースト印刷及び
ビア形成したものを積層、焼成し、パッケージ２１を形
成した。また、Ｓｉチップ接続側表層電極２２としては
前記グリーンシートの表面にＣｕペーストを電極形状に
印刷後、Ｎ2 雰囲気中においてメタライズ化焼成を行
い、約１５０μｍφの大きさに形成した。次に、Ｓｉチ
ップ接続側表層電極（以下Ｃｕ電極と記す）２２に厚み
３〜１０μｍの無電解ハンダ皮膜（Ｐｂ−６３ｗｔ％Ｓ
ｎ、以下、単にハンダ皮膜と記す）１を形成する（図１
（ｂ））。次にＣｕ電極２２上に、Ｓｉチップ底面（図
示せず）に形成された約１５０μｍφのハンダ電極（Ｐ
ｂ−５ｗｔ％Ｓｎ）をのせ（図１（ｃ））、Ｎ2 ／Ｈ2
雰囲気で約３４０℃のハンダ溶融接合処理を行う。溶融
接合後（図１（ｄ））は、ハンダ皮膜１とハンダ電極２
５とが均質化し、接合部ハンダ２は６〜８ｗｔ％Ｓｎと
なる。
ージの接続方法を説明するために示した模式的工程図で
あり、図１（ａ）はパッケージ２１の所定面にＳｉチッ
プ接続側表層電極２２が形成された状態を示している。
ここで、パッケージ２１の材料としては、ＭｇＯ−Ａｌ
2 Ｏ3 −ＳｉＯ2 系ガラスセラミックスを用い、該材料
を用いたグリーンシートに、内層導体ペースト印刷及び
ビア形成したものを積層、焼成し、パッケージ２１を形
成した。また、Ｓｉチップ接続側表層電極２２としては
前記グリーンシートの表面にＣｕペーストを電極形状に
印刷後、Ｎ2 雰囲気中においてメタライズ化焼成を行
い、約１５０μｍφの大きさに形成した。次に、Ｓｉチ
ップ接続側表層電極（以下Ｃｕ電極と記す）２２に厚み
３〜１０μｍの無電解ハンダ皮膜（Ｐｂ−６３ｗｔ％Ｓ
ｎ、以下、単にハンダ皮膜と記す）１を形成する（図１
（ｂ））。次にＣｕ電極２２上に、Ｓｉチップ底面（図
示せず）に形成された約１５０μｍφのハンダ電極（Ｐ
ｂ−５ｗｔ％Ｓｎ）をのせ（図１（ｃ））、Ｎ2 ／Ｈ2
雰囲気で約３４０℃のハンダ溶融接合処理を行う。溶融
接合後（図１（ｄ））は、ハンダ皮膜１とハンダ電極２
５とが均質化し、接合部ハンダ２は６〜８ｗｔ％Ｓｎと
なる。
【００２１】このように形成されたＳｉチップとパッケ
ージの接合状態を調べるため、シアー（ｓｈｅａｒ）試
験により接合強度測定を行った結果、破断はハンダ電極
２５切れとなり、接合状態は良好であった。
ージの接合状態を調べるため、シアー（ｓｈｅａｒ）試
験により接合強度測定を行った結果、破断はハンダ電極
２５切れとなり、接合状態は良好であった。
【００２２】このように、Ｃｕ電極２２上に低融点のハ
ンダ皮膜１を形成しても、接続部ハンダ２の融点はパッ
ケージ２１と基板１２間のハンダ（Ｐｂー６３ｗｔ％Ｓ
ｎ）の融点よりも高くなるため、パッケージ２１と基板
１２間のハンダ溶融接合時に接続部ハンダ２が溶解し接
合不良を起こす危険性はない。また、ハンダ皮膜１が低
融点であるため、ハンダ成分の拡散が助長されることは
なく、また、ハンダ皮膜１とハンダ電極２５との接合で
あるため、ハンダ濡れ性には問題がなく、接合性に優れ
たものとなる。
ンダ皮膜１を形成しても、接続部ハンダ２の融点はパッ
ケージ２１と基板１２間のハンダ（Ｐｂー６３ｗｔ％Ｓ
ｎ）の融点よりも高くなるため、パッケージ２１と基板
１２間のハンダ溶融接合時に接続部ハンダ２が溶解し接
合不良を起こす危険性はない。また、ハンダ皮膜１が低
融点であるため、ハンダ成分の拡散が助長されることは
なく、また、ハンダ皮膜１とハンダ電極２５との接合で
あるため、ハンダ濡れ性には問題がなく、接合性に優れ
たものとなる。
【００２３】以上説明したように、実施例１に係るＳｉ
チップとパッケージの接続方法によれば、ハンダ皮膜１
のメッキ工程を１工程行うだけでＳｉチップとパッケー
ジ２１とを接続することができ、高価なＡｕをメッキ材
料として用いなくともよいので、安価にＳｉチップとパ
ッケージとを接続することができる。
チップとパッケージの接続方法によれば、ハンダ皮膜１
のメッキ工程を１工程行うだけでＳｉチップとパッケー
ジ２１とを接続することができ、高価なＡｕをメッキ材
料として用いなくともよいので、安価にＳｉチップとパ
ッケージとを接続することができる。
【００２４】次に、実施例２に係るＳｉチップとパッケ
ージの接続方法について同じく図１に基づいて説明す
る。
ージの接続方法について同じく図１に基づいて説明す
る。
【００２５】実施例１と同様にパッケージ２１の所定面
にＣｕ電極２２を形成した後（図１（ａ））、Ｃｕ電極
２２を溶融ハンダ槽（Ｐｂ−６３ｗｔ％Ｓｎ、図示せ
ず）へ浸漬することによりハンダ皮膜１を形成する（図
１（ｂ））。前記溶融ハンダ槽への浸漬はＣｕメタライ
ズ化のためのＮ2 雰囲気焼成炉から取り出した直後、表
面酸化皮膜が十分に形成されないうちにＣｕ電極２２上
にフラックス（図示せず）を塗布し、前記フラックスに
よる酸化皮膜除去、酸化防止用樹脂皮膜形成の後に行
う。その後の工程は実施例１の場合と同様であり、溶融
接合後はハンダ皮膜１とハンダ電極２５とが均質化し、
接合部ハンダ２は１０〜２０ｗｔ％Ｓｎとなる。
にＣｕ電極２２を形成した後（図１（ａ））、Ｃｕ電極
２２を溶融ハンダ槽（Ｐｂ−６３ｗｔ％Ｓｎ、図示せ
ず）へ浸漬することによりハンダ皮膜１を形成する（図
１（ｂ））。前記溶融ハンダ槽への浸漬はＣｕメタライ
ズ化のためのＮ2 雰囲気焼成炉から取り出した直後、表
面酸化皮膜が十分に形成されないうちにＣｕ電極２２上
にフラックス（図示せず）を塗布し、前記フラックスに
よる酸化皮膜除去、酸化防止用樹脂皮膜形成の後に行
う。その後の工程は実施例１の場合と同様であり、溶融
接合後はハンダ皮膜１とハンダ電極２５とが均質化し、
接合部ハンダ２は１０〜２０ｗｔ％Ｓｎとなる。
【００２６】このように形成されたＳｉチップとパッケ
ージの接合状態を調べるため、シアー（ｓｈｅａｒ）試
験により接合強度測定を行った結果、破断はハンダ電極
２５切れとなり、接合状態は良好であった。
ージの接合状態を調べるため、シアー（ｓｈｅａｒ）試
験により接合強度測定を行った結果、破断はハンダ電極
２５切れとなり、接合状態は良好であった。
【００２７】図２は、実施例２に係るＳｉチップとパッ
ケージの接続方法を行う場合の、ハンダ（Ｐｂ−Ｓｎ）
の組成がＣｕ電極２２（１ｍｍφ）上のハンダ乗り量に
及ぼす影響を示した図であり、横軸は前記ハンダ中のＳ
ｎ組成（ｗｔ％）を、縦軸はＣｕ電極２２上のハンダ濡
れのない部分の割合をそれぞれ示している。図２から明
らかなように、Ｓｎ組成が多いことに起因する低融点ハ
ンダの方がＣｕ電極２２上のハンダ濡れのない部分の割
合は小さくなる。これにより、低融点ハンダの方がハン
ダ皮膜１の形成が安定し、容易となる。一方、Ｓｎ組成
が少ないことに起因して高融点ハンダとなるほど前記ハ
ンダ濡れのない部分の割合は多くなり、安定した皮膜形
成が困難となる。
ケージの接続方法を行う場合の、ハンダ（Ｐｂ−Ｓｎ）
の組成がＣｕ電極２２（１ｍｍφ）上のハンダ乗り量に
及ぼす影響を示した図であり、横軸は前記ハンダ中のＳ
ｎ組成（ｗｔ％）を、縦軸はＣｕ電極２２上のハンダ濡
れのない部分の割合をそれぞれ示している。図２から明
らかなように、Ｓｎ組成が多いことに起因する低融点ハ
ンダの方がＣｕ電極２２上のハンダ濡れのない部分の割
合は小さくなる。これにより、低融点ハンダの方がハン
ダ皮膜１の形成が安定し、容易となる。一方、Ｓｎ組成
が少ないことに起因して高融点ハンダとなるほど前記ハ
ンダ濡れのない部分の割合は多くなり、安定した皮膜形
成が困難となる。
【００２８】なお、実施例２にあっては、Ｃｕ電極２２
は、ガラスセラミックスの板上に、そのガラスセラミッ
クス表層用Ｃｕペーストを印刷して、Ｎ2 雰囲気のメタ
ライズ化焼成により形成したものである。また溶融ハン
ダ槽の温度は、各組成のハンダの融点よりも３０℃程度
高い温度に設定した。そして、Ｃｕ電極２２にフラック
スを塗布した後、前記ガラスセラミックス板を溶融ハン
ダ槽に垂直に１０ｓｅｃ浸漬し、ハンダが乗ったＣｕ電
極２２の最長断面試料を、断面中点が電極中点となるよ
うにして作成し、ＳＥＭ観察した。該観察によりＣｕ電
極２２上のハンダ濡れのない部分の距離を測定し、該距
離をハンダ電極径（１ｍｍφ）で割った数値をハンダ濡
れのない部分の割合とした。また、１つのハンダ組成条
件につき１０個のＣｕ電極２２を使用し、全ての電極に
対してハンダ濡れのない部分の割合を算出してその平均
値を出した。
は、ガラスセラミックスの板上に、そのガラスセラミッ
クス表層用Ｃｕペーストを印刷して、Ｎ2 雰囲気のメタ
ライズ化焼成により形成したものである。また溶融ハン
ダ槽の温度は、各組成のハンダの融点よりも３０℃程度
高い温度に設定した。そして、Ｃｕ電極２２にフラック
スを塗布した後、前記ガラスセラミックス板を溶融ハン
ダ槽に垂直に１０ｓｅｃ浸漬し、ハンダが乗ったＣｕ電
極２２の最長断面試料を、断面中点が電極中点となるよ
うにして作成し、ＳＥＭ観察した。該観察によりＣｕ電
極２２上のハンダ濡れのない部分の距離を測定し、該距
離をハンダ電極径（１ｍｍφ）で割った数値をハンダ濡
れのない部分の割合とした。また、１つのハンダ組成条
件につき１０個のＣｕ電極２２を使用し、全ての電極に
対してハンダ濡れのない部分の割合を算出してその平均
値を出した。
【００２９】このように、Ｓｎ含量の多い低融点ハンダ
の溶融ハンダ槽を用いれば、Ｃｕ電極２２上に直接ハン
ダ皮膜１を形成することができる。また、ハンダ皮膜１
が低融点であっても接続部ハンダ２の融点はパッケージ
２１と基板１２間のハンダの融点よりも高くなり、実施
例１と同様の作用を得ることができる。
の溶融ハンダ槽を用いれば、Ｃｕ電極２２上に直接ハン
ダ皮膜１を形成することができる。また、ハンダ皮膜１
が低融点であっても接続部ハンダ２の融点はパッケージ
２１と基板１２間のハンダの融点よりも高くなり、実施
例１と同様の作用を得ることができる。
【００３０】以上説明したように、実施例２に係るＳｉ
チップとパッケージの接続方法によれば、前記メッキ工
程を行わなくとも溶融ハンダ槽への浸漬を行うことによ
りハンダ皮膜１を形成することができ、実施例１と同様
の効果を得ることができる。
チップとパッケージの接続方法によれば、前記メッキ工
程を行わなくとも溶融ハンダ槽への浸漬を行うことによ
りハンダ皮膜１を形成することができ、実施例１と同様
の効果を得ることができる。
【００３１】次に、本発明の比較例に係るＳｉチップと
パッケージの接続方法について同じく図１に基づいて説
明する。
パッケージの接続方法について同じく図１に基づいて説
明する。
【００３２】パッケージ２１の所定面にＣｕ電極２２を
形成した後（図１（ａ））、Ｃｕ電極２２を溶融ハンダ
槽（Ｐｂ−５ｗｔ％Ｓｎ、図示せず）へ浸漬することに
よりハンダ皮膜１を形成する（図１（ｂ））。その後の
工程は実施例２と同様であり、溶融接合後はハンダ皮膜
１とハンダ電極２５が均質化し、接合部のハンダは５ｗ
ｔ％Ｓｎとなる。
形成した後（図１（ａ））、Ｃｕ電極２２を溶融ハンダ
槽（Ｐｂ−５ｗｔ％Ｓｎ、図示せず）へ浸漬することに
よりハンダ皮膜１を形成する（図１（ｂ））。その後の
工程は実施例２と同様であり、溶融接合後はハンダ皮膜
１とハンダ電極２５が均質化し、接合部のハンダは５ｗ
ｔ％Ｓｎとなる。
【００３３】このように形成されたＳｉチップとパッケ
ージの接合状態を調べるため、シアー（ｓｈｅａｒ）試
験により接合強度測定を行った結果、破断は接合面切れ
となった。また、破断部には空洞が観察された。
ージの接合状態を調べるため、シアー（ｓｈｅａｒ）試
験により接合強度測定を行った結果、破断は接合面切れ
となった。また、破断部には空洞が観察された。
【００３４】これにより、比較例に係る方法によれば、
Ｃｕ電極２２上にハンダが乗っていない部分が発生し、
接合面積が小さくなって接合強度が低下することがわか
った。
Ｃｕ電極２２上にハンダが乗っていない部分が発生し、
接合面積が小さくなって接合強度が低下することがわか
った。
【００３５】
【発明の効果】以上詳述したように本発明に係るＳｉチ
ップとパッケージの接続方法によれば、フリップチップ
型ＳｉチップをＢＧＡ型パッケージに接続するＳｉチッ
プとパッケージの接続方法において、前記パッケージの
Ｓｉチップ接続側表層電極上に、前記Ｓｉチップのハン
ダ電極より低い融点を有するハンダ皮膜を形成し、前記
ハンダ電極と前記ハンダ皮膜との溶融接合により形成さ
れる接続部ハンダの融点を、前記パッケージと基板とを
接続するのに用いられるハンダの融点よりも高く設定す
るので、前記ハンダ皮膜のメッキ工程を１工程行うだけ
でＳｉチップとパッケージとを接続することが可能とな
り、また、溶融ハンダ槽への浸漬を行うことにより前記
メッキ工程を行わなくすることもできる。さらに高価な
Ａｕをメッキ材料として用いなくともよいので、安価に
Ｓｉチップとパッケージとを接続することが可能とな
る。
ップとパッケージの接続方法によれば、フリップチップ
型ＳｉチップをＢＧＡ型パッケージに接続するＳｉチッ
プとパッケージの接続方法において、前記パッケージの
Ｓｉチップ接続側表層電極上に、前記Ｓｉチップのハン
ダ電極より低い融点を有するハンダ皮膜を形成し、前記
ハンダ電極と前記ハンダ皮膜との溶融接合により形成さ
れる接続部ハンダの融点を、前記パッケージと基板とを
接続するのに用いられるハンダの融点よりも高く設定す
るので、前記ハンダ皮膜のメッキ工程を１工程行うだけ
でＳｉチップとパッケージとを接続することが可能とな
り、また、溶融ハンダ槽への浸漬を行うことにより前記
メッキ工程を行わなくすることもできる。さらに高価な
Ａｕをメッキ材料として用いなくともよいので、安価に
Ｓｉチップとパッケージとを接続することが可能とな
る。
【図面の簡単な説明】
【図１】本発明の実施例に係るＳｉチップとパッケージ
の接続方法を概略的に示した図である。
の接続方法を概略的に示した図である。
【図２】Ｐｂ−Ｓｎハンダの組成がＣｕパッド（１ｍｍ
φ）上のハンダ乗り量に及ぼす影響を示した図である。
φ）上のハンダ乗り量に及ぼす影響を示した図である。
【図３】従来例に係るＳｉチップとパッケージの接続方
法を概略的に示した図である。
法を概略的に示した図である。
【図４】従来例に係るパッケージと基板とが接合された
状態を示した模式的断面図である。
状態を示した模式的断面図である。
１ ハンダ皮膜 ２ 接合部 ２１ ＢＧＡ型パッケージ（パッケージ） ２２ Ｓｉチップ接続型表層電極 ２５ ハンダ電極
Claims (1)
- 【請求項１】 フリップチップ型ＳｉチップをＢＧＡ
（Ball Grid Allay ）型パッケージに接続するＳｉチッ
プとパッケージの接続方法において、前記パッケージの
Ｓｉチップ接続側表層電極上に、前記Ｓｉチップのハン
ダ電極より低い融点を有するハンダ皮膜を形成し、前記
ハンダ電極と前記ハンダ皮膜との溶融接合により形成さ
れる接続部ハンダの融点を、前記パッケージと基板とを
接続するのに用いられるハンダの融点よりも高く設定す
ることを特徴とするＳｉチップとパッケージの接続方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3957095A JP3024506B2 (ja) | 1995-02-28 | 1995-02-28 | Ｓｉチップとパッケージの接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3957095A JP3024506B2 (ja) | 1995-02-28 | 1995-02-28 | Ｓｉチップとパッケージの接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236579A true JPH08236579A (ja) | 1996-09-13 |
| JP3024506B2 JP3024506B2 (ja) | 2000-03-21 |
Family
ID=12556743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3957095A Expired - Lifetime JP3024506B2 (ja) | 1995-02-28 | 1995-02-28 | Ｓｉチップとパッケージの接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024506B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005059993A2 (en) * | 2003-12-17 | 2005-06-30 | Tru-Si Technologies, Inc. | Packaging substrates for integrated circuits and soldering methods |
| US7049170B2 (en) | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
-
1995
- 1995-02-28 JP JP3957095A patent/JP3024506B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005059993A2 (en) * | 2003-12-17 | 2005-06-30 | Tru-Si Technologies, Inc. | Packaging substrates for integrated circuits and soldering methods |
| WO2005059993A3 (en) * | 2003-12-17 | 2005-10-27 | Tru Si Technologies Inc | Packaging substrates for integrated circuits and soldering methods |
| US7034401B2 (en) | 2003-12-17 | 2006-04-25 | Tru-Si Technologies, Inc. | Packaging substrates for integrated circuits and soldering methods |
| US7049170B2 (en) | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
| US7060601B2 (en) | 2003-12-17 | 2006-06-13 | Tru-Si Technologies, Inc. | Packaging substrates for integrated circuits and soldering methods |
| US7186586B2 (en) | 2003-12-17 | 2007-03-06 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
| US7241641B2 (en) | 2003-12-17 | 2007-07-10 | Tru-Si Technologies, Inc. | Attachment of integrated circuit structures and other substrates to substrates with vias |
| US7241675B2 (en) | 2003-12-17 | 2007-07-10 | Tru-Si Technologies, Inc. | Attachment of integrated circuit structures and other substrates to substrates with vias |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3024506B2 (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9331042B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2002270732A (ja) | アンダーフィル材付き電子部品 | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JP3346695B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP5738523B2 (ja) | 接続材料、接続方法及び半導体装置の製造方法 | |
| KR100348126B1 (ko) | 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법 | |
| JPH11126852A (ja) | 半導体装置、その製造方法及び導電性ボールの実装方法 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JP4661050B2 (ja) | 圧電発振器 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH11307585A (ja) | 半導体装置 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JP2002057242A (ja) | エリアアレイ型半導体パッケージ | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH0992654A (ja) | 半導体装置の電極構造体及びその形成方法並びに半導体装置の実装体及び半導体装置 | |
| JP6078577B2 (ja) | 接続材料、接続方法、半導体装置及び半導体装置の製造方法 | |
| JP3370540B2 (ja) | 配線基板 | |
| JPH11111766A (ja) | 配線基板およびその製造方法 | |
| JP2011044571A (ja) | 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法 | |
| JPH11317487A (ja) | 電子装置及び電子装置の実装方法 | |
| JPH0713231Y2 (ja) | 集積回路パッケージ | |
| JP2903711B2 (ja) | フラットパッケージの予備半田方法 | |
| JPH09153497A (ja) | 半田バンプの形成方法 |