JPH08236579A - Siチップとパッケージの接続方法 - Google Patents

Siチップとパッケージの接続方法

Info

Publication number
JPH08236579A
JPH08236579A JP3957095A JP3957095A JPH08236579A JP H08236579 A JPH08236579 A JP H08236579A JP 3957095 A JP3957095 A JP 3957095A JP 3957095 A JP3957095 A JP 3957095A JP H08236579 A JPH08236579 A JP H08236579A
Authority
JP
Japan
Prior art keywords
solder
package
chip
electrode
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3957095A
Other languages
English (en)
Other versions
JP3024506B2 (ja
Inventor
Yoichi Moriya
要一 守屋
Yoshiaki Yamade
善章 山出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP3957095A priority Critical patent/JP3024506B2/ja
Publication of JPH08236579A publication Critical patent/JPH08236579A/ja
Application granted granted Critical
Publication of JP3024506B2 publication Critical patent/JP3024506B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【構成】 フリップチップ型SiチップをBGA型パッ
ケージに接続するSiチップとパッケージの接続方法に
おいて、前記パッケージのSiチップ接続側表層電極上
に、前記Siチップのハンダ電極より低い融点を有する
ハンダ皮膜を形成し、前記ハンダ電極と前記ハンダ皮膜
との溶融接合により形成される接続部ハンダの融点を、
前記パッケージと基板とを接続するのに用いられるハン
ダの融点よりも高く設定することを特徴とするSiチッ
プとパッケージの接続方法。 【効果】 メッキ工程を1工程とするか又は前記メッキ
工程を行わないようにすることができ、コストを削減す
ることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はSiチップとパッケージ
の接続方法に関し、より詳細にはフリップチップ型Si
チップをBGA(Ball Grid Allay )型パッケージに実
装するための、Siチップとパッケージの接続方法に関
する。
【0002】
【従来の技術】近年、Siチップの集積度及び機能の増
大に伴い、端子を高密度に配置することができるSiチ
ップとパッケージの接続方法が求められている。このた
め、前記要望を満たす接続方法としては、ワイヤボンデ
ィング方式よりもフリップチップ接続に代表されるワイ
ヤレスボンディング方式へと移行しつつある。
【0003】フリップチップ型SiチップをBGA型パ
ッケージに接続する従来の接続方法を図3及び図4に基
づいて簡単に説明する。
【0004】まず、図3に示した接続方法から説明す
る。図3(a)はBGAパッケージ(以下、単にパッケ
ージと記す)21の所定面にSiチップ接続側表層電極
22が形成された状態を示している。Siチップ接続側
表層電極22は、金属導体ペーストが所定の電極形状に
印刷されたグリーンシートを内層配線用ペーストが印刷
された多層体表面に積層し、同時焼成により形成する
か、または、内層配線が形成された多層体の焼成体上に
前記金属導体ペーストを印刷し、後付け焼成により形成
するか、もしくは、前記焼成体上にスパッタ等の薄膜法
により形成する。この状態から次に、Siチップ接続側
表層電極22上にハンダ成分拡散防止のためのNiメッ
キ皮膜23を形成し(図3(b))、その後、後述する
ハンダ電極25とのハンダ濡れ性向上のための、Auメ
ッキ皮膜24を形成する(図3(c))。次に、Siチ
ップ底面(図示せず)に形成されたハンダ電極25をA
uメッキ皮膜24上に載置し(図3(d))、ハンダ溶
融処理を行い、Siチップとパッケージ21とを接合さ
せる(図3(e))。
【0005】図4は、Siチップが接合されたパッケー
ジ21が基板上に接合された状態を示した模式的断面図
である。
【0006】パッケージ21は略直方体形状に形成され
ている。パッケージ本体31の上部の所定箇所には凹部
32が形成されており、凹部32内には半導体素子とし
てのSiチップ11が収納されている。また、パッケー
ジ本体31の上面31aには凹部32を覆う態様でセラ
ミックス又は金属製のキャップ33が配設されており、
パッケージ本体上面31aにキャップ33が接着される
ことにより凹部32内が封止されている。凹部底面32
aの所定箇所には、Siチップ接続側表層電極22とハ
ンダ電極25とが複数個形成されており、これらはスル
ーホール34を介して後述するバンプ電極36側と導通
されている。一方、パッケージ下面31bの所定箇所に
は、表層電極35とバンプ電極36とが複数個形成され
ており、これらはスルーホール34を介してハンダ電極
25側と導通されている。また、バンプ電極36は基板
12の所定箇所に形成された電極パッド12aに接続さ
れている。
【0007】なお、図4においては図3で説明したNi
メッキ皮膜23及びAuメッキ皮膜24の図示は省略
し、Siチップ11とハンダ電極25間の構造について
も図示を省略した。
【0008】パッケージ21と基板12間の接続は、バ
ンプ電極36に塗布されているハンダ皮膜(図示せず)
が溶融接合処理されることにより行われ、前記ハンダ皮
膜としては通常Pb−63wt%Snが用いられてい
る。これに対しSiチップ11とパッケージ21間の接
続は、ハンダ電極25が溶融接合処理されることにより
行われ、ハンダ電極25としては通常Pb−5wt%S
nが用いられている。また、Siチップ接続側表層電極
22は、ハンダ電極25の径と対応して、およそ50〜
200μmφの大きさになるよう形成されている。ま
た、パッケージ21として最近開発が進められている、
ガラスセラミックスを用いた低温焼成型パッケージを用
いる場合は、Siチップ接続側表層電極22の材料とし
ては通常Cu又はAgPd等が使用される。
【0009】
【発明が解決しようとする課題】パッケージ21と基板
12間の接続は、Siチップ11とパッケージ21間の
接続の後に行われる。このため、パッケージ21と基板
12間のハンダ溶融接合時にSiチップ11とパッケー
ジ21間の接続部が溶解し接合不良を起こすのを防止す
るために、ハンダ電極25の融点はバンプ電極36に塗
布されているハンダ皮膜の融点よりも高い必要がある。
前述したように、バンプ電極36に塗布されているハン
ダ皮膜には通常60〜63wt%Snが用いられている
ことからハンダ電極25には通常Sn組成が20wt%
以下の高融点ハンダが用いられている。
【0010】しかしながら、Siチップ接続側表層電極
22として例えばCuを用い、ハンダ電極25として高
融点ハンダを用いて直接ハンダ溶融接合処理を行うと、
Siチップ接続側表層電極22上の酸化皮膜の形成が助
長され、ハンダ(Pb−Sn)の濡れ性が著しく低下
し、Siチップ接続側表層電極22とハンダ電極25と
の接合力が低下してしまうという問題が生じる。
【0011】一方Siチップ接続側表層電極22として
例えばAgPdを用い、ハンダ電極25として高融点ハ
ンダを用いて直接ハンダ溶融接合処理を行うと、前記酸
化皮膜によるハンダ濡れ性の低下はないが、ハンダのS
n成分が拡散し易くなり、Ag−Sn金属間化合物が形
成され、電極強度が低下し易いといった問題があった。
【0012】上記問題に対処するため、図3により説明
したように、Siチップ接続側表層電極22の表面に
は、ハンダ成分の拡散を防止するためのNiメッキ皮膜
23が形成され、さらにハンダ濡れ性向上のためにAu
メッキ皮膜24が形成されるものである。
【0013】このように、従来のSiチップとパッケー
ジの接続方法にあっては、Siチップ接続側表層電極2
2にNiメッキ皮膜23とAuメッキ皮膜24の両方を
形成する必要があり、メッキ工程が2工程となり、かつ
高価なAuメッキを要するため、コストが高くなるとい
う課題があった。
【0014】本発明は上記課題に鑑みなされたものであ
り、前記メッキ工程を1工程とするか又は前記メッキ工
程を行わないようにすることができ、コストを削減する
ことができるSiチップとパッケージの接続方法を提供
することを目的としている。
【0015】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るSiチップとパッケージの接続方法は、
フリップチップ型SiチップをBGA(Ball Grid Alla
y )型パッケージに接続するSiチップとパッケージの
接続方法において、前記パッケージのSiチップ接続側
表層電極上に、前記Siチップのハンダ電極より低い融
点を有するハンダ皮膜を形成し、前記ハンダ電極と前記
ハンダ皮膜との溶融接合により形成される接続部ハンダ
の融点を、前記パッケージと基板とを接続するのに用い
られるハンダの融点よりも高く設定することを特徴とし
ている。
【0016】
【作用】上記した構成のSiチップとパッケージの接続
方法によれば、前記パッケージの前記Siチップ接続側
表層電極上に、前記Siチップの前記ハンダ電極より低
い融点を有する前記ハンダ皮膜を形成するので、該ハン
ダ皮膜と前記ハンダ電極との溶融接合時に両者が均質化
し、前記ハンダ皮膜と前記ハンダ電極との溶融接合によ
り形成される接合部ハンダの融点は、前記パッケージと
前記基板とを接続するのに用いられるハンダの融点より
も高くなる。例えば、前記ハンダ電極組成をPb−5w
t%Sn(融点:Tmf)、前記ハンダ皮膜組成をPb
−63wt%Sn(融点:Tmp)、パッケージと基板
とを接続するのに用いられるハンダ組成をPb−63w
t%Sn(融点:Tmb)、前記接続部ハンダをPb−
Xwt%(融点:Tmfp)とすると、5<X<63
(wt%)となり、Tmp<Tmfp<Tmf、Tmb
<Tmfpとなる。
【0017】よって、前記Siチップ接続側表層電極上
に低融点の前記ハンダ皮膜を用いても、前記接続部ハン
ダの融点は前記パッケージと前記基板間のハンダの融点
よりも高くなるため、前記パッケージと前記基板間のハ
ンダ溶融接合時に前記接続部ハンダが溶解し接合不良を
起こす危険性はない。また、前記ハンダ皮膜が低融点で
あるため、ハンダ成分の拡散が助長されることはない。
また、前記ハンダ皮膜とハンダ電極との接合となるた
め、ハンダ濡れ性には問題がなく、接合性に優れたもの
となる。
【0018】このため、本発明に係るSiチップとパッ
ケージの接続方法によれば、前記ハンダ皮膜のメッキ工
程を1工程行うだけでSiチップとパッケージとを接続
することが可能となり、また、溶融ハンダ槽への浸漬を
行うことにより前記メッキ工程に代えることもできる。
さらに高価なAuをメッキ材料として用いなくともよい
ので、安価にSiチップとパッケージとを接続すること
が可能となる。
【0019】
【実施例及び比較例】以下、本発明に係るSiチップと
パッケージの接続方法の実施例を図面に基づいて説明す
る。なお、従来例と同一の機能も有する構成部品には同
一の符号を付すこととする。
【0020】図1は実施例1に係るSiチップとパッケ
ージの接続方法を説明するために示した模式的工程図で
あり、図1(a)はパッケージ21の所定面にSiチッ
プ接続側表層電極22が形成された状態を示している。
ここで、パッケージ21の材料としては、MgO−Al
23 −SiO2 系ガラスセラミックスを用い、該材料
を用いたグリーンシートに、内層導体ペースト印刷及び
ビア形成したものを積層、焼成し、パッケージ21を形
成した。また、Siチップ接続側表層電極22としては
前記グリーンシートの表面にCuペーストを電極形状に
印刷後、N2 雰囲気中においてメタライズ化焼成を行
い、約150μmφの大きさに形成した。次に、Siチ
ップ接続側表層電極(以下Cu電極と記す)22に厚み
3〜10μmの無電解ハンダ皮膜(Pb−63wt%S
n、以下、単にハンダ皮膜と記す)1を形成する(図1
(b))。次にCu電極22上に、Siチップ底面(図
示せず)に形成された約150μmφのハンダ電極(P
b−5wt%Sn)をのせ(図1(c))、N2 /H2
雰囲気で約340℃のハンダ溶融接合処理を行う。溶融
接合後(図1(d))は、ハンダ皮膜1とハンダ電極2
5とが均質化し、接合部ハンダ2は6〜8wt%Snと
なる。
【0021】このように形成されたSiチップとパッケ
ージの接合状態を調べるため、シアー(shear)試
験により接合強度測定を行った結果、破断はハンダ電極
25切れとなり、接合状態は良好であった。
【0022】このように、Cu電極22上に低融点のハ
ンダ皮膜1を形成しても、接続部ハンダ2の融点はパッ
ケージ21と基板12間のハンダ(Pbー63wt%S
n)の融点よりも高くなるため、パッケージ21と基板
12間のハンダ溶融接合時に接続部ハンダ2が溶解し接
合不良を起こす危険性はない。また、ハンダ皮膜1が低
融点であるため、ハンダ成分の拡散が助長されることは
なく、また、ハンダ皮膜1とハンダ電極25との接合で
あるため、ハンダ濡れ性には問題がなく、接合性に優れ
たものとなる。
【0023】以上説明したように、実施例1に係るSi
チップとパッケージの接続方法によれば、ハンダ皮膜1
のメッキ工程を1工程行うだけでSiチップとパッケー
ジ21とを接続することができ、高価なAuをメッキ材
料として用いなくともよいので、安価にSiチップとパ
ッケージとを接続することができる。
【0024】次に、実施例2に係るSiチップとパッケ
ージの接続方法について同じく図1に基づいて説明す
る。
【0025】実施例1と同様にパッケージ21の所定面
にCu電極22を形成した後(図1(a))、Cu電極
22を溶融ハンダ槽(Pb−63wt%Sn、図示せ
ず)へ浸漬することによりハンダ皮膜1を形成する(図
1(b))。前記溶融ハンダ槽への浸漬はCuメタライ
ズ化のためのN2 雰囲気焼成炉から取り出した直後、表
面酸化皮膜が十分に形成されないうちにCu電極22上
にフラックス(図示せず)を塗布し、前記フラックスに
よる酸化皮膜除去、酸化防止用樹脂皮膜形成の後に行
う。その後の工程は実施例1の場合と同様であり、溶融
接合後はハンダ皮膜1とハンダ電極25とが均質化し、
接合部ハンダ2は10〜20wt%Snとなる。
【0026】このように形成されたSiチップとパッケ
ージの接合状態を調べるため、シアー(shear)試
験により接合強度測定を行った結果、破断はハンダ電極
25切れとなり、接合状態は良好であった。
【0027】図2は、実施例2に係るSiチップとパッ
ケージの接続方法を行う場合の、ハンダ(Pb−Sn)
の組成がCu電極22(1mmφ)上のハンダ乗り量に
及ぼす影響を示した図であり、横軸は前記ハンダ中のS
n組成(wt%)を、縦軸はCu電極22上のハンダ濡
れのない部分の割合をそれぞれ示している。図2から明
らかなように、Sn組成が多いことに起因する低融点ハ
ンダの方がCu電極22上のハンダ濡れのない部分の割
合は小さくなる。これにより、低融点ハンダの方がハン
ダ皮膜1の形成が安定し、容易となる。一方、Sn組成
が少ないことに起因して高融点ハンダとなるほど前記ハ
ンダ濡れのない部分の割合は多くなり、安定した皮膜形
成が困難となる。
【0028】なお、実施例2にあっては、Cu電極22
は、ガラスセラミックスの板上に、そのガラスセラミッ
クス表層用Cuペーストを印刷して、N2 雰囲気のメタ
ライズ化焼成により形成したものである。また溶融ハン
ダ槽の温度は、各組成のハンダの融点よりも30℃程度
高い温度に設定した。そして、Cu電極22にフラック
スを塗布した後、前記ガラスセラミックス板を溶融ハン
ダ槽に垂直に10sec浸漬し、ハンダが乗ったCu電
極22の最長断面試料を、断面中点が電極中点となるよ
うにして作成し、SEM観察した。該観察によりCu電
極22上のハンダ濡れのない部分の距離を測定し、該距
離をハンダ電極径(1mmφ)で割った数値をハンダ濡
れのない部分の割合とした。また、1つのハンダ組成条
件につき10個のCu電極22を使用し、全ての電極に
対してハンダ濡れのない部分の割合を算出してその平均
値を出した。
【0029】このように、Sn含量の多い低融点ハンダ
の溶融ハンダ槽を用いれば、Cu電極22上に直接ハン
ダ皮膜1を形成することができる。また、ハンダ皮膜1
が低融点であっても接続部ハンダ2の融点はパッケージ
21と基板12間のハンダの融点よりも高くなり、実施
例1と同様の作用を得ることができる。
【0030】以上説明したように、実施例2に係るSi
チップとパッケージの接続方法によれば、前記メッキ工
程を行わなくとも溶融ハンダ槽への浸漬を行うことによ
りハンダ皮膜1を形成することができ、実施例1と同様
の効果を得ることができる。
【0031】次に、本発明の比較例に係るSiチップと
パッケージの接続方法について同じく図1に基づいて説
明する。
【0032】パッケージ21の所定面にCu電極22を
形成した後(図1(a))、Cu電極22を溶融ハンダ
槽(Pb−5wt%Sn、図示せず)へ浸漬することに
よりハンダ皮膜1を形成する(図1(b))。その後の
工程は実施例2と同様であり、溶融接合後はハンダ皮膜
1とハンダ電極25が均質化し、接合部のハンダは5w
t%Snとなる。
【0033】このように形成されたSiチップとパッケ
ージの接合状態を調べるため、シアー(shear)試
験により接合強度測定を行った結果、破断は接合面切れ
となった。また、破断部には空洞が観察された。
【0034】これにより、比較例に係る方法によれば、
Cu電極22上にハンダが乗っていない部分が発生し、
接合面積が小さくなって接合強度が低下することがわか
った。
【0035】
【発明の効果】以上詳述したように本発明に係るSiチ
ップとパッケージの接続方法によれば、フリップチップ
型SiチップをBGA型パッケージに接続するSiチッ
プとパッケージの接続方法において、前記パッケージの
Siチップ接続側表層電極上に、前記Siチップのハン
ダ電極より低い融点を有するハンダ皮膜を形成し、前記
ハンダ電極と前記ハンダ皮膜との溶融接合により形成さ
れる接続部ハンダの融点を、前記パッケージと基板とを
接続するのに用いられるハンダの融点よりも高く設定す
るので、前記ハンダ皮膜のメッキ工程を1工程行うだけ
でSiチップとパッケージとを接続することが可能とな
り、また、溶融ハンダ槽への浸漬を行うことにより前記
メッキ工程を行わなくすることもできる。さらに高価な
Auをメッキ材料として用いなくともよいので、安価に
Siチップとパッケージとを接続することが可能とな
る。
【図面の簡単な説明】
【図1】本発明の実施例に係るSiチップとパッケージ
の接続方法を概略的に示した図である。
【図2】Pb−Snハンダの組成がCuパッド(1mm
φ)上のハンダ乗り量に及ぼす影響を示した図である。
【図3】従来例に係るSiチップとパッケージの接続方
法を概略的に示した図である。
【図4】従来例に係るパッケージと基板とが接合された
状態を示した模式的断面図である。
【符号の説明】
1 ハンダ皮膜 2 接合部 21 BGA型パッケージ(パッケージ) 22 Siチップ接続型表層電極 25 ハンダ電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 フリップチップ型SiチップをBGA
    (Ball Grid Allay )型パッケージに接続するSiチッ
    プとパッケージの接続方法において、前記パッケージの
    Siチップ接続側表層電極上に、前記Siチップのハン
    ダ電極より低い融点を有するハンダ皮膜を形成し、前記
    ハンダ電極と前記ハンダ皮膜との溶融接合により形成さ
    れる接続部ハンダの融点を、前記パッケージと基板とを
    接続するのに用いられるハンダの融点よりも高く設定す
    ることを特徴とするSiチップとパッケージの接続方
    法。
JP3957095A 1995-02-28 1995-02-28 Siチップとパッケージの接続方法 Expired - Lifetime JP3024506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3957095A JP3024506B2 (ja) 1995-02-28 1995-02-28 Siチップとパッケージの接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3957095A JP3024506B2 (ja) 1995-02-28 1995-02-28 Siチップとパッケージの接続方法

Publications (2)

Publication Number Publication Date
JPH08236579A true JPH08236579A (ja) 1996-09-13
JP3024506B2 JP3024506B2 (ja) 2000-03-21

Family

ID=12556743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3957095A Expired - Lifetime JP3024506B2 (ja) 1995-02-28 1995-02-28 Siチップとパッケージの接続方法

Country Status (1)

Country Link
JP (1) JP3024506B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005059993A2 (en) * 2003-12-17 2005-06-30 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005059993A2 (en) * 2003-12-17 2005-06-30 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
WO2005059993A3 (en) * 2003-12-17 2005-10-27 Tru Si Technologies Inc Packaging substrates for integrated circuits and soldering methods
US7034401B2 (en) 2003-12-17 2006-04-25 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7186586B2 (en) 2003-12-17 2007-03-06 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7241641B2 (en) 2003-12-17 2007-07-10 Tru-Si Technologies, Inc. Attachment of integrated circuit structures and other substrates to substrates with vias
US7241675B2 (en) 2003-12-17 2007-07-10 Tru-Si Technologies, Inc. Attachment of integrated circuit structures and other substrates to substrates with vias

Also Published As

Publication number Publication date
JP3024506B2 (ja) 2000-03-21

Similar Documents

Publication Publication Date Title
US9331042B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2002270732A (ja) アンダーフィル材付き電子部品
JPH10294337A (ja) 半導体装置及びその製造方法
JP2001060760A (ja) 回路電極およびその形成方法
JP3024506B2 (ja) Siチップとパッケージの接続方法
JP3346695B2 (ja) 半導体素子収納用パッケージの製造方法
JP5738523B2 (ja) 接続材料、接続方法及び半導体装置の製造方法
KR100348126B1 (ko) 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법
JPH11126852A (ja) 半導体装置、その製造方法及び導電性ボールの実装方法
JPH10116927A (ja) 接続端子及びその形成方法
JP4661050B2 (ja) 圧電発振器
JP2741611B2 (ja) フリップチップボンディング用基板
JPH11307585A (ja) 半導体装置
JPH03108361A (ja) 半導体集積回路装置
JP2002057242A (ja) エリアアレイ型半導体パッケージ
JP2002368038A (ja) フリップチップ実装方法
JPH0992654A (ja) 半導体装置の電極構造体及びその形成方法並びに半導体装置の実装体及び半導体装置
JP6078577B2 (ja) 接続材料、接続方法、半導体装置及び半導体装置の製造方法
JP3370540B2 (ja) 配線基板
JPH11111766A (ja) 配線基板およびその製造方法
JP2011044571A (ja) 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法
JPH11317487A (ja) 電子装置及び電子装置の実装方法
JPH0713231Y2 (ja) 集積回路パッケージ
JP2903711B2 (ja) フラットパッケージの予備半田方法
JPH09153497A (ja) 半田バンプの形成方法