JPH09153497A - 半田バンプの形成方法 - Google Patents
半田バンプの形成方法Info
- Publication number
- JPH09153497A JPH09153497A JP7314175A JP31417595A JPH09153497A JP H09153497 A JPH09153497 A JP H09153497A JP 7314175 A JP7314175 A JP 7314175A JP 31417595 A JP31417595 A JP 31417595A JP H09153497 A JPH09153497 A JP H09153497A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- tin
- gold
- cream solder
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/36—Material effects
- H01L2924/365—Metallurgical effects
- H01L2924/3651—Formation of intermetallics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子を基板上にフリップチップ実装す
るために、半導体素子の突起電極上に設ける半田バンプ
の形成方法に関し、金の突起電極に対して、スズを含有
する半田材料を用いても、金−スズ間の金属間化合物の
生成を防止する。 【解決手段】 半導体素子１に予め形成した金の突起電
極２上に、スズを含有しない合金からなる低融点クリー
ム半田４を転写する。そして低融点クリーム半田４より
融点が高く、かつスズを含有する共晶クリーム半田６
を、低融点クリーム半田４上に転写する。これをリフロ
ー処理することにより、半田バンプを形成する。
るために、半導体素子の突起電極上に設ける半田バンプ
の形成方法に関し、金の突起電極に対して、スズを含有
する半田材料を用いても、金−スズ間の金属間化合物の
生成を防止する。 【解決手段】 半導体素子１に予め形成した金の突起電
極２上に、スズを含有しない合金からなる低融点クリー
ム半田４を転写する。そして低融点クリーム半田４より
融点が高く、かつスズを含有する共晶クリーム半田６
を、低融点クリーム半田４上に転写する。これをリフロ
ー処理することにより、半田バンプを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子をフェー
スダウンにて基板上にフリップチップ実装するために、
半導体素子上に設ける半田バンプの形成方法に関するも
のである。
スダウンにて基板上にフリップチップ実装するために、
半導体素子上に設ける半田バンプの形成方法に関するも
のである。
【０００２】
【従来の技術】近年、半導体実装は高密度化の方向に進
んでいるが、実装面積の低減や、半導体素子の電極数の
増加に対応するためには、フリップチップ実装が最も有
利であると言われている。
んでいるが、実装面積の低減や、半導体素子の電極数の
増加に対応するためには、フリップチップ実装が最も有
利であると言われている。
【０００３】フリップチップ実装では、半導体素子上の
電極端子に予め形成した金の突起電極上に半田バンプを
形成し、この半田バンプを介して基板と半導体素子とを
接続しているが、この半田バンプの材料としては、基板
上の他の部品との一括リフロー処理を可能にするため
に、スズを含有する半田が一般的に用いられてきた。
電極端子に予め形成した金の突起電極上に半田バンプを
形成し、この半田バンプを介して基板と半導体素子とを
接続しているが、この半田バンプの材料としては、基板
上の他の部品との一括リフロー処理を可能にするため
に、スズを含有する半田が一般的に用いられてきた。
【０００４】すなわち、基板上には半導体素子の他に、
抵抗、コンデンサなどの部品が混在しており、これらの
部品の接続にはスズを含有する半田を用いるので、半導
体素子の半田バンプにもスズを含有する半田を使用すれ
ば、一括してリフロー処理することができるので、量産
性に優れているというわけである。
抵抗、コンデンサなどの部品が混在しており、これらの
部品の接続にはスズを含有する半田を用いるので、半導
体素子の半田バンプにもスズを含有する半田を使用すれ
ば、一括してリフロー処理することができるので、量産
性に優れているというわけである。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の方法では次のような問題点があった。すなわち、金の
突起電極上に半田バンプを形成する際の熱処理において
は、金とスズが相互拡散し金−スズ間の金属間化合物、
例えばＡｕＳｎ，ＡｕＳｎ4，ＡｕＳｎ2を形成してしま
う。
の方法では次のような問題点があった。すなわち、金の
突起電極上に半田バンプを形成する際の熱処理において
は、金とスズが相互拡散し金−スズ間の金属間化合物、
例えばＡｕＳｎ，ＡｕＳｎ4，ＡｕＳｎ2を形成してしま
う。
【０００６】一般的に金属間化合物は脆く、また電気抵
抗が高いことが知られており、前記金−スズ間の金属間
化合物においても同様のことが言える。この金属間化合
物の生成は、金とスズが接触する状況下ではいかなる手
段を用いても生成を阻止することは不可能であり、一度
生成された金属間化合物は消滅することなく、金，スズ
の重量比から決定される飽和点まで増加し続ける。
抗が高いことが知られており、前記金−スズ間の金属間
化合物においても同様のことが言える。この金属間化合
物の生成は、金とスズが接触する状況下ではいかなる手
段を用いても生成を阻止することは不可能であり、一度
生成された金属間化合物は消滅することなく、金，スズ
の重量比から決定される飽和点まで増加し続ける。
【０００７】さらに、金原子がスズ格子内に拡散する速
度よりも、スズ原子が金格子内に拡散する速度の方が速
いので、質量の移動が発生し、スズを含有する半田内部
でカーケンダルボイドと呼ばれるボイド（空孔）が発生
し、これが電流路の障害となり電気抵抗が増大するとい
う報告もある。
度よりも、スズ原子が金格子内に拡散する速度の方が速
いので、質量の移動が発生し、スズを含有する半田内部
でカーケンダルボイドと呼ばれるボイド（空孔）が発生
し、これが電流路の障害となり電気抵抗が増大するとい
う報告もある。
【０００８】このように従来の半田バンプの形成方法で
は、バンプが脆くなったり電気抵抗が増大したりして信
頼性を著しく損なうものであった。
は、バンプが脆くなったり電気抵抗が増大したりして信
頼性を著しく損なうものであった。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に本発明の半田バンプの形成方法は、半導体素子に予め
形成された金の突起電極の表面を、スズを含有しない合
金からなる第１の半田材料にて被覆する工程と、前記第
１の半田材料より融点が高く、かつスズを含有する第２
の半田材料にて、前記第１の半田材料の表面を被覆する
工程と、これらをリフロー処理することにより半田バン
プを得る工程とからなる。
に本発明の半田バンプの形成方法は、半導体素子に予め
形成された金の突起電極の表面を、スズを含有しない合
金からなる第１の半田材料にて被覆する工程と、前記第
１の半田材料より融点が高く、かつスズを含有する第２
の半田材料にて、前記第１の半田材料の表面を被覆する
工程と、これらをリフロー処理することにより半田バン
プを得る工程とからなる。
【００１０】これによりバンプが脆くなったり、電気抵
抗が増大することなく、量産性に優れかつ信頼性の高い
半田バンプを提供することができる。
抗が増大することなく、量産性に優れかつ信頼性の高い
半田バンプを提供することができる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、半導体素子に予め形成された金の突起電極の表面
を、スズを含有しない合金からなる第１の半田材料にて
被覆する工程と、前記第１の半田材料より融点が高く、
かつスズを含有する第２の半田材料にて、前記第１の半
田材料の表面を被覆する工程と、これらをリフロー処理
することにより半田バンプを得る工程とからなる。
は、半導体素子に予め形成された金の突起電極の表面
を、スズを含有しない合金からなる第１の半田材料にて
被覆する工程と、前記第１の半田材料より融点が高く、
かつスズを含有する第２の半田材料にて、前記第１の半
田材料の表面を被覆する工程と、これらをリフロー処理
することにより半田バンプを得る工程とからなる。
【００１２】この方法によれば、リフロー処理中に、ま
ず金の突起電極上のスズを含まない第１のクリーム半田
が溶融し、その一部が金と合金化する。第１の半田材料
の残りの部分は、一部の半田材料が金と合金化したこと
により組成の変動が発生し、融点が上昇するため凝固が
始まる。
ず金の突起電極上のスズを含まない第１のクリーム半田
が溶融し、その一部が金と合金化する。第１の半田材料
の残りの部分は、一部の半田材料が金と合金化したこと
により組成の変動が発生し、融点が上昇するため凝固が
始まる。
【００１３】さらにリフロー処理が進むにつれ、スズを
含有する第２の半田材料の溶融が始まるが、この半田材
料中のスズは、第１の半田材料のうち、凝固した合金が
障壁となり金と接触することはない。リフロー処理が終
了し、スズを含有する第２の半田材料も凝固が始まり球
状の半田バンプが形成される。このように金−スズ間の
金属間化合物は形成されることなく、信頼性の高い半田
バンプが形成されるという作用を有する。
含有する第２の半田材料の溶融が始まるが、この半田材
料中のスズは、第１の半田材料のうち、凝固した合金が
障壁となり金と接触することはない。リフロー処理が終
了し、スズを含有する第２の半田材料も凝固が始まり球
状の半田バンプが形成される。このように金−スズ間の
金属間化合物は形成されることなく、信頼性の高い半田
バンプが形成されるという作用を有する。
【００１４】以下に、本発明の請求項１に記載された発
明の実施の形態について、図面を参照しながら具体的に
説明する。
明の実施の形態について、図面を参照しながら具体的に
説明する。
【００１５】図１は本発明の一実施の形態における半田
バンプの形成工程を示す断面図である。図１（ａ）にお
いて、半導体素子１には、メッキやスタッドバンプ法な
どの公知の方法で、金の突起電極２を形成してあり、上
面に凹部を形成した転写治具３には、その凹部にスズを
含有しない低融点クリーム半田４を充填してある。突起
電極２が転写治具３の凹部に対向するように、半導体素
子１を転写治具３に載置することで、金の突起電極２の
表面に低融点クリーム半田４を転写し、図１（ｂ）に示
す半導体素子１を得る。
バンプの形成工程を示す断面図である。図１（ａ）にお
いて、半導体素子１には、メッキやスタッドバンプ法な
どの公知の方法で、金の突起電極２を形成してあり、上
面に凹部を形成した転写治具３には、その凹部にスズを
含有しない低融点クリーム半田４を充填してある。突起
電極２が転写治具３の凹部に対向するように、半導体素
子１を転写治具３に載置することで、金の突起電極２の
表面に低融点クリーム半田４を転写し、図１（ｂ）に示
す半導体素子１を得る。
【００１６】ここで低融点クリーム半田４には、合金成
分をＩｎ−７０ｗｔ％Ｂｉ（融点１７０℃）とし、フラ
ックスを１０ｗｔ％含有し、粘度が５０００ポイズに調
製したものを用いた。また転写治具３としては、半導体
素子１の外形より０．４ｍｍ小さい寸法で凹部が形成さ
れ、その凹部の深さは０．２ｍｍとし、材質はカーボン
を用いた。
分をＩｎ−７０ｗｔ％Ｂｉ（融点１７０℃）とし、フラ
ックスを１０ｗｔ％含有し、粘度が５０００ポイズに調
製したものを用いた。また転写治具３としては、半導体
素子１の外形より０．４ｍｍ小さい寸法で凹部が形成さ
れ、その凹部の深さは０．２ｍｍとし、材質はカーボン
を用いた。
【００１７】次に図１（ｃ）に示すように、転写治具５
の凹部には、低融点クリーム半田４より融点の高く、か
つスズを含有する共晶クリーム半田６を充填しておく。
そして図１（ｂ）で示す半導体素子１を転写治具５中へ
降下させることで、低融点クリーム半田４の表面を被覆
するように共晶クリーム半田６を転写し、図１（ｄ）に
示す状態となる。
の凹部には、低融点クリーム半田４より融点の高く、か
つスズを含有する共晶クリーム半田６を充填しておく。
そして図１（ｂ）で示す半導体素子１を転写治具５中へ
降下させることで、低融点クリーム半田４の表面を被覆
するように共晶クリーム半田６を転写し、図１（ｄ）に
示す状態となる。
【００１８】ここで共晶クリーム半田６には、合金成分
を６３ｗｔ％Ｓｎ−Ｐｂ（融点１８３℃）、フラックス
を１０ｗｔ％含有し、粘度を２５００Ｐに調製したもの
を用いた。また転写治具５としては、半導体素子の外形
より０．４ｍｍ小さい寸法で凹部が形成され、その凹部
の深さは０．３ｍｍとし、材質はカーボンを用いた。な
お共晶クリーム半田６の粘度を低融点クリーム半田４の
粘度より小さくすることで、共晶クリーム半田６の転写
の際に、低融点クリーム半田４が突起電極２から剥離す
ることを防いでいる。
を６３ｗｔ％Ｓｎ−Ｐｂ（融点１８３℃）、フラックス
を１０ｗｔ％含有し、粘度を２５００Ｐに調製したもの
を用いた。また転写治具５としては、半導体素子の外形
より０．４ｍｍ小さい寸法で凹部が形成され、その凹部
の深さは０．３ｍｍとし、材質はカーボンを用いた。な
お共晶クリーム半田６の粘度を低融点クリーム半田４の
粘度より小さくすることで、共晶クリーム半田６の転写
の際に、低融点クリーム半田４が突起電極２から剥離す
ることを防いでいる。
【００１９】そして最後に図１（ｄ）の状態でリフロー
処理することにより、図１（ｅ）に示すように半導体素
子１上に半田バンプ７を形成することができる。
処理することにより、図１（ｅ）に示すように半導体素
子１上に半田バンプ７を形成することができる。
【００２０】以上、実装工程順に半田バンプの形成方法
を説明したが、以下に図２を用いて金属学的にこれを詳
細に説明する。図２はリフロー処理後の半田バンプの断
面図である。
を説明したが、以下に図２を用いて金属学的にこれを詳
細に説明する。図２はリフロー処理後の半田バンプの断
面図である。
【００２１】図１（ｄ）の状態でリフロー処理（ピーク
は２４０℃）を行う際、まず１７０℃でＩｎ−７０ｗｔ
％Ｂｉが溶融する。この際ＢｉよりもＩｎの方が融点が
低いので、Ｉｎが選択的に金と反応（金とＩｎが相互拡
散）し、Ａｕ−Ｉｎ合金層８を形成する。Ｉｎが金と反
応することにより、Ｉｎ−７０ｗｔ％Ｂｉ合金中で組成
の変動が起こり、相対的にＢｉの重量比が多くなり、融
点が１７０℃から著しく上昇する。その結果、Ｉｎ−Ｂ
ｉ合金（もはやＩｎ−７０ｗｔ％Ｂｉではない）の凝固
が始まり、Ｉｎ−Ｂｉ合金層９を形成する。時間にして
Ｉｎ−７０ｗｔ％Ｂｉが溶融してからこの状態までわず
か数秒である。
は２４０℃）を行う際、まず１７０℃でＩｎ−７０ｗｔ
％Ｂｉが溶融する。この際ＢｉよりもＩｎの方が融点が
低いので、Ｉｎが選択的に金と反応（金とＩｎが相互拡
散）し、Ａｕ−Ｉｎ合金層８を形成する。Ｉｎが金と反
応することにより、Ｉｎ−７０ｗｔ％Ｂｉ合金中で組成
の変動が起こり、相対的にＢｉの重量比が多くなり、融
点が１７０℃から著しく上昇する。その結果、Ｉｎ−Ｂ
ｉ合金（もはやＩｎ−７０ｗｔ％Ｂｉではない）の凝固
が始まり、Ｉｎ−Ｂｉ合金層９を形成する。時間にして
Ｉｎ−７０ｗｔ％Ｂｉが溶融してからこの状態までわず
か数秒である。
【００２２】リフロー処理の進行に伴い、温度が１８３
℃を越えた時点で６３ｗｔ％Ｓｎ−Ｐｂが溶融するが、
Ｓｎ，Ｐｂとも前記凝固したＩｎ−Ｂｉ合金層がバリア
となり金と接触することはない。その後リフロー処理の
終了に伴い、６３ｗｔ％Ｓｎ−Ｐｂが凝固しＳｎ−Ｐｂ
合金層１０を形成する。
℃を越えた時点で６３ｗｔ％Ｓｎ−Ｐｂが溶融するが、
Ｓｎ，Ｐｂとも前記凝固したＩｎ−Ｂｉ合金層がバリア
となり金と接触することはない。その後リフロー処理の
終了に伴い、６３ｗｔ％Ｓｎ−Ｐｂが凝固しＳｎ−Ｐｂ
合金層１０を形成する。
【００２３】以上のように本発明の工法を用いれば、金
とスズが反応し、金−スズの金属間化合物を形成するこ
とがないため、信頼性の高い半田バンプを形成すること
ができる。
とスズが反応し、金−スズの金属間化合物を形成するこ
とがないため、信頼性の高い半田バンプを形成すること
ができる。
【００２４】なお上述の説明では、低融点クリーム半田
４としてＩｎ−７０ｗｔ％Ｂｉクリーム半田を用いた
が、スズを含有せず、共晶クリーム半田６より融点が低
いものであれば上記組成にこだわる必要はない。また粘
度も５０００ポイズであるものを用いたが、これも作業
性を考慮して決定すれば良い。また、上述の低融点クリ
ーム半田４に代えて、低融点半田を半田漕内に溶融した
状態で、突起電極２の表面に半田を形成するようにもで
きる。
４としてＩｎ−７０ｗｔ％Ｂｉクリーム半田を用いた
が、スズを含有せず、共晶クリーム半田６より融点が低
いものであれば上記組成にこだわる必要はない。また粘
度も５０００ポイズであるものを用いたが、これも作業
性を考慮して決定すれば良い。また、上述の低融点クリ
ーム半田４に代えて、低融点半田を半田漕内に溶融した
状態で、突起電極２の表面に半田を形成するようにもで
きる。
【００２５】また共晶クリーム半田６として６３ｗｔ％
Ｓｎ−Ｐｂを用いたが、スズを含有し、融点が低融点ク
リーム半田４よりも高いものであれば、上記組成以外の
ものでも良い。また現在開発が進んでいるスズをベース
とした鉛フリー半田も対応可能なことは言うまでもな
い。
Ｓｎ−Ｐｂを用いたが、スズを含有し、融点が低融点ク
リーム半田４よりも高いものであれば、上記組成以外の
ものでも良い。また現在開発が進んでいるスズをベース
とした鉛フリー半田も対応可能なことは言うまでもな
い。
【００２６】
【発明の効果】以上のように本発明の半田バンプの形成
方法によれば、金を突起電極とし、スズを含有する半田
材料を用いていても、金−スズ間の金属間化合物の生成
を防止でき、バンプが脆くなったり、電気抵抗が増大す
ることのない半田バンプを形成でき、フリップチップ実
装においても、他の電子部品と一括リフローを行うこと
ができ、量産性に優れたものとなる。
方法によれば、金を突起電極とし、スズを含有する半田
材料を用いていても、金−スズ間の金属間化合物の生成
を防止でき、バンプが脆くなったり、電気抵抗が増大す
ることのない半田バンプを形成でき、フリップチップ実
装においても、他の電子部品と一括リフローを行うこと
ができ、量産性に優れたものとなる。
【図１】本発明の一実施の形態による半田バンプの形成
方法の各工程を示す断面図
方法の各工程を示す断面図
【図２】同方法で形成した半田バンプ断面図
１ 半導体素子 ２ 突起電極 ３ 転写治具 ４ 低融点クリーム半田 ５ 転写治具 ６ 共晶クリーム半田 ７ 半田バンプ ８ Ａｕ−Ｉｎ合金層 ９ Ｉｎ−Ｂｉ合金層 １０ Ｓｎ−Ｐｂ合金層
Claims (1)
- 【請求項１】半導体素子に予め形成された金の突起電極
の表面を、スズを含有しない合金からなる第１の半田材
料にて被覆する工程と、前記第１の半田材料より融点が
高く、かつスズを含有する第２の半田材料にて、前記第
１の半田材料のの表面を被覆する工程と、これらをリフ
ロー処理することにより半田バンプを得る工程とからな
る半田バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31417595A JP3346137B2 (ja) | 1995-12-01 | 1995-12-01 | 半田バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31417595A JP3346137B2 (ja) | 1995-12-01 | 1995-12-01 | 半田バンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153497A true JPH09153497A (ja) | 1997-06-10 |
| JP3346137B2 JP3346137B2 (ja) | 2002-11-18 |
Family
ID=18050162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31417595A Expired - Lifetime JP3346137B2 (ja) | 1995-12-01 | 1995-12-01 | 半田バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346137B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003876A (ja) * | 2009-06-22 | 2011-01-06 | Korea Electronics Telecommun | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ |
| US7969004B2 (en) | 2007-10-05 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
-
1995
- 1995-12-01 JP JP31417595A patent/JP3346137B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7969004B2 (en) | 2007-10-05 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
| JP2011003876A (ja) * | 2009-06-22 | 2011-01-06 | Korea Electronics Telecommun | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3346137B2 (ja) | 2002-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281106B1 (en) | Method of solder bumping a circuit component | |
| US5470787A (en) | Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same | |
| US7838954B2 (en) | Semiconductor structure with solder bumps | |
| US6189771B1 (en) | Method of forming solder bump and method of mounting the same | |
| KR101209845B1 (ko) | 전자부품 땜납 방법 및 전자부품 땜납 구조 | |
| WO1997000753A1 (fr) | Metal d'apport de brasage, composant electronique soude et plaque de circuit electronique | |
| JPH1050708A (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| EP0559863A1 (en) | Method for forming solder bump interconnections to a solder-plated circuit trace | |
| KR20110002816A (ko) | 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조 | |
| JP3475147B2 (ja) | はんだ接続部 | |
| WO2007097508A1 (en) | Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same | |
| US20090020871A1 (en) | Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of fabricating the same | |
| JP5169354B2 (ja) | 接合材料及びそれを用いた接合方法 | |
| JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
| JP3700598B2 (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
| US8252677B2 (en) | Method of forming solder bumps on substrates | |
| JP2004241542A (ja) | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 | |
| JP3232872B2 (ja) | はんだバンプの形成方法 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
| JP3346137B2 (ja) | 半田バンプの形成方法 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JP4071049B2 (ja) | 鉛フリー半田ペースト | |
| JP2637863B2 (ja) | 半導体装置 | |
| JP3596445B2 (ja) | 半田接合方法ならびに実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |