JP2011060926A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011060926A JP2011060926A JP2009207684A JP2009207684A JP2011060926A JP 2011060926 A JP2011060926 A JP 2011060926A JP 2009207684 A JP2009207684 A JP 2009207684A JP 2009207684 A JP2009207684 A JP 2009207684A JP 2011060926 A JP2011060926 A JP 2011060926A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection
- semiconductor device
- semiconductor element
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Die Bonding (AREA)
Abstract
従来のZn/Al/Znクラッド材を用いた接続を行う場合、接続部の熱抵抗を少なくとも現行の高鉛はんだ並みとするためには、接続部の厚さは現行のはんだの2倍(約100μm)以下とする必要がある。またAl層の応力緩衝能を十分に発現するためには、Al層の厚さを出来る限り厚くする必要がある。十分な接続性を得るためには、接続時に約2g/mm2以上の荷重で加圧する必要があり、量産コストが著しく上昇してしまうという課題を有する。
【解決手段】
半導体素子と、フレームと、前記半導体素子と前記フレームとを接続する接続部と、を有し、前記接続部はZn−Al合金を含み、前記接続部と前記半導体素子との界面および前記接続部と前記フレームとの界面は、Al酸化物膜の面積が界面全体の面積に対して0%以上5%以下であることを特徴とする半導体装置である。
【選択図】 図7
Description
また、特許文献2(特許3945915号公報)には「Alを1〜9質量%含み、Mgを0.05質量%以上0.5質量%未満、Gaを0.1〜8質量%含み、残部がZn及び不可避不純物からなるはんだ用Zn合金」が開示されている。
また、特許文献3(特開2008‐126272号)には「Al系合金層の最表面にZn系合金層を設けたものである。特に、Al系合金層のAl含有率が99〜100wt.%、または、Zn系合金層のZn含有率が90〜100wt.%である接続材料」が開示されている。
この半導体装置7は、Sn‐Ag‐Cu系の中温の鉛フリーはんだによりプリント基板にリフローはんだ付けされる。Sn‐Ag‐Cu系鉛フリーはんだの融点は約220℃と高く、リフロー接続の際に接続部が最高260℃まで加熱されることが想定される。そのため、リフロー接続の際に接続(ダイボンディング)部が再溶融しないように、ダイボンディングには、290℃以上の融点を有する高鉛はんだが使用される。
従来のZn/Al/Znクラッド材を用いた接続においては、接続時に加圧を必要とする点が課題である。
(1)半導体素子と、フレームと、前記半導体素子と前記フレームとを接続する接続部とを有し、前記接続部はZn−Al合金を含み、前記接続部と前記半導体素子との界面および前記接続部と前記フレームとの界面は、Al酸化物膜の面積が界面全体の面積に対して0%以上5%以下であることを特徴とする半導体装置である。
(2)(1)記載の半導体装置であって、前記接続部はZn層、Al層、Zn層からなるクラッド材を加熱することにより形成されることを特徴とする半導体装置である。
(3)(2)記載の半導体装置であって、前記クラッド材の前記Al層の厚さが10μm以上50μm以下であることを特徴とする半導体装置である。
ここで、中間のAl層の厚さは10μm以上50μm以下であることが望ましい。後述の通り、Zn層/Al層/Zn層の厚さ比が1:0.52:1よりAl層の割合が大きいことが望ましく、接続信頼性を確保するためには総厚は最低48ミクロン以上必要であるため、Al層の厚さは最低10ミクロン必要となる。つまり、Al層の厚さが10ミクロン以上あれば、Zn/Al/Zn層の総厚(接続部の厚さ)が48ミクロン以上となり、接続信頼性を確保することが可能となる。50μm以下と薄いと、接続時の熱負荷(接続温度、接続時間)によるZn層とAl層の反応により、Al層を完全に消失させることができる。
具体的には、半導体素子と、該半導体素子を接続する基板と、一端が外部端子となるリードと、該リードの他端と該半導体素子の電極とを接続するワイヤと、該半導体素子および該ワイヤを気密封止し、該基板に接続する金属キャップとを有する半導体装置において、該基板と該金属キャップとの接続に前記のZn/Al/Znクラッド材を用いた。接続時の熱負荷はAl層が消失し、接続部全体が完全に溶融するように、接続温度400℃以上、接続時間2min以上とした。接続部全体が溶融するため、接続時の加圧なしでも十分な濡れを確保することができた。接続後、接続部はZn‐Al合金からなり(一部Zn相が残る場合もある)、基板と接続部の界面および接続部と金属キャップの界面にAl酸化物はほとんど存在せず、それぞれの界面に存するAl酸化物膜の面積はそれぞれの界面全体の面積に対して5%以下であった。これにより十分な接合強度が得られた。
また、この半導体装置のダイボンディングに、本発明の実施形態に係る接続材料(Zn/Al/Znクラッド材)を用いた場合も同様な結果が得られた。
図7は、本発明の実施例1における半導体装置の一例を示す図である。半導体装置11は、半導体素子1と、この半導体素子1を接続するフレーム2と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接続するワイヤ4と、半導体素子1およびワイヤ4を樹脂封止する封止用のレジン6とを有し、半導体素子1とフレーム2は接続部10で接続されて構成される。
半導体素子1とフレーム2との間に図3または図4記載の製造方法にて製造された接続材料を配置し、図3または図4記載の接続材料を用いて接続部10を介して半導体装置11をダイボンディングしたものである。
(実施例13乃至24)
図11は、本発明の実施例の半導体装置の一例を示す図である。実施例13乃至24は、図11に示すように、気密封止を必要とする半導体装置21の封止材として図3または図4記載の接続材料を用いて接続されたものである。この半導体装置21は、半導体素子1と、この半導体素子1を接続するモジュール基板23と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接続するワイヤ4と、半導体素子1およびワイヤ4を気密封止し、モジュール基板23に、半導体素子1及びチップ部品等をSn系の鉛フリーはんだ3、もしくは導電性接着剤、Cu粉/Sn系はんだ粉複合材等で接続した後、接続材料10aをモジュール基板23と金属キャップ22の間に置き、加圧なしで400〜420℃、2〜5min.加熱して接続を行った。接続材料(Zn/Al/Znクラッド材)のAl層の厚さは50μm以下と薄いため、接続時の加熱によりZnとAlが反応することによりAl層が消失し、接続部が完全に溶融した。これにより加圧なしで接続することができた。加熱後、接続部10aはZn‐Al合金相となった。
なお金属キャップについては、気密封止を行うために、図12に示すように、コバール、インバー等の金属合金24とAl層102及びZn層101を一緒にクラッド圧延で加工して、接続材料一体型の金属キャップ22aとしても構わない。
この半導体装置31の製造においては、接続材料10bを、基板34のCu配線35にNi又はNi/Auめっき36を施したパッドと、半導体素子1のAl配線32にZnめっき33を施した電極の間に置き、380℃で加圧無しで接続を行った。
この他の実施例においても、本実施例における接続材料10bを、半導体装置31のバンプとして用いることにより、加圧無しで接続することができる。
Claims (8)
- 半導体素子と、
フレームと、
前記半導体素子と前記フレームとを接続する接続部と、を有し、
前記接続部はZn−Al合金を含み、
前記接続部と前記半導体素子との界面および前記接続部と前記フレームとの界面は、Al酸化物膜の面積が界面全体の面積に対して0%以上5%以下であることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記接続部はZn層、Al層、Zn層からなるクラッド材を加熱することにより形成されることを特徴とする半導体装置。 - 請求項2記載の半導体装置であって、
前記クラッド材の前記Al層の厚さが10μm以上50μm以下であることを特徴とする半導体装置。 - 請求項2または3に記載の半導体装置であって、
前記接続部は前記クラッド材を加熱することでAl層が残っていないことを特徴とすることを特徴とする半導体装置。 - 請求項2乃至4のいずれかに記載の半導体装置であって、
前記接続部は、前記クラッド材を加圧することなく形成されていることを特徴とする半導体装置。 - 請求項1乃至5のいずれかに記載の半導体装置であって、
前記接続部はZn−Al合金のみからなることを特徴とする半導体装置。 - 請求項2乃至6のいずれかに記載の半導体装置であって、
前記クラッド材のZn層、Al層およびZn層の厚さ比が1:(0.52〜0.59):1であることを特徴とする半導体装置。 - 請求項1乃至7の何れかに記載の半導体装置であって、
前記接続部のAl含有率が9mass%以上10mass%以下であることを特徴とする半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009207684A JP5738523B2 (ja) | 2009-09-09 | 2009-09-09 | 接続材料、接続方法及び半導体装置の製造方法 |
PCT/JP2010/005313 WO2011030517A1 (ja) | 2009-09-09 | 2010-08-30 | 接続材料、半導体装置及びその製造方法 |
CN201080027789.XA CN102473650B (zh) | 2009-09-09 | 2010-08-30 | 接合材料、半导体装置及其制造方法 |
US13/382,633 US8525330B2 (en) | 2009-09-09 | 2010-08-30 | Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer |
DE112010003600T DE112010003600T5 (de) | 2009-09-09 | 2010-08-30 | Verbindungsmaterial, Halbleitervorrichtung und Verfahren zur Herstellung derHalbleitervorrichtung |
KR1020127000592A KR101361252B1 (ko) | 2009-09-09 | 2010-08-30 | 접속 재료, 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009207684A JP5738523B2 (ja) | 2009-09-09 | 2009-09-09 | 接続材料、接続方法及び半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015087211A Division JP6078577B2 (ja) | 2015-04-22 | 2015-04-22 | 接続材料、接続方法、半導体装置及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011060926A true JP2011060926A (ja) | 2011-03-24 |
JP2011060926A5 JP2011060926A5 (ja) | 2012-01-19 |
JP5738523B2 JP5738523B2 (ja) | 2015-06-24 |
Family
ID=43948243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009207684A Active JP5738523B2 (ja) | 2009-09-09 | 2009-09-09 | 接続材料、接続方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5738523B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9393645B2 (en) | 2010-08-31 | 2016-07-19 | Hitachi Metals, Ltd. | Junction material, manufacturing method thereof, and manufacturing method of junction structure |
JPWO2016052700A1 (ja) * | 2014-10-02 | 2018-02-15 | 国立大学法人茨城大学 | 合金接合材による接合層構造及びその形成方法、並びに該接合層構造を有する半導体装置及びその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6078577B2 (ja) * | 2015-04-22 | 2017-02-08 | 株式会社日立製作所 | 接続材料、接続方法、半導体装置及び半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02224256A (ja) * | 1989-02-25 | 1990-09-06 | Nippon Steel Corp | 半導体素子接続構造 |
JPH0598376A (ja) * | 1991-10-03 | 1993-04-20 | Furukawa Alum Co Ltd | 低温ろう付け用アルミニウム合金犠牲フイン材とその製造方法 |
JP2008126272A (ja) * | 2006-11-21 | 2008-06-05 | Hitachi Ltd | 接続材料、接続材料の製造方法、および半導体装置 |
-
2009
- 2009-09-09 JP JP2009207684A patent/JP5738523B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02224256A (ja) * | 1989-02-25 | 1990-09-06 | Nippon Steel Corp | 半導体素子接続構造 |
JPH0598376A (ja) * | 1991-10-03 | 1993-04-20 | Furukawa Alum Co Ltd | 低温ろう付け用アルミニウム合金犠牲フイン材とその製造方法 |
JP2008126272A (ja) * | 2006-11-21 | 2008-06-05 | Hitachi Ltd | 接続材料、接続材料の製造方法、および半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9393645B2 (en) | 2010-08-31 | 2016-07-19 | Hitachi Metals, Ltd. | Junction material, manufacturing method thereof, and manufacturing method of junction structure |
JPWO2016052700A1 (ja) * | 2014-10-02 | 2018-02-15 | 国立大学法人茨城大学 | 合金接合材による接合層構造及びその形成方法、並びに該接合層構造を有する半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5738523B2 (ja) | 2015-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100953470B1 (ko) | 접속 재료, 접속 재료의 제조 방법 및 반도체 장치 | |
JP4262672B2 (ja) | 半導体装置およびその製造方法 | |
JP4145287B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI523724B (zh) | A bonding material, a method for producing the same, and a method of manufacturing the bonding structure | |
JP2002307188A (ja) | Zn−Al系はんだを用いた製品 | |
JP2009060101A (ja) | 電子機器 | |
JP2002301588A (ja) | はんだ箔および半導体装置および電子装置 | |
JP2002305213A (ja) | はんだ箔および半導体装置および電子装置 | |
JP5152125B2 (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
JP5035134B2 (ja) | 電子部品実装装置及びその製造方法 | |
JP5738523B2 (ja) | 接続材料、接続方法及び半導体装置の製造方法 | |
WO2011030517A1 (ja) | 接続材料、半導体装置及びその製造方法 | |
JP5723523B2 (ja) | 接続材料、接続材料の製造方法、半導体装置、半導体装置の製造方法、パワーモジュール | |
JP5251849B2 (ja) | 接続材料および半導体装置の製造方法 | |
JP6078577B2 (ja) | 接続材料、接続方法、半導体装置及び半導体装置の製造方法 | |
JP5533223B2 (ja) | 接合材料およびその製造方法、半導体装置およびその製造方法 | |
Wojciechowski et al. | Lead-free plastic area array BGAs and polymer stud grid arraysTM package reliability | |
JP2009039769A (ja) | 接合シート | |
JP2006054227A (ja) | 半導体パワーモジュール及び半導体装置 | |
JP2014184446A (ja) | 積層接合材料およびそれを用いて接合した接合体 | |
JP2006352175A (ja) | 半導体集積回路装置 | |
JP2011189399A (ja) | 接続材料の製造方法、接続材料及びそれを用いた半導体装置 | |
JP2011167713A (ja) | 接続材料、接続材料の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150422 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5738523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |