JP2011060926A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011060926A
JP2011060926A JP2009207684A JP2009207684A JP2011060926A JP 2011060926 A JP2011060926 A JP 2011060926A JP 2009207684 A JP2009207684 A JP 2009207684A JP 2009207684 A JP2009207684 A JP 2009207684A JP 2011060926 A JP2011060926 A JP 2011060926A
Authority
JP
Japan
Prior art keywords
layer
connection
semiconductor device
semiconductor element
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009207684A
Other languages
English (en)
Other versions
JP5738523B2 (ja
JP2011060926A5 (ja
Inventor
Masahide Okamoto
正英 岡本
Yasushi Ikeda
靖 池田
Yuki Murasato
有紀 村里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009207684A priority Critical patent/JP5738523B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to DE112010003600T priority patent/DE112010003600T5/de
Priority to PCT/JP2010/005313 priority patent/WO2011030517A1/ja
Priority to CN201080027789.XA priority patent/CN102473650B/zh
Priority to US13/382,633 priority patent/US8525330B2/en
Priority to KR1020127000592A priority patent/KR101361252B1/ko
Publication of JP2011060926A publication Critical patent/JP2011060926A/ja
Publication of JP2011060926A5 publication Critical patent/JP2011060926A5/ja
Application granted granted Critical
Publication of JP5738523B2 publication Critical patent/JP5738523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】
従来のZn/Al/Znクラッド材を用いた接続を行う場合、接続部の熱抵抗を少なくとも現行の高鉛はんだ並みとするためには、接続部の厚さは現行のはんだの2倍(約100μm)以下とする必要がある。またAl層の応力緩衝能を十分に発現するためには、Al層の厚さを出来る限り厚くする必要がある。十分な接続性を得るためには、接続時に約2g/mm2以上の荷重で加圧する必要があり、量産コストが著しく上昇してしまうという課題を有する。
【解決手段】
半導体素子と、フレームと、前記半導体素子と前記フレームとを接続する接続部と、を有し、前記接続部はZn−Al合金を含み、前記接続部と前記半導体素子との界面および前記接続部と前記フレームとの界面は、Al酸化物膜の面積が界面全体の面積に対して0%以上5%以下であることを特徴とする半導体装置である。
【選択図】 図7

Description

本発明は、半導体装置に関する。
鉛は人体の神経や造血系への悪影響が明らかとなっており、欧州では自動車中の鉛使用を制限するELV指令(End−of Life Vehicles directive、廃自動車に関する指令)および電気・電子機器中の鉛使用を禁止するRoHS(Restriction of the use of certain Hazardous Substances in electrical and electronic equipment)指令が2000年10月および2006年7月にそれぞれ施行された。電気・電子機器の部品の電気的接続に使用されているはんだには、従来、鉛が含まれていた。はんだは、融点により高温、中温、低温の3種類に分けられるが、中温はんだとしてはSn‐Ag‐Cu系はんだ、Sn‐Cu系はんだ等、低温はんだとしてはSn‐Bi系はんだ、Sn‐In系はんだ等がすでに開発・実用化され、ELV指令、RoHS指令に適合してきた。ところが、これらのはんだの鉛の含有率は85%以上と高く、高融点を有する高鉛はんだに代わる鉛フリーの高耐熱接続材料が開発されていないため、高鉛はんだについては上記ELV指令、RoHS指令の対象除外になっている。しかしながら、高鉛はんだは、構成成分として85wt.%以上の鉛を含有しており、RoHS指令で禁止されているSn‐Pb共晶はんだに比べて環境への負荷が大きい。よって、高鉛はんだに代わる代替接続材の開発が切望されている。
特許文献1(特許3850135号公報)には「Alを1〜9質量%含み、Geを0.05〜1質量%含み、残部がZnおよび不可避不純物からなる高温はんだ付用Zn合金」が開示されている。
また、特許文献2(特許3945915号公報)には「Alを1〜9質量%含み、Mgを0.05質量%以上0.5質量%未満、Gaを0.1〜8質量%含み、残部がZn及び不可避不純物からなるはんだ用Zn合金」が開示されている。
また、特許文献3(特開2008‐126272号)には「Al系合金層の最表面にZn系合金層を設けたものである。特に、Al系合金層のAl含有率が99〜100wt.%、または、Zn系合金層のZn含有率が90〜100wt.%である接続材料」が開示されている。
ここで、従来の高耐熱接続の適用例を図1および図2を用いて説明する。図1は従来の半導体装置の構造の一例を示す図であり、図2は従来の半導体装置において、再溶融したはんだによるフラッシュが発生した場合の説明図である。
図1に示すように、半導体装置7は、半導体素子1がフレーム2上にはんだ3により接続(ダイボンディング)され、ワイヤ4によりリード5のインナーリードと半導体素子1の電極がワイヤボンディングされた後、封止用のレジン6あるいは不活性ガスにより封止されて製造される。
この半導体装置7は、Sn‐Ag‐Cu系の中温の鉛フリーはんだによりプリント基板にリフローはんだ付けされる。Sn‐Ag‐Cu系鉛フリーはんだの融点は約220℃と高く、リフロー接続の際に接続部が最高260℃まで加熱されることが想定される。そのため、リフロー接続の際に接続(ダイボンディング)部が再溶融しないように、ダイボンディングには、290℃以上の融点を有する高鉛はんだが使用される。
現在、既に開発されているSn‐Ag‐Cu系等の中温鉛フリーはんだは融点が約220℃であるため、半導体素子のダイボンディングに使用した場合、半導体装置をプリント基板にリフロー接続する際にはんだが溶融してしまう。接続部周りがレジンでモールドされている場合、内部のはんだが溶融すると、溶融時の体積膨張により、図2に示すように、フラッシュといって、封止用のレジン6とフレーム2の界面からはんだ3が漏れ出すことがある。あるいは、漏れ出さないまでも、漏れ出そうと作用し、その結果、凝固後にはんだの中に大きなボイド8が形成され不良品となる。代替材料の候補としては、融点の面からAu‐Sn、Au‐Si、Au‐Ge等のAu系はんだ、Zn、Zn‐Al系のはんだ及びBi、Bi‐Cu、Bi‐Ag等のはんだが報告されており、世界中で検討が進められている。
しかしながら、Au系のはんだは、構成成分としてAuを80wt.%以上含有しており、コストの面で汎用性に難があり、また硬くて脆いハードソルダーである。Bi系はんだは、熱伝導率が約9W/m・Kと現行の高鉛はんだより低く、高放熱性が要求されるパワー半導体装置およびパワーモジュール等への適用は難しいと推定できる。また、このはんだも硬くて脆い。また、Zn及びZn‐Al系はんだは、約100W/m・Kと高い熱伝導率を有するが、濡れにくく(特にZn‐Al系はんだ)、はんだが硬く、熱膨張率が大きいため、接続後の冷却時に熱応力によって半導体素子が破壊しやすい等の問題がある。また、純Znは反応性が高く、高温で界面反応が著しく進むため、たとえ良好な接続が得られたとしても、高耐熱性が得られない。
またZn‐Al系はんだの課題である濡れにくいこと及び硬いことを解決する接続材として、Zn/Al/Znクラッド材を用いる方法が開示されている。開示内容によれば、表面のZn層により濡れ性(接続性)を確保でき、内層のAlは金属の中では軟らかいため、応力緩衝能があり、接続信頼性を確保できるとしている。また、Zn及びAlの融点は夫々420℃、660℃であり、ZnとAlの拡散により生成するZn‐Al共晶(Zn‐6Al)の融点も382℃であるため、接続材は高融点であり、高耐熱性を有する。
特許3850135号公報 特許3945915号公報 特開2008‐126272号公報
特許文献1および特許文献2記載のZn‐Al系はんだの場合、Alが成分であるために、溶融した瞬間にAl酸化物膜が表面に形成され、機械的に酸化物膜を破らなければ十分な濡れが得られない。その場合には、接続できた場合であっても、ごく局所的にしか接続しないため非常に低い接続強度しか得られず、実用には耐えないという課題を有する。
一方、特許文献3に記載のZn/Al/Znクラッド材を用いた接続に関して本発明者が検討したところ、接続性および接続信頼性が得られることは確認できたが、接続部の熱抵抗を少なくとも現行の高鉛はんだ並みとするためには、接続部の厚さは現行のはんだの2倍(約100μm)以下とする必要があることが判明した。またAl層の応力緩衝能を十分に発現するためには、Al層の厚さを出来る限り厚くする必要がある。これらにより、Zn層の厚さは10〜20μmと薄くせざるを得ない。Zn層の厚さが薄い場合、十分な接続性を得るためには、被接続材の接続面とZn/Al/Znクラッド材のZn層を密着させる必要があり、そのためには、接続時に約2g/mm2以上の荷重で加圧する必要があることが判明した。また、特許文献3にも接続時に加圧が必要な旨が明記されている。接続時にたとえ低荷重でも加圧が必要となると、量産コストが著しく上昇してしまう。また、製品によっては適用が困難となる場合もある。
従来のZn/Al/Znクラッド材を用いた接続においては、接続時に加圧を必要とする点が課題である。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
(1)半導体素子と、フレームと、前記半導体素子と前記フレームとを接続する接続部とを有し、前記接続部はZn−Al合金を含み、前記接続部と前記半導体素子との界面および前記接続部と前記フレームとの界面は、Al酸化物膜の面積が界面全体の面積に対して0%以上5%以下であることを特徴とする半導体装置である。
(2)(1)記載の半導体装置であって、前記接続部はZn層、Al層、Zn層からなるクラッド材を加熱することにより形成されることを特徴とする半導体装置である。
(3)(2)記載の半導体装置であって、前記クラッド材の前記Al層の厚さが10μm以上50μm以下であることを特徴とする半導体装置である。
本発明によれば、加圧をせずに接合することが可能となる。
従来の半導体装置の構造を示す図である。 図1の半導体装置において、再溶融したはんだによるフラッシュを説明する図である。 本発明の実施形態に係る接続材料の製造方法の一例を示す図です。 本発明の実施形態に係る接続材料の製造方法の別の一例を示す図である。 本発明の実施形態に係る接続材料の断面の一例である。 本発明の実施形態にて用いる接続材料の各層の厚さを示す図である。 本発明の実施例1における半導体装置の一例を示す図である。 図7の半導体装置における接続材料による接続部の断面写真を示す図である。 図7の半導体装置において、濡れ性、応力緩衝性および接続時加圧要否の結果を比較例と共に示す図である。 図9の応力緩衝性の結果判定の基となる温度サイクル試験結果の一部を比較例と共に示した図である。 本発明の実施例の半導体装置の一例を示す図である。 図11の半導体装置において、接続材料一体型の金属キャップを示す図である。 図11の半導体装置において、図11の半導体装置において、濡れ性および接続時加圧要否の結果を比較例と共に示す図である。 本発明の実施形態に係る接続材料を半導体装置のバンプとして用いた図である。
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図5は、本発明の実施形態に係る接続材料の断面の一例である。下から順にZn層(以後「Zn」とも記す)101、Al層(以後「Al」とも記す)102、Zn層(以後「Zn」とも記す)101が積層されている。
ここで、中間のAl層の厚さは10μm以上50μm以下であることが望ましい。後述の通り、Zn層/Al層/Zn層の厚さ比が1:0.52:1よりAl層の割合が大きいことが望ましく、接続信頼性を確保するためには総厚は最低48ミクロン以上必要であるため、Al層の厚さは最低10ミクロン必要となる。つまり、Al層の厚さが10ミクロン以上あれば、Zn/Al/Zn層の総厚(接続部の厚さ)が48ミクロン以上となり、接続信頼性を確保することが可能となる。50μm以下と薄いと、接続時の熱負荷(接続温度、接続時間)によるZn層とAl層の反応により、Al層を完全に消失させることができる。
また、接続材料のZn層/Al層/Zn層の厚さ比が1:0.52〜0.59:1よりAl層の割合が大きいことが望ましい。Zn層/Al層/Zn層の厚さ比が上記範囲内の場合、Alが完全に消失した際、接続部のAl含有率が9mass%以上となり、これにより、接続部のAlリッチのZn‐Al相の割合がZn‐6Al相の20%以上と多くなるため、クラックの進展が阻害され、応力緩衝性、すなわち接続信頼性が向上するためである。また、1:0.59:1よりAl層を厚くすると、接続部のAl含有率が10mass%よりも大きくなり、この場合、接続温度420℃ではAl層が完全に消失せず、より高い温度に上げなければならなくなるという課題がある。
図3は、本発明の実施形態に係る接続材料の製造方法の一例を示す図である。本発明の実施形態に係る接続材料は、Zn層101a、Al層102a、Zn層101aをこの順に重ねて積層し、圧延加工、すなわちクラッド圧延を行うことで製造する。ローラー103を用いて圧延を行うと、Zn層101aとAl層102aが接触すると同時に圧力によって大きな変形が生じるため、Zn層101a及びAl層102aの表面に形成されていた酸化物膜が破れ、新生面により金属接合される。下記の実施例1〜30では、上記方法を用いて本発明の実施形態に係る接続材料(Zn/Al/Znクラッド材)を作製した。
また、図4は、本発明の実施形態に係る接続材料の製造方法の別の一例を示す図である。本発明の実施形態に係る接続材料は、Zn層101b、Al層102b、Zn層101bをこの順に重ねて積層し、加圧成形を行うことで製造することもできる。加圧成型機104を用いて加圧成形を行うと、Zn層101bとAl層102bが接続すると同時に圧力によって大きな変形が生じるため、Zn層101b及びAl層102bの表面に形成されていた酸化物膜が破れ、新生面により金属接合される。加圧成形において、ZnとAlの拡散が顕著になる温度まで熱負荷がかからないようにすれば、Alが表面のZn層を拡散して最表面まで達することはなく、接続時に良好な濡れを得ることが可能となる。
上記製造方法により作製したZn/Al/Znクラッド材を用いて、半導体装置の内部のダイボンディングを行った。具体的には、半導体素子と、該半導体素子を接続するフレームと、一端が外部端子となるリードと、該リードの他端と該半導体素子の電極とを接続するワイヤと、該半導体素子および該ワイヤを樹脂封止するレジンとを有する半導体装置において、該半導体素子と該フレームとの接続に該Zn/Al/Znクラッド材を用いた。接続時の熱負荷はAl層が消失し、接続部全体が完全に溶融するように、接続温度400℃以上、接続時間2min以上とした。接続部全体が溶融するため、接続時の加圧なしでも十分な濡れを確保することができた。接続後、接続部は大部分がZn‐Al合金からなり(一部Zn相が残る場合もある)、接続部と半導体素子の界面および接続部とフレームの界面にAl酸化物はほとんど存在せず、それぞれの界面に存するAl酸化物膜の面積はそれぞれの界面全体の面積に対して5%以下であった。界面に存在するAl酸化物は金属の濡れを阻害するため、Al酸化物が存在している部分は金属接合していない。よって、これが界面全体の面積に対して5%以下の場合は十分な接合強度を得ることができる。
また、接続部は、大部分がZn‐Al合金からなる(一部Zn相が残る場合もある)ため、この中で最も融点が低いのはZn‐6Al共晶382℃となる。つまり、当該接続部は380℃の耐熱性も有していることになる。さらに、Al層は消失しているが、Zn‐Al合金相中には硬くて脆い金属間化合物相が存在しないため(ZnとAlは金属間化合物を形成しない)、応力緩衝性、すなわち接続信頼性を有する。
特に、接続材料のZn層/Al層/Zn層の厚さ比が1:0.52〜0.59:1よりAl層が厚くなるようにして、Alが完全に消失した際、接続部のAl含有率が9mass%以上10mass%以下となるようにすることが望ましい。1:0.52:1よりAl層が厚くなるようにすることにより、Alが完全に消失した際、接続部のAl含有率が9mass%よりも大きくなり、これにより、接続部のAlリッチのZn‐Al相の割合が、Zn‐6Al相の20%以上と多くなるため、これによりクラックの進展が阻害され、応力緩衝性、すなわち接続信頼性が向上する。また、1:0.59:1よりAl層を厚くすると、接続部のAl含有率が10mass%よりも大きくなり、この場合、接続温度420℃ではAl層が完全に消失せず、より高い温度に上げなければならなくなるためである。
本発明の実施形態に係る接続材料(Zn/Al/Znクラッド材)を、半導体装置の内部の気密封止部の接続およびダイボンディングに用いることもできる。
具体的には、半導体素子と、該半導体素子を接続する基板と、一端が外部端子となるリードと、該リードの他端と該半導体素子の電極とを接続するワイヤと、該半導体素子および該ワイヤを気密封止し、該基板に接続する金属キャップとを有する半導体装置において、該基板と該金属キャップとの接続に前記のZn/Al/Znクラッド材を用いた。接続時の熱負荷はAl層が消失し、接続部全体が完全に溶融するように、接続温度400℃以上、接続時間2min以上とした。接続部全体が溶融するため、接続時の加圧なしでも十分な濡れを確保することができた。接続後、接続部はZn‐Al合金からなり(一部Zn相が残る場合もある)、基板と接続部の界面および接続部と金属キャップの界面にAl酸化物はほとんど存在せず、それぞれの界面に存するAl酸化物膜の面積はそれぞれの界面全体の面積に対して5%以下であった。これにより十分な接合強度が得られた。
また、接続部は、Zn‐Al合金からなる(一部Zn相が残る場合もある)ため、この中で最も融点が低いのはZn‐6Al共晶382℃となる。つまり、当該接続部は380℃の耐熱性も有していることになる。さらに、Al層は消失しているが、Zn‐Al合金相中には硬くて脆い金属間化合物相が存在しないため(ZnとAlは金属間化合物を形成しない)、応力緩衝性、すなわち接続信頼性を有する。特に、接続材料のZn層/Al層/Zn層の厚さ比が1:0.52〜0.59:1よりAl層が厚くなるようにして、Alが完全に消失した際、接続部のAl含有率が9mass%以上10mass%以上となるようにすることが望ましい。1:0.52:1よりAl層が厚くなるようにすることにより、Alが完全に消失した際、接続部のAl含有率が9mass%よりも大きくなり、これにより、接続部のAlリッチのZn‐Al相の割合が、Zn‐6Al相の20%以上と多くなるため、これによりクラックの進展が阻害され、応力緩衝性、すなわち接続信頼性が向上する。また、1:0.59:1よりAl層を厚くすると、接続部のAl含有率が10mass%よりも大きくなり、この場合、接続温度420℃ではAl層が完全に消失せず、より高い温度に上げなければならなくなるためである。
また、この半導体装置のダイボンディングに、本発明の実施形態に係る接続材料(Zn/Al/Znクラッド材)を用いた場合も同様な結果が得られた。
本発明の実施形態に係る接続材料(Zn/Al/Znクラッド材)を、半導体装置の内部の半導体素子と基板の接続に用いることもできる。この場合も、半導体装置の内部のダイボンディングを行った場合や、半導体装置の内部の気密封止部の接続に用いた場合と同様の効果を得ることができる。
図6は、本実施例にて用いる接続材料(クラッド材1乃至8)の各層の厚さを示す図である。例えば、クラッド材1は、Zn層、Al層、Zn層の厚さがそれぞれ19μm、10μm、19μmであり、以下同様に表記してある。ここで、クラッド材1乃至4が本発明の実施例にて用いた接続材料、クラッド材5乃至7が比較例として用いた接続材料である。
以下に示す実施例で用いるZn/Al/Znクラッド材は、図3または図4において示した接続材料の製造方法を用いて作製したものである。(実施例1乃至12)
図7は、本発明の実施例1における半導体装置の一例を示す図である。半導体装置11は、半導体素子1と、この半導体素子1を接続するフレーム2と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接続するワイヤ4と、半導体素子1およびワイヤ4を樹脂封止する封止用のレジン6とを有し、半導体素子1とフレーム2は接続部10で接続されて構成される。
半導体素子1とフレーム2との間に図3または図4記載の製造方法にて製造された接続材料を配置し、図3または図4記載の接続材料を用いて接続部10を介して半導体装置11をダイボンディングしたものである。
次に、図7記載の半導体装置11の製造方法を説明する。この半導体装置11の製造においては、NiあるいはNi/AgあるいはNi/Auめっきを施したフレーム2上に、図3または図4記載の製造方法にて製造された接続材料を配置し、大きさ5mm角の半導体素子1を積層した後、加圧なしでN2雰囲気中で400〜420℃、2〜5min.加熱してダイボンディングを行った。その際の接続部(Zn−Al合金)10の断面を図8に示す。接続材料(Zn/Al/Znクラッド材)のAl層の厚さは50μm以下と薄いため、接続時の加熱によりZnとAlが反応することによりAl層が消失し、接続部が完全に溶融した。これにより加圧なしで接続することができた。加熱後、接続部10はZn‐Al合金相となった。その後、半導体素子1とリード5間をワイヤ4でワイヤボンディングし、180℃で封止用のレジン6で封止を行った。
図9は、図6記載のクラッド材1乃至4のそれぞれについて、ダイボンディング時の濡れ性およびダイボンディングのみを行った試料を−55℃/150℃(15min/15min)で温度サイクル試験を行った際の各サイクル数における接続部断面のクラック進展率から応力緩衝性を評価した結果である。図9の応力緩衝性の結果判定のもととなる温度サイクル試験結果の一部を、比較例1乃至18と共に図10に示す。
濡れ性については、半導体素子の面積(25mm2)に対して90%以上の濡れが得られた場合に〇、90%未満75%以上の場合を△、75%未満の場合を×とした。応力緩衝性については、クラック進展率が現行のPb‐1.5Ag‐5Snはんだ以下の場合を〇、現行のPb‐1.5Ag‐5Snはんだの125%以下の場合を△、125%を超える場合を×とした。なお‐は、接続せず、温度サイクル試験、すなわち応力緩衝性の評価ができなかった場合を示す。
この評価の結果、クラッド材1乃至4(Zn/Al/Zn)の接続材料を用いて接続した場合、何れも90%以上の濡れ性が得られた。応力緩衝性については、総厚が50μmと薄いクラッド材1は、クラック進展率が現行のPb‐1.5Ag‐5Snはんだの100〜125%となり、△となったが、クラッド材2乃至4は、クラック進展率が何れも現行のPb‐1.5Ag‐5Snはんだ以下となり、〇となった。
一方、比較例1乃至9(図6のクラッド材5乃至7を使用)の場合は、十分な接続性を得るために、被接続材の接続面とZn/Al/Znクラッド材のZn層を密着させることが必要で、そのために、接続時に1.75g/mm2の荷重で加圧する必要があった。このようにして作製した試料の濡れ性、応力緩衝性は何れも〇であった。
また、比較例10〜12(Zn‐6Al‐5Ge)の場合は、溶融したZn‐Al合金の表面に強固なAl酸化物膜が形成されているため、何れもフレームに対して75%未満の濡れとなり、ほとんど濡らすことができなかった。よって、応力緩衝性の評価を行うことができなかった。比較例13〜15(Zn)の場合、Znの融点420℃以上の温度で接続を行うことで、90%以上の濡れが得られた。しかしながら、接続後の冷却時に半導体素子とCu製フレームの熱膨張率差によって生じる熱応力を緩和できず、半導体素子が破壊するものが生じた。破壊を免れたものについて、温度サイクル試験を行ったところ、半導体素子の破壊が生じた。比較例16〜18(現行のPb‐1.5Ag‐5Sn)の場合、濡れ性、応力緩衝性は何れも〇であった。本検討では接続時に0.02g/mm2の荷重で加圧したが、加圧無しでも接続可能である。しかしながら、本比較材料は鉛を93.5mass%も含む。
以上により、実施例1乃至12によれば、本発明の実施例における接続材料(図3または図4に記載)を、半導体装置11のダイボンディングに用いて接続することにより、Al層が50μm以下と薄いため、接続時の加熱によりZnとAlが反応してAl層が消失し、接続部が完全に溶融し、これにより加圧なしで接続することができることが分かった。
(実施例13乃至24)
図11は、本発明の実施例の半導体装置の一例を示す図である。実施例13乃至24は、図11に示すように、気密封止を必要とする半導体装置21の封止材として図3または図4記載の接続材料を用いて接続されたものである。この半導体装置21は、半導体素子1と、この半導体素子1を接続するモジュール基板23と、一端が外部端子となるリード5と、このリード5の他端と半導体素子1の電極とを接続するワイヤ4と、半導体素子1およびワイヤ4を気密封止し、モジュール基板23に、半導体素子1及びチップ部品等をSn系の鉛フリーはんだ3、もしくは導電性接着剤、Cu粉/Sn系はんだ粉複合材等で接続した後、接続材料10aをモジュール基板23と金属キャップ22の間に置き、加圧なしで400〜420℃、2〜5min.加熱して接続を行った。接続材料(Zn/Al/Znクラッド材)のAl層の厚さは50μm以下と薄いため、接続時の加熱によりZnとAlが反応することによりAl層が消失し、接続部が完全に溶融した。これにより加圧なしで接続することができた。加熱後、接続部10aはZn‐Al合金相となった。
なお金属キャップについては、気密封止を行うために、図12に示すように、コバール、インバー等の金属合金24とAl層102及びZn層101を一緒にクラッド圧延で加工して、接続材料一体型の金属キャップ22aとしても構わない。
実施例13〜24(図6のクラッド材1乃至4を使用)について、封止時の濡れ性について評価した結果を図13に示す。濡れ性については、封止面積に対して気密が維持可能な濡れが得られた場合に〇、ボイド、クラック等で気密を維持できない場合を×とした。この評価の結果、クラッド材1乃至4(Zn/Al/Zn)の接続材料を用いて接続した場合、何れも90%以上の濡れ性が得られた。
一方、比較例19〜24(図6のクラッド材5、6を使用)の場合は、十分な接続性を得るために、被接続材の接続面とZn/Al/Znクラッド材のZn層を密着させることが必要であり、そのために、接続時に1.75g/mm2の荷重で加圧する必要があった。このようにして作製した試料の濡れ性は何れも〇であった。比較例25乃至27(Zn‐6Al‐5Ge)の場合は、溶融したZn‐Al合金の表面に強固なAl酸化物膜が形成されているため、未濡れおよびボイドにより気密封止ができなかった。
以上により、実施例13〜24によれば、本実施例における接続材料10aを、半導体装置21の封止材として用いることにより、Al層が50μm以下と薄いため、接続時の加熱によりZnとAlが反応してAl層が消失し、接続部が完全に溶融し、これにより加圧なしで接続することができる。
図14は、フリップチップ実装を必要とする半導体装置31のバンプ10bとして本発明の実施形態に係る接続材料(図3または図4記載)を用いたものである。この半導体装置31は、半導体素子1を有し、この半導体素子1とこれを実装する基板34は接続材料10bで接続されて構成される。
この半導体装置31の製造においては、接続材料10bを、基板34のCu配線35にNi又はNi/Auめっき36を施したパッドと、半導体素子1のAl配線32にZnめっき33を施した電極の間に置き、380℃で加圧無しで接続を行った。
この他の実施例においても、本実施例における接続材料10bを、半導体装置31のバンプとして用いることにより、加圧無しで接続することができる。
以上、本発明者によってなされた発明の実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
すなわち、上記説明では、本発明の適用について、半導体装置のダイボンディングを例に挙げて説明したが、ダイボンディングさせる半導体装置であれば多様な半導体装置に適用できる。これらには、たとえば、オルタネータ用ダイオード、IGBTモジュール、RFモジュール等のフロントエンドモジュール、自動車用パワーモジュール等が挙げられる。
また、上記説明では、半導体装置をモジュール基板にリフロー実装する場合を例に挙げて説明したが、たとえば、MCM(Multi Chip Module)構成に使用する場合にも当然に適用できるものである。
本発明の半導体装置は、パワーデバイス、パワートランジスタ、パワーモジュール、LSI等の半導体装置として利用可能である。特にダイボンディング、気密封止、フリップチップボンディング等の接続部が鉛フリーである半導体装置として利用可能である。
1 ・・・ 半導体素子、2 ・・・ フレーム、3 ・・・ はんだ、4 ・・・ ワイヤ、5 ・・・ リード、6 ・・・ レジン、7 ・・・ 半導体装置、8 ・・・ ボイド、10、10a、10b ・・・ 接続材料、11 ・・・ 半導体装置、21 ・・・ 半導体装置、22、22a ・・・ 金属キャップ、23 ・・・ モジュール基板、24 ・・・ 金属合金、31 ・・・ 半導体装置、32 ・・・ Al配線、33 ・・・ Znめっき、34 ・・・ 基板、35 ・・・ Cu配線、36 ・・・ Ni又はNi/Auめっき、101 ・・・ Zn層、102 ・・・ Al層、103 ・・・ ローラー、104 ・・・ 加圧成形機

Claims (8)

  1. 半導体素子と、
    フレームと、
    前記半導体素子と前記フレームとを接続する接続部と、を有し、
    前記接続部はZn−Al合金を含み、
    前記接続部と前記半導体素子との界面および前記接続部と前記フレームとの界面は、Al酸化物膜の面積が界面全体の面積に対して0%以上5%以下であることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、
    前記接続部はZn層、Al層、Zn層からなるクラッド材を加熱することにより形成されることを特徴とする半導体装置。
  3. 請求項2記載の半導体装置であって、
    前記クラッド材の前記Al層の厚さが10μm以上50μm以下であることを特徴とする半導体装置。
  4. 請求項2または3に記載の半導体装置であって、
    前記接続部は前記クラッド材を加熱することでAl層が残っていないことを特徴とすることを特徴とする半導体装置。
  5. 請求項2乃至4のいずれかに記載の半導体装置であって、
    前記接続部は、前記クラッド材を加圧することなく形成されていることを特徴とする半導体装置。
  6. 請求項1乃至5のいずれかに記載の半導体装置であって、
    前記接続部はZn−Al合金のみからなることを特徴とする半導体装置。
  7. 請求項2乃至6のいずれかに記載の半導体装置であって、
    前記クラッド材のZn層、Al層およびZn層の厚さ比が1:(0.52〜0.59):1であることを特徴とする半導体装置。
  8. 請求項1乃至7の何れかに記載の半導体装置であって、
    前記接続部のAl含有率が9mass%以上10mass%以下であることを特徴とする半導体装置。
JP2009207684A 2009-09-09 2009-09-09 接続材料、接続方法及び半導体装置の製造方法 Active JP5738523B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009207684A JP5738523B2 (ja) 2009-09-09 2009-09-09 接続材料、接続方法及び半導体装置の製造方法
PCT/JP2010/005313 WO2011030517A1 (ja) 2009-09-09 2010-08-30 接続材料、半導体装置及びその製造方法
CN201080027789.XA CN102473650B (zh) 2009-09-09 2010-08-30 接合材料、半导体装置及其制造方法
US13/382,633 US8525330B2 (en) 2009-09-09 2010-08-30 Connecting member for connecting a semiconductor element and a frame, formed of an Al-based layer and first and second Zn-based layers provided on surfaces of the Al-based layer
DE112010003600T DE112010003600T5 (de) 2009-09-09 2010-08-30 Verbindungsmaterial, Halbleitervorrichtung und Verfahren zur Herstellung derHalbleitervorrichtung
KR1020127000592A KR101361252B1 (ko) 2009-09-09 2010-08-30 접속 재료, 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207684A JP5738523B2 (ja) 2009-09-09 2009-09-09 接続材料、接続方法及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015087211A Division JP6078577B2 (ja) 2015-04-22 2015-04-22 接続材料、接続方法、半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011060926A true JP2011060926A (ja) 2011-03-24
JP2011060926A5 JP2011060926A5 (ja) 2012-01-19
JP5738523B2 JP5738523B2 (ja) 2015-06-24

Family

ID=43948243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207684A Active JP5738523B2 (ja) 2009-09-09 2009-09-09 接続材料、接続方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5738523B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9393645B2 (en) 2010-08-31 2016-07-19 Hitachi Metals, Ltd. Junction material, manufacturing method thereof, and manufacturing method of junction structure
JPWO2016052700A1 (ja) * 2014-10-02 2018-02-15 国立大学法人茨城大学 合金接合材による接合層構造及びその形成方法、並びに該接合層構造を有する半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078577B2 (ja) * 2015-04-22 2017-02-08 株式会社日立製作所 接続材料、接続方法、半導体装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224256A (ja) * 1989-02-25 1990-09-06 Nippon Steel Corp 半導体素子接続構造
JPH0598376A (ja) * 1991-10-03 1993-04-20 Furukawa Alum Co Ltd 低温ろう付け用アルミニウム合金犠牲フイン材とその製造方法
JP2008126272A (ja) * 2006-11-21 2008-06-05 Hitachi Ltd 接続材料、接続材料の製造方法、および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224256A (ja) * 1989-02-25 1990-09-06 Nippon Steel Corp 半導体素子接続構造
JPH0598376A (ja) * 1991-10-03 1993-04-20 Furukawa Alum Co Ltd 低温ろう付け用アルミニウム合金犠牲フイン材とその製造方法
JP2008126272A (ja) * 2006-11-21 2008-06-05 Hitachi Ltd 接続材料、接続材料の製造方法、および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9393645B2 (en) 2010-08-31 2016-07-19 Hitachi Metals, Ltd. Junction material, manufacturing method thereof, and manufacturing method of junction structure
JPWO2016052700A1 (ja) * 2014-10-02 2018-02-15 国立大学法人茨城大学 合金接合材による接合層構造及びその形成方法、並びに該接合層構造を有する半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5738523B2 (ja) 2015-06-24

Similar Documents

Publication Publication Date Title
KR100953470B1 (ko) 접속 재료, 접속 재료의 제조 방법 및 반도체 장치
JP4262672B2 (ja) 半導体装置およびその製造方法
JP4145287B2 (ja) 半導体装置および半導体装置の製造方法
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
JP2002307188A (ja) Zn−Al系はんだを用いた製品
JP2009060101A (ja) 電子機器
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP5035134B2 (ja) 電子部品実装装置及びその製造方法
JP5738523B2 (ja) 接続材料、接続方法及び半導体装置の製造方法
WO2011030517A1 (ja) 接続材料、半導体装置及びその製造方法
JP5723523B2 (ja) 接続材料、接続材料の製造方法、半導体装置、半導体装置の製造方法、パワーモジュール
JP5251849B2 (ja) 接続材料および半導体装置の製造方法
JP6078577B2 (ja) 接続材料、接続方法、半導体装置及び半導体装置の製造方法
JP5533223B2 (ja) 接合材料およびその製造方法、半導体装置およびその製造方法
Wojciechowski et al. Lead-free plastic area array BGAs and polymer stud grid arraysTM package reliability
JP2009039769A (ja) 接合シート
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置
JP2014184446A (ja) 積層接合材料およびそれを用いて接合した接合体
JP2006352175A (ja) 半導体集積回路装置
JP2011189399A (ja) 接続材料の製造方法、接続材料及びそれを用いた半導体装置
JP2011167713A (ja) 接続材料、接続材料の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150422

R151 Written notification of patent or utility model registration

Ref document number: 5738523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151