JPH05267362A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造

Info

Publication number
JPH05267362A
JPH05267362A JP4063081A JP6308192A JPH05267362A JP H05267362 A JPH05267362 A JP H05267362A JP 4063081 A JP4063081 A JP 4063081A JP 6308192 A JP6308192 A JP 6308192A JP H05267362 A JPH05267362 A JP H05267362A
Authority
JP
Japan
Prior art keywords
brazing material
pellet
semiconductor device
semiconductor
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4063081A
Other languages
English (en)
Inventor
Hitohisa Sato
仁久 佐藤
Susumu Okikawa
進 沖川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP4063081A priority Critical patent/JPH05267362A/ja
Publication of JPH05267362A publication Critical patent/JPH05267362A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体ペレットと、マウント部との接続部の
厚さを均一にして応力集中を防止すると共に、ペレット
の発熱に伴う剪断応力に対する強度の高い半導体装置の
実装構造を提供する。 【構成】 半導体ペレット1がマウント部101にロウ
材111にて接合されている。このロウ材(ハンダ)1
01にはこれよりも融点の高い材料からなる微小粒(C
uボール)112が混入されてなる。この微小粒は接合
前にロウ材101に所定の割合にて含まれ、接合時に当
該ロウ材が溶融したとき上記微小粒がスペーサとして機
能してマウント部とペレット間の接続部の厚さを均一に
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の実装技術
さらには半導体ペレットが実装装置の取付基部にハンダ
等のロウ材にてロウ付けされた実装構造に適用して特に
有効な技術に関し、例えばパワートランジスタ等の高出
力のパワー素子の実装に利用して有用な半導体装置の実
装構造に関する。
【0002】
【従来の技術】半導体装置の内部で発生した熱を速やか
に、空気などの冷却媒体に伝達するヒートシンク機構を
備えた半導体装置の実装構造としては、例えば、半導体
ペレットを、半導体装置外部の放熱板に直接接触された
リードフレーム(所謂、ヒートシンク付きリードフレー
ム)にハンダにてロウ付けし、該リードフレームを介し
て半導体ペレットからの熱を外部に放出するものが公知
である。
【0003】
【発明が解決しようとする課題】しかしながら上記従来
の実装構造には以下のような問題点があることが本件の
発明者らによって明らかにされた。即ち、上記従来の実
装構造を形成するに当たっては、リードフレームのマウ
ント部の上面にハンダ等のロウ材を塗布し、この上にペ
レットを搭載して加重し、これに加熱処理を加えてロウ
材を一旦溶融させて両者を接合させる。従って、上記ロ
ウ材が溶融された時点で、ペレット部に加わる加重が全
面に均一でない場合には、該ペレットとマウント部との
平行状態が保持されず、ロウ材(接続部)の厚さが一定
でなくなる。
【0004】このように接続部の厚さが一定でない場合
には、以下のような不具合が生じる。即ち、上記実装構
造の放熱機構では、半導体ペレット内で発生した熱がハ
ンダ材で形成された接続部を介して、ヒートシンク付き
リードフレームに伝達される構造となっているため、上
記接続部の厚さが不均一の場合には、発生した熱が満遍
なく伝わらなくなる。この結果、実装構造の各部の熱膨
張係数の差異に起因する応力が接続部の一箇所に集中す
ることとなって、その部分にひび(クラック)が発生
し、ひいては、半導体装置の破壊につながる虞が生じ
る。
【0005】このため、リードフレームと半導体ペレッ
トとを接続するに当り、これらの接続部を形成するロウ
材の厚さが均一となるように、図5に示すように、リー
ドフレームのマウント部201側に多数の小突起212
を形成しておき、これにロウ材(ハンダ)211を付
け、その上に半導体ペレット1を搭載する構造にて、マ
ウント部とペレット部との接続部の厚さを均一にする技
術が提案されている。
【0006】しかしながら、上記実装構造では、ロウ材
(ハンダ)211と、マウント部201の夫々の熱膨張
係数の差異に起因して発生する剪断応力が、上記小突起
212に集中してこれを破損することとなり、これがデ
バイスの破壊を引き起こす。本発明はかかる事情に鑑み
てなされたもので、半導体ペレットと、マウント部等の
ペレット取付基部との接続部の厚さを均一にして応力集
中を防止すると共に、ペレットの発熱に伴う剪断応力に
対する強度の高い半導体装置の実装構造を提供すること
を目的とする。この発明の前記ならびにそのほかの目的
と新規な特徴については、本明細書の記述および添附図
面から明らかになるであろう。
【0007】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。半導体ペレットがペレット取付基部にロウ
材にて接着された半導体装置の実装構造において、前記
ロウ材にこれよりも融点の高い材料からなる微小粒が混
入され、これにより両者が接続されている。
【0008】
【作用】ペレット取り付け時の加熱によりハンダが溶融
した時にロウ材(ハンダ)に混入された微小粒が、半導
体ペレットとマウント部(取付基部)との平行状態を保
持するスペーサーの役割を果たし、両者の間の接続部の
厚さが均一となる。
【0009】
【実施例】以下、本発明の一実施例を添付図面を参照し
て詳細に説明する。図1は本発明が適用された半導体装
置の実装装置100の断面図、図2は該実装装置100
の全体構成及びその内部構造を示す斜視図である。本実
施例の実装装置100は、図1及び図2に示すように、
リードマウント形の構造であり、半導体ペレット1が搭
載されるリードフレームのマウント部101とリード端
子102とが一体に形成されている(図1)。又、リー
ド端子103,104は、共に、上記マウント部101
と接続されることなく、半導体ペレット1に設けられた
ボンディングパッド等の電極部(図示省略)に導電接続
されている。
【0010】上記半導体ペレット1と、リードフレーム
のマウント部101との間には、該ペレット1の裏面1
Aとマウント部101の上面101Aとをその全面にて
接合させる接続部(接続層)110が形成されている
(図1,図3)。この接続部110は、ロウ材(ハン
ダ)111と該ロウ材の中に混入された銅製の微小粒
(以下「Cuボール」と称す)112とによって構成さ
れている。より具体的には、ロウ材111は、例えばS
n/Pb合金(ハンダ)よりなり、組立時の接続部11
0の膜厚h1が70μm程度となるように、溶融前の膜
厚が決定される。このロウ材111に混入されるCuボ
ール112はロウ材より高融点の材料より成り、その直
径h2は50μm程度となっている(図3)。そして、
このCuボール112はロウ材に対して所定の比率(例
えば面積比1:100)で、且つ互いに所定間隔隔てて
混入される(図4に模式的に示す)。
【0011】上記ロウ材111にて接合された半導体ペ
レット1,リードフレームのマウント部101,更に
は、各リード端子102,103,104は、所定の位
置関係にて、互いに接続された状態で、リードフレーム
のマウント部101の低面101Bのみが外部に露出す
るように、全体がレジン等の樹脂モールド2にて封止さ
れている。このように形成された半導体実装装置100
は、本体を成す樹脂モールド2に形成されたビス穴2a
に挿入されるビス4にて、電気製品の放熱板5に取付け
られ(図1)、このときリードフレームのマウント部1
01が直接上記放熱板5に接触されて、半導体ペレット
1から発生した熱が、接続部(ハンダ材111)、マウ
ント部101を介して放熱板5側に放出される。
【0012】ところで、上記の実装装置を実際に作成す
るに当たっては、予めCuボール112が整列された
状態で含有されたハンダ薄膜を形成しておき、これを
マウント部101と半導体ペレット1とで挟んだ状態で
所定の加重を加え、これを溶融させ、マウント部101
と半導体ペレット1とを接着させる。更にこれを所定
形状の鋳型に収納してプラスチック等のモールド用樹脂
を注入して、図1,図2に示す半導体装置10を形成す
る。
【0013】このように半導体ペレット1とマウント部
101とを、Cuボール112を混入したロウ材111
にて接着させた場合には、ロウ材が溶融したときに、C
uボール112が、スペーサとして機能し、当該半導体
ペレット1とマウント部101との間が一定に保たれ
る。尚、上述のように微小球としてCuボールを用いた
場合には、ペレット1とマウント部101との高い導電
性が保持され、且つ、熱伝導性も高く、放熱効率が下が
ることもない。
【0014】以上詳述したように本実施例の実装装置
は、半導体ペレットとマウント部101との間の接合部
110の厚さが均一となるので、ペレット1,ハンダ材
111,リードフレームマウント部101間の熱膨張差
により生じる剪断応力が各接合面に均一にかかり、換言
すれば、応力が一箇所に集中することがなく、熱膨張に
対し高い強度が得られる。又、発熱に伴う応力発生時
に、スペーサとして機能するCuボール112がロウ材
(接続部)と連動して移動可能となっているため、ハン
ダ疲労が発生し難くなる。
【0015】以上本発明者によってなそれた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、ロ
ウ材111に混入されるCuボール112は、加熱処理
時にハンダ材と溶融しないように、その表面に銀メッキ
等を施しておいても良い。
【0016】又、Cuボール112に代えて、セラミッ
ク製の微小粒、更にはニッケル製(Ni)の微小粒を用
いても、半導体ペレットとマウント部との平行状態を保
持する実装構造が達成される。尚、微小球の材質及び混
入量を適宜選択/調整することによって熱伝導性を高め
ることができる。
【0017】又、ハンダ材としてはSn/Pb合金に限
らず、他の合金(例えばSn/Sb合金,Sn/Sb/
Ag合金)を用いても良い。
【0018】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるパワー
トランジスタ等のパワー素子の実装技術に本発明を適用
した例をあげて説明したが、本発明は、発熱量の多い半
導体ペレットの実装全般に適用できるものである。
【0019】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。即ち、半導体ペレットと、リードフレ
ームのマウント部等のペレット取付基部とが平行に保持
されて、これらの間の接続部の厚さが均一になり、ペレ
ットからの熱伝導が該接続部に満遍なく行われ、発熱に
伴う剪断応力に対する実装装置の強度が増す。
【図面の簡単な説明】
【図1】本発明が適用された半導体装置の実装装置10
0の断面図である。
【図2】実装装置100の全体構成及びその内部構造を
示す斜視図である。
【図3】ペレット1とマウント部101との接続部(接
続層)110を示す要部拡大断面図である。
【図4】ロウ材111中のCuボール112の混入の様
子を模式的に示す説明図である。
【図5】従来のペレットとマウント部との接続部を示す
要部拡大断面図である。
【符号の説明】
1 半導体ペレット 2 樹脂モールド 5 放熱板 101 マウント部 102,103,104 リード端子 110 接続部 111 ロウ材(ハンダ) 112 Cuボール(微小粒)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体ペレットがペレット取付基部にロ
    ウ材にて接着された半導体装置の実装構造において、前
    記ロウ材にこれよりも融点の高い材料からなる微小粒が
    混入されてなることを特徴とする半導体装置の実装構
    造。
  2. 【請求項2】 前記取付基部は、半導体装置外部の放熱
    板に直接接触されたリードフレームであることを特徴と
    する請求項1に記載の半導体装置の実装構造。
  3. 【請求項3】 前記微小粒は銅製の小球であることを特
    徴とする請求項1又は2に記載の半導体装置の実装構
    造。
JP4063081A 1992-03-19 1992-03-19 半導体装置の実装構造 Pending JPH05267362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4063081A JPH05267362A (ja) 1992-03-19 1992-03-19 半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4063081A JPH05267362A (ja) 1992-03-19 1992-03-19 半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JPH05267362A true JPH05267362A (ja) 1993-10-15

Family

ID=13219035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4063081A Pending JPH05267362A (ja) 1992-03-19 1992-03-19 半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JPH05267362A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078020A (en) * 1996-11-19 2000-06-20 Nec Corporation Apparatus and method for manufacturing semiconductor device
WO2002091474A1 (en) * 2001-05-09 2002-11-14 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
JP2005252029A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP2013115206A (ja) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd 半導体装置の製造方法
JP2014131076A (ja) * 2014-03-07 2014-07-10 Toshiba Corp 半導体素子
IT202000008119A1 (it) * 2020-04-16 2021-10-16 St Microelectronics Srl Produzione di dispositivi integrati da lead-frame con distanziatori
US11916353B2 (en) 2020-04-16 2024-02-27 Stmicroelectronics (Grenoble 2) Sas Electronic chip support device and corresponding manufacturing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078020A (en) * 1996-11-19 2000-06-20 Nec Corporation Apparatus and method for manufacturing semiconductor device
WO2002091474A1 (en) * 2001-05-09 2002-11-14 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
US7125754B2 (en) 2001-05-09 2006-10-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
JP2005252029A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP2013115206A (ja) * 2011-11-28 2013-06-10 Nissan Motor Co Ltd 半導体装置の製造方法
JP2014131076A (ja) * 2014-03-07 2014-07-10 Toshiba Corp 半導体素子
IT202000008119A1 (it) * 2020-04-16 2021-10-16 St Microelectronics Srl Produzione di dispositivi integrati da lead-frame con distanziatori
US11916353B2 (en) 2020-04-16 2024-02-27 Stmicroelectronics (Grenoble 2) Sas Electronic chip support device and corresponding manufacturing method

Similar Documents

Publication Publication Date Title
JP4260263B2 (ja) 半導体装置
TWI230105B (en) Solder
US4546374A (en) Semiconductor device including plateless package
JP3367299B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2005136018A (ja) 半導体装置
JP2002110893A (ja) 半導体装置
US4709849A (en) Solder preform and methods employing the same
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JPH05267362A (ja) 半導体装置の実装構造
JPH0541471A (ja) 半導体集積回路装置
JPH0823002A (ja) 半導体装置及びその製造方法
US3480842A (en) Semiconductor structure disc having pn junction with improved heat and electrical conductivity at outer layer
JPS60137042A (ja) 樹脂封止形半導体装置
JPH11121662A (ja) 半導体装置の冷却構造
JP2810285B2 (ja) 半導体装置及びその製造方法
JP3417297B2 (ja) 半導体装置
US7357293B2 (en) Soldering an electronics package to a motherboard
JP5444299B2 (ja) 半導体装置
JP2000082721A (ja) 半導体装置の製造方法
EP0074378A1 (en) Semiconductor device including plateless package
JPH11135691A (ja) 電子回路装置
JPH05121603A (ja) 混成集積回路装置
JPS6222531B2 (ja)
JPH04307760A (ja) 樹脂封止形半導体装置
JPH06685A (ja) 半田材