JP2001068508A - 実装方法 - Google Patents

実装方法

Info

Publication number
JP2001068508A
JP2001068508A JP24395099A JP24395099A JP2001068508A JP 2001068508 A JP2001068508 A JP 2001068508A JP 24395099 A JP24395099 A JP 24395099A JP 24395099 A JP24395099 A JP 24395099A JP 2001068508 A JP2001068508 A JP 2001068508A
Authority
JP
Japan
Prior art keywords
thermosetting resin
semiconductor chip
preheating
circuit board
viscosity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24395099A
Other languages
English (en)
Other versions
JP3376968B2 (ja
Inventor
Hiroyuki Kumakura
博之 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP24395099A priority Critical patent/JP3376968B2/ja
Publication of JP2001068508A publication Critical patent/JP2001068508A/ja
Application granted granted Critical
Publication of JP3376968B2 publication Critical patent/JP3376968B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Abstract

(57)【要約】 【課題】 熱硬化性樹脂を用いた半導体チップの実装方
法において、硬化後の熱硬化性樹脂中の気泡をなくし、
接続信頼性を高める。 【解決手段】 半導体チップ５の実装方法において、回
路基板１に熱硬化性樹脂層２を形成し、該熱硬化性樹脂
２の反応率が１〜２０％となるように予備加熱し、その
後半導体チップ５をアラインメントし、加熱加圧するこ
とにより半導体チップ５を回路基板１に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、熱硬化性樹脂を用
いた半導体チップの実装方法に関する。
【０００２】
【従来の技術】半導体チップの実装方法として、熱硬化
性樹脂を用いたフリップチップ方式が広く用いられてい
る。図２に示すように、この実装方法では通常、まず、
回路基板１の所定の位置に、熱硬化性樹脂２として異方
導電性フィルム（ＡＣＦ）、絶縁性フィルム（ＮＣ
Ｆ）、異方導電性ペースト（ＡＣＰ）又は絶縁性ペース
ト（ＮＣＰ）等を貼付又は塗布し（同図（ａ））、次い
で、パッド電極３にバンプ４を形成した半導体チップ
（ベアチップ）５をアラインメントし（同図（ｂ））、
その後に加熱加圧して熱硬化性樹脂２を硬化させ、半導
体チップ５を回路基板１に接続する（同図（ｃ））。な
お、図中、符号６は回路基板１に形成されている配線パ
ターンである。
【０００３】
【発明が解決しようとする課題】しかしながら、熱硬化
性樹脂を用いた半導体チップの実装方法では、半導体チ
ップ実装後の硬化した熱硬化性樹脂中に気泡が混入して
いる場合があり、その場合には、その後のリフロー処
理、ヒートショック、高温高湿エージング試験時に熱硬
化性樹脂が気泡の存在部位から剥離し、導通不良が生じ
やすくなるという問題がある。
【０００４】気泡の混入原因としては、熱硬化性樹脂に
含まれている揮発性成分の揮発や、熱硬化性樹脂の塗布
時における空気の巻き込み、回路基板中に含まれる水分
の揮発等が挙げられるが、中でも、熱硬化性樹脂の塗布
時の空気の巻き込みの影響が大きい。特に、熱硬化性樹
脂としてＡＣＰやＮＣＰ等の液状樹脂を使用する場合に
は、その粘度が低いために一旦巻き込まれた空気が押し
出されにくいので、樹脂中に気泡が残りやすい。
【０００５】樹脂中の気泡を除去する方法としては、加
熱加圧処理を２段階で行う、あるいは加熱速度を遅くす
る等の加熱加圧条件のプロファイル制御が検討されてい
るが、十分な効果が得られるには至っていない。
【０００６】本発明は以上のような従来技術の問題点に
対し、熱硬化性樹脂を用いた半導体チップの実装方法に
おいて、硬化後の熱硬化性樹脂中に気泡が含まれないよ
うにすることを目的とする。
【０００７】
【課題を解決するための手段】本発明者は、熱硬化性樹
脂を回路基板に貼付あるいは塗布した後、半導体チップ
を回路基板にアラインメントする前に、予め熱硬化性樹
脂が特定の反応率となるように予備加熱すると樹脂中へ
の気泡の混入を防止できることを見出し、本発明を完成
させるに至った。
【０００８】すなわち、本発明は、回路基板に熱硬化性
樹脂層を形成し、該熱硬化性樹脂の反応率が１〜２０％
となるように、特に熱硬化性樹脂の粘度（８０℃）が５
００〜５００００ｍＰａｓとなるように予備加熱し、そ
の後に半導体チップをアラインメントし、加熱加圧する
ことにより半導体チップを回路基板に接続することを特
徴とする半導体チップの実装方法を提供する。
【０００９】
【発明の実施の形態】以下、本発明を図面を参照しつつ
詳細に説明する。なお、各図中、同一符号は同一又は同
等の構成要素を表している。
【００１０】図１は、本発明の実装方法の工程説明図で
ある。本発明では、まず、同図（ａ）に示すように回路
基板１の所定の位置に熱硬化性樹脂層２を形成する。
【００１１】熱硬化性樹脂層２は、半導体チップの実装
のために従来より絶縁性接着剤、導電性接着剤、あるい
は異方導電性接着剤として使用されている種々の熱硬化
性樹脂組成物から形成することができるが、作業環境や
設備の点から、溶剤を含有しない樹脂を使用することが
好ましい。
【００１２】熱硬化性樹脂の例としては、ビスフェノー
ルＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹
脂、テトラブロモビスフェノールＡ型エポキシ樹脂等の
一般的なエポキシ樹脂と、マイクロカプセル封入アミ
ン、ＢＦ3・アミン錯体、アミンイミド化合物、ジシア
ンジアミド、ジカルボン酸ジヒドラジドイミダゾール系
等の潜在性硬化剤、さらに必要に応じて適宜配合する硬
化促進剤、難燃剤、充填剤等からなるものを挙げること
ができる。
【００１３】熱硬化性樹脂層２の形成方法には特に制限
はなく、例えばＡＣＦ、ＮＣＦ等の貼付、ＡＣＰ、ＮＣ
Ｐ等の塗布により形成できる。本発明においては、低粘
度の熱硬化性樹脂を塗布することにより、塗布時に熱硬
化性樹脂層に気泡が巻き込まれても、予備加熱及び半導
体チップ実装時の加熱加圧により熱硬化性樹脂層２中の
気泡を排除できる。したがって、熱硬化性樹脂層２の形
成には粘度（２５℃）が１００００００ｍＰａｓ以下の
任意の粘度のＡＣＰ、ＮＣＰ等も使用することができ
る。
【００１４】熱硬化性樹脂層２の形成後には、半導体チ
ップ５のアラインメントを行う前に、予め熱硬化性樹脂
層２を予備加熱し、熱硬化性樹脂２の反応率が１〜２０
％、好ましくは２〜２０％となるようにする（図１
（ｂ））。ここで、熱硬化性樹脂２の反応率は、ＤＳＣ
（示差走査熱量計）による反応熱量の測定から、次のよ
うに算出される。
【００１５】
【数１】Ｒ（％）＝（１−Ｂ／Ａ）×１００ （式中、Ｒ：ＤＳＣ反応率 Ａ：予備加熱前の試料の発熱量 Ｂ：予備加熱後の試料の発熱量） この反応率が低すぎると本発明の効果を得ることができ
ず、高すぎると熱硬化性樹脂２の流動性が低下するので
好ましくない。
【００１６】予備加熱では、熱硬化性樹脂２の反応率を
上述の範囲に制御すると共に、熱硬化性樹脂２の粘度が
５００〜５００００ｍＰａｓとなるように制御すること
が好ましい。熱硬化性樹脂２の粘度が低すぎると硬化後
の樹脂中に気泡が残りやすく、反対に高すぎると熱硬化
性樹脂２の流動性が低下し、その後の半導体チップ５と
回路基板１との加熱加圧工程で、半導体チップ５のバン
プ４と回路基板１の配線パターン６との間の熱硬化性樹
脂２が完全には押し出されず、この間に熱硬化性樹脂２
が残存するので、実装後の半導体チップ５に導通不良が
生じやすくなる。
【００１７】予備加熱の方法自体には特に制限はなく、
例えば、加熱オーブン中にて一定時間放置する方法や、
圧着装置のステージ上にて加熱する方法等をとることが
できる。
【００１８】本発明において該熱硬化性樹脂２の反応率
が１〜２０％、好ましくは２〜２０％となるように予備
加熱した後は、半導体チップ５をアラインメントし（図
１（ｃ））、加熱加圧することにより半導体チップ５を
回路基板１に接続する（図１（ｄ））。この場合の加熱
加圧条件としては、圧力を１０〜２００ｇｆ／バンプか
けながら１５０〜２５０℃の温度にて５〜３０秒程度保
持すればよい。
【００１９】本発明の実装方法は、図示したように、半
導体チップ５と接続する回路基板１の接続部位全面に熱
硬化性樹脂層２を形成し、その上からバンプ４を形成し
た半導体チップ５を加熱加圧する方法の他に、バンプを
形成した回路基板上に熱硬化性樹脂層を形成し、その上
から半導体チップを加熱加圧する方法や、半導体チップ
と回路基板との接続をバンプレスにて導電粒子等を含ん
だ熱硬化性樹脂を用いて接続する方法等にも適用するこ
とができる。
【００２０】
【実施例】以下、本発明を実施例に基づいて具体的に説
明する。
【００２１】実施例１〜４及び比較例１、２ 熱硬化性樹脂として次の成分のＮＣＰを調製した。
【００２２】 ＮＣＰ成分 ・潜在性硬化剤（HX-3748、旭チバ社製） ５０重量部 ・液状エポキシ樹脂（HP-4032D、大日本インキ社製） ３５重量部 ・液状エポキシ樹脂（EP-630、油化シェルエポキシ社製）１５重量部 ・シリカ（SO-E2、龍森社製） ５０重量部 このＮＣＰの初期粘度（８０℃）は３００ｍＰａｓであ
った。
【００２３】ＮＣＰを回路基板（ＦＲ５、単層、Ｎｉ−
Ａｕメッキ基板、端子ピッチ１５０μｍ）に塗布（塗布
厚４０μｍ）し、表１に示すように８０℃で予備加熱
し、ＮＣＰを同表に示す反応率及び粘度とした。この場
合、反応率は、ＤＳＣの反応熱量から算出し、粘度は、
ハーケ・レオメータで測定した（８０℃）。
【００２４】次に、ＩＣチップ（６×６ｍｍ□、端子ピ
ッチ１５０μｍ、Ａｕ−スタットバンプ（φ６０μ
ｍ））をアラインメントし、１８０℃、５０ｇｆ／バン
プで２０秒間加熱加圧することにより本圧着した。
【００２５】評価 （１）気泡の有無…ＩＣチップを実装した回路基板の熱
硬化性樹脂における気泡の有無を超音波顕微鏡（ＳＡ
Ｔ）により観察した。気泡の観察されたものを×、観察
されたなかったものを○と評価した。結果を表１に示
す。
【００２６】（２）初期導通試験…回路基板に実装した
ＩＣチップのチェーン抵抗を測定し、導通が正常であっ
たものを○、導通不良であったものを×と評価した。結
果を表１に示す。
【００２７】（３）エージング後導通試験…ＰＣＴ（１
１０℃、８５％ＲＨ、１００時間）によりエージング
し、エージング後のチェーン抵抗を測定し、導通が正常
なものを○、導通不良が発生していたものを×と評価し
た。結果を表１に示す。
【００２８】
【表１】ＮＣＰ初期粘度 300mPas 予備加熱 予備加熱後 予備加熱後 気泡の 初期 エーシ゛ンク゛後 条件 の反応率 の粘度(80℃) 有無 導通 の導通 実施例１ 80℃, 2分 2.4％ 700mPas ○ ○ ○ 実施例２ 80℃, 5分 6.6％ 2000mPas ○ ○ ○ 実施例３ 80℃, 7分 13.5％ 5000mPas ○ ○ ○ 実施例４ 80℃,10分 18.9％ 28000mPas ○ ○ ○ 比較例１ なし 0％ 300mPas × ○ ×比較例２ 80℃,15分 22.1％ 100000mPas以上 ○ × −
【００２９】実施例５〜８及び比較例３、４ 熱硬化性樹脂の調製において、シリカを添加せず、ＮＣ
Ｐの初期粘度（８０℃）を１８０ｍＰａｓとする以外は
実施例１と同様にして半導体チップを回路基板に実装
し、評価した。結果を表２に示す。
【００３０】
【表２】ＮＣＰ初期粘度 180mPas 予備加熱 予備加熱後 予備加熱後 気泡の 初期 エーシ゛ンク゛後 条件 の反応率 の粘度(80℃) 有無 導通 の導通 実施例５ 80℃, 2分 1.6％ 550mPas ○ ○ ○ 実施例６ 80℃, 5分 5.8％ 1800mPas ○ ○ ○ 実施例７ 80℃, 7分 12.0％ 4000mPas ○ ○ ○ 実施例８ 80℃,10分 17.2％ 23000mPas ○ ○ ○ 比較例３ なし 0％ 180mPas × ○ ×比較例４ 80℃,15分 24.5％ 60000mPas ○ ○ ×
【００３１】実施例９〜１１及び比較例５、６ 熱硬化性樹脂の調製において、シリカの添加量を７５重
量部とすることによりＮＣＰの初期粘度（８０℃）を４
２０ｍＰａｓとする以外は実施例１と同様にして半導体
チップを回路基板に実装し、評価した。結果を表３に示
す。
【００３２】
【表３】ＮＣＰ初期粘度 ４２０ｍＰａｓ
予備加熱 予備加熱後 予備加熱後 気泡の 初期 エーシ゛ンク゛後 条件 の反応率 の粘度(80℃) 有無 導通 の導通 実施例９ 80℃, 2分 3.7％ 1000mPas ○ ○ ○ 実施例10 80℃, 5分 8.4％ 9000mPas ○ ○ ○ 実施例11 80℃, 7分 18.6％ 45000mPas ○ ○ ○ 比較例５ なし 0％ 420mPas × ○ ×比較例６ 80℃,10分 21.9％ 90000mPas ○ × ×
【００３３】表１〜表３の結果から、反応率が１〜２０
％となるようにＮＣＰを予備加熱すると、硬化後の熱硬
化性樹脂から気泡がなくなり、エージング後においても
導通信頼性のあることがわかる。これに対し、予備加熱
をしない場合（比較例１、３、５）には、硬化後の熱硬化
性樹脂に気泡が含まれ、導通信頼性を得られないことが
わかる。また、予備加熱を反応率が２０％より高くなる
ように過度に行った場合（比較例２、４、６）には、気
泡はないが、導通信頼性を得られないことがわかる。
【００３４】
【発明の効果】本発明によれば、熱硬化性樹脂を用いた
半導体チップの実装方法において、硬化後の熱硬化性樹
脂中に気泡が含まれないようにし、接続信頼性を高める
ことができる。
【図面の簡単な説明】
【図１】 本発明の半導体チップの実装方法の工程説明
図である。
【図２】 従来の半導体チップの実装方法の工程説明図
である。
【符号の説明】
１ 回路基板 ２ 熱硬化性樹脂又は熱硬化性樹脂層 ３ パッド電極 ４ バンプ ５ 半導体チップ（ベアチップ） ６ 配線パターン

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 回路基板に熱硬化性樹脂層を形成し、該
    熱硬化性樹脂の反応率が１〜２０％となるように予備加
    熱し、その後半導体チップをアラインメントし、加熱加
    圧することにより半導体チップを回路基板に接続するこ
    とを特徴とする半導体チップの実装方法。
  2. 【請求項２】 予備加熱により、熱硬化性樹脂の粘度
    （８０℃）を５００〜５００００ｍＰａｓとする請求項
    １記載の実装方法。
  3. 【請求項３】 熱硬化性樹脂が、溶剤を含有しない樹脂
    である請求項１又は２記載の実装方法。
  4. 【請求項４】 熱硬化性樹脂が、エポキシ樹脂と潜在性
    硬化剤からなる請求項１〜３のいずれかに記載の実装方
    法。
JP24395099A 1999-08-30 1999-08-30 実装方法 Expired - Lifetime JP3376968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24395099A JP3376968B2 (ja) 1999-08-30 1999-08-30 実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24395099A JP3376968B2 (ja) 1999-08-30 1999-08-30 実装方法

Publications (2)

Publication Number Publication Date
JP2001068508A true JP2001068508A (ja) 2001-03-16
JP3376968B2 JP3376968B2 (ja) 2003-02-17

Family

ID=17111458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24395099A Expired - Lifetime JP3376968B2 (ja) 1999-08-30 1999-08-30 実装方法

Country Status (1)

Country Link
JP (1) JP3376968B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094222A1 (fr) * 2002-04-30 2003-11-13 Toray Engineering Co., Ltd. Procede de collage et dispositif de collage
WO2005027604A1 (ja) * 2003-09-09 2005-03-24 Sony Chemicals Corporation 電子部品の実装方法
KR100690960B1 (ko) * 2004-06-24 2007-03-09 삼성전자주식회사 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
JP2012044058A (ja) * 2010-08-20 2012-03-01 Sekisui Chem Co Ltd 半導体素子の接合方法
US8492893B1 (en) 2011-03-16 2013-07-23 Amkor Technology, Inc. Semiconductor device capable of preventing dielectric layer from cracking
US8536458B1 (en) 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
WO2015004830A1 (ja) * 2013-07-08 2015-01-15 ソニー株式会社 硬化条件の決定方法、回路デバイスの製造方法及び回路デバイス

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094222A1 (fr) * 2002-04-30 2003-11-13 Toray Engineering Co., Ltd. Procede de collage et dispositif de collage
CN100375256C (zh) * 2002-04-30 2008-03-12 东丽工程株式会社 粘附方法及其装置
KR100978697B1 (ko) * 2002-04-30 2010-08-30 토레 엔지니어링 가부시키가이샤 본딩방법 및 그 장치
WO2005027604A1 (ja) * 2003-09-09 2005-03-24 Sony Chemicals Corporation 電子部品の実装方法
US7647694B2 (en) 2003-09-09 2010-01-19 Sony Corporation Method for mounting electronic component
KR100690960B1 (ko) * 2004-06-24 2007-03-09 삼성전자주식회사 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
US7288436B2 (en) 2004-06-24 2007-10-30 Samsung Electronics, Co., Ltd. Semiconductor chip package manufacturing method including screen printing process
US9462690B1 (en) 2009-03-30 2016-10-04 Amkor Technologies, Inc. Fine pitch copper pillar package and method
US8536458B1 (en) 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
US10224270B1 (en) 2009-03-30 2019-03-05 Amkor Technology, Inc. Fine pitch copper pillar package and method
US10418318B1 (en) 2009-03-30 2019-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
US11088064B2 (en) 2009-03-30 2021-08-10 Amkor Technology Singapore Holding Pte. Ltd. Fine pitch copper pillar package and method
JP2012044058A (ja) * 2010-08-20 2012-03-01 Sekisui Chem Co Ltd 半導体素子の接合方法
US8492893B1 (en) 2011-03-16 2013-07-23 Amkor Technology, Inc. Semiconductor device capable of preventing dielectric layer from cracking
WO2015004830A1 (ja) * 2013-07-08 2015-01-15 ソニー株式会社 硬化条件の決定方法、回路デバイスの製造方法及び回路デバイス
JP5700186B1 (ja) * 2013-07-08 2015-04-15 ソニー株式会社 硬化条件の決定方法、回路デバイスの製造方法及び回路デバイス
US9997491B2 (en) 2013-07-08 2018-06-12 Sony Corporation Method of determining curing conditions, method of producing circuit device, and circuit device
US10658329B2 (en) 2013-07-08 2020-05-19 Sony Corporation Method of determining curing conditions, method of producing circuit device and circuit device

Also Published As

Publication number Publication date
JP3376968B2 (ja) 2003-02-17

Similar Documents

Publication Publication Date Title
US7341642B2 (en) Manufacturing method for electric device
US9524949B2 (en) Semiconductor device having semiconductor chip affixed to substrate via insulating resin adhesive film
JP3402267B2 (ja) 電子素子の実装方法
JP4238124B2 (ja) 硬化性樹脂組成物、接着性エポキシ樹脂ペースト、接着性エポキシ樹脂シート、導電接続ペースト、導電接続シート及び電子部品接合体
US7901768B2 (en) Multilayer anisotropic conductive adhesive and connection structure using the same
JP2008274300A (ja) 硬化性樹脂組成物
JP2001068508A (ja) 実装方法
JP2606610B2 (ja) ソルダーペースト、半導体装置の接続方法および接続構造
JP3478225B2 (ja) 接続材料及びそれを使用する実装方法
JP3735059B2 (ja) 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
JP4083601B2 (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP3402280B2 (ja) 接続方法
JP3957244B2 (ja) 半導体装置の製法
JP3750606B2 (ja) 半導体装置の製造方法
JP3566680B2 (ja) 半導体装置の製造方法
JP4083592B2 (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP4218181B2 (ja) 半田接合接着方法
JP2003231876A (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP4314760B2 (ja) 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法
Johnson et al. Reflow-curable polymer fluxes for flip chip encapsulation
JP4994335B2 (ja) 半導体チップ接着剤
JP2001246498A (ja) 硬化性フラックス
Capote et al. Reflow-curable polymer fluxes for flip chip encapsulation
JP2003158153A (ja) フリップチップ実装用硬化性フラックス並びに半導体パッケージ、及びその製造方法
JPS63126114A (ja) 導電性ペ−スト

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3376968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131206

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term