JP2003158153A - フリップチップ実装用硬化性フラックス並びに半導体パッケージ、及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体チップを実装基板にフリップチップ実
装する際、半田接合後の残存フラックスの洗浄除去が必
要なく、高温、多湿雰囲気でも電気絶縁性を保持し、接
合強度、信頼性の高い半田接合を可能とする、フリップ
チップ実装用硬化性フラックスを用いた半導体パッケー
ジとその製造方法、及び、半導体装置を提供する。 【解決手段】 機械的、電気的に接続するための半田バ
ンプが形成された半導体チップを、該半田バンプが接続
されるためのランドが形成された半導体パッケージ基板
にフリップチップ実装する際の半田リフロー時にフラッ
クスとして作用し、更に、加熱されて硬化することを特
徴とするフリップチップ実装用硬化性フラックス。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フリップチップ実
装用硬化性フラックス、及びそれを用いた半導体パッケ
ージ、及びその製造方法に関する。

【０００２】

【従来の技術】近年の電子機器の高機能化、並びに軽薄
短小化の要求に伴い、電子部品の高密度集積化、さらに
は高密度実装化が進んできており、これらの電子機器に
使用される半導体パッケージは、従来にも増して、益
々、小型化かつ多ピン化が進んできている。

【０００３】半導体パッケージは、その小型化に伴っ
て、従来のようなリードフレームを使用した形態のパッ
ケージでは、小型化に限界がきているため、最近では回
路基板上にチップを実装したものとして、ＢＧＡ（Ｂａ
ｌｌ Ｇｒｉｄ Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ
Ｓｃａｌｅ Ｐａｃｋａｇｅ）といった、エリア実装型
の新しいパッケージ方式が提案されている。これらの半
導体パッケージにおいて、半導体チップの電極と、従来
型半導体パッケージのリードフレームの機能とを有す
る、半導体搭載用基板と呼ばれるプラスチックやセラミ
ックス等各種絶縁材料と、導体配線で構成される基板の
端子との電気的接続方法として、ワイヤーボンディング
方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）方式、さらにはＦＣ（Ｆｌｉｐ Ｃｈｉｐ）
方式などが知られているが、最近では、半導体パッケー
ジの小型化に有利な、ＦＣ接続方式を用いたＢＧＡやＣ
ＳＰの構造が盛んに提案されている。

【０００４】ＢＧＡやＣＳＰのプリント配線板への実装
には、半田ボールで形成されたバンプによる、半田接合
が採用されている。この半田接合には、フラックスが用
いられ、ソルダーペーストが併用されることもある。特
に、半田ボールが使用される理由は、半田供給量を制御
し易く、多量の半田を供給できるので、バンプが高くで
きるためである。また、ＢＧＡやＣＳＰの作製工程にお
ける、半導体チップの電極と半導体搭載用基板の端子と
の電気的接続方法にも、半田接合が使われる場合が多
い。

【０００５】一般に、半田接合のためには、半田表面と
対する電極の、金属表面の酸化物などの汚れを除去する
と共に、半田接合時の金属表面の再酸化を防止して、半
田の表面張力を低下させ、金属表面に溶融半田が濡れ易
くする、半田付け用フラックスが使用される。このフラ
ックスとしては、ロジンなどの熱可塑性樹脂系フラック
スに、酸化膜を除去する活性剤等を加えたフラックスが
用いられている。

【０００６】しかしながら、このフラックスが残存して
いると、高温、多湿時に熱可塑性樹脂が溶融し、活性剤
中の活性イオンも遊離するなど、電気絶縁性の低下やプ
リント配線の腐食などの問題が生じる。また、フラック
スから発生するアウトガスがが、アンダーフィル材が密
着する表面を汚染することでアンダーフィルと半導体チ
ップあるいはプリント配線版との接着性を阻害する恐れ
がある。そのため、チップとプリント基板の間に残った
フラックスの残渣を洗浄、除去するのであるが、フリッ
プチップ実装されたチップと基板の隙間は非常に狭いた
め、多くの洗浄工程を必要とし、コストアップにつなが
る。

【０００７】

【発明が解決しようとする課題】本発明が解決しようと
する課題は、半導体チップの半導体チップ搭載用基板へ
のフリップチップ実装時における上記した従来技術の問
題点を解決するために、フリップチップ実装時の、半田
接合後の残存フラックスの洗浄工程を必要としない半田
接続を実現し、信頼性に優れた半田接合を可能とするフ
リップチップ実装用硬化性フラックス、及び、この硬化
性フラックスを用いた半導体パッケージとその製造方法
を提供することを目的とする。

【０００８】

【課題を解決するための手段】即ち本発明は、（１）半
導体チップを、半導体チップ搭載用基板にフリップチッ
プ実装する際、該半導体及び半導体チップ搭載用基板の
少なくとも一方に形成された半田バンプにより半田接合
するための半田リフローにおいて、フラックスとして作
用し、フラックス洗浄工程を必要とせず、更に、加熱さ
れて硬化した樹脂補強材となることを特徴とするフリッ
プチップ実装用硬化性フラックス、（２）半導体チップ
に形成された半田バンプが、高融点の半田からなり、且
つ、半導体チップ搭載用基板に形成された半田バンプ
が、低融点の半田からなる第１項記載のフリップチップ
実装用硬化性フラックス、（３）少なくとも１つ以上の
フェノール性水酸基を有する樹脂（Ａ）と、その硬化剤
として作用する樹脂（Ｂ）とを必須成分としてなる第１
項又は第２項記載のフリップチップ実装用硬化性フラッ
クス、（４）少なくとも１つ以上のフェノール性水酸基
を有する樹脂（Ａ）がフェノールフタリン、２，４−ジ
ヒドロキシ安息香酸、２，５−ジヒドロキシ安息香酸で
あることを特徴とする第３項記載のフリップチップ実装
用硬化性フラックス、（５）第１項から第４項のいずれ
かに記載のフリップチップ実装用硬化性フラックスが、
半導体チップ及び半導体チップ搭載用基板の少なくとも
一方に形成された半田バンプの表面先端に転写され、半
導体チップを、半導体チップ搭載用基板に搭載し、半田
リフローを通して半田接合させた後、さらに加熱して該
硬化性フラックスを硬化させて、電気的、かつ、機械的
に接続されることを特徴とする半導体パッケージ、
（６）半田バンプが、半導体チップ及び半導体チップ搭
載用基板に形成され、半導体チップに形成された半田バ
ンプが、高融点の半田からなり、且つ、半導体チップ搭
載用基板に形成された半田バンプが、低融点の半田から
なる、第５項記載の半導体パッケージ、（７）半導体チ
ップと半導体チップ搭載用基板との間に、アンダーフィ
ルが充填されている第５項記載の半導体パッケージ
（８）第１項〜第４項のいずれかに記載のフリップチッ
プ実装用硬化性フラックスからなるワニスを所定の厚さ
に塗布し、硬化性フラックス膜を作製する工程と、該硬
化性フラックス膜に半導体チップの高融点半田バンプが
搭載された面を押しつけて、高融点半田バンプの表面先
端に硬化性フラックス樹脂を転写させる工程、低融点半
田バンプが形成された半導体チップ搭載用基板に該半導
体チップを搭載しリフローを通して半田接合させる工程
と、さらに熱を加えて硬化性フラックスを硬化させる工
程からなることを特徴とする半導体パッケージの製造方
法、（９）第１項〜第４項のいずれかに記載のフリップ
チップ実装用硬化性フラックスからなるワニスを、スク
リーン印刷もしくはピン転写によって半導体チップ搭載
用基板の半田バンプが形成された部分に塗布し、半導体
チップを該半導体チップ搭載用基板に搭載しリフローを
通して半田接合させる工程と、さらに熱を加えて硬化性
フラックスを硬化させる工程からなることを特徴とする
半導体パッケージの製造方法、を提供するものである。

【０００９】

【発明の実施の形態】本発明のフリップチップ実装用硬
化性フラックスは、半導体チップを、半導体チップ搭載
用基板にフリップチップ実装する際、該半導体チップ及
び半導体チップ搭載用基板の少なくとも一方に形成され
た半田バンプにより半田接合するための半田リフローに
おいて、半田接合面および半田材料の酸化物などの有害
物を除去し、強度の大きい良好な接合を可能とし、さら
にそのまま加熱することにより、３次元架橋した樹脂と
なり、接合部に補強材として作用するため、半田接合後
に洗浄工程を通して除去する必要が無い。

【００１０】本発明のフリップチップ実装用硬化性フラ
ックスの好ましい成分としては、少なくとも１つ以上の
フェノール性水酸基を有する化合物（Ａ）と、該樹脂の
硬化剤として作用する樹脂（Ｂ）を含む組成物が挙げら
れる。本発明に用いる、少なくとも１つ以上のフェノー
ル性水酸基を有する化合物（Ａ）としては、フェノール
フタリン、２，４−ジヒドロキシ安息香酸、又は、２，
５−ジヒドロキシ安息香酸、フェノールノボラック樹
脂、アルキルフェノールノボラック樹脂、ビフェノール
ノボラック樹脂、ナフトールノボラック樹脂、レゾルシ
ノールノボラック樹脂、レゾール樹脂、ポリビニルフェ
ノール樹脂等が挙げられ、これらの中の、少なくとも１
種から選ばれることが好ましく、更には、重量平均分子
量２００００以下のものが良い。分子量が大きすぎる
と、半田接合時における硬化性フラックスの流動性が低
下し、半田接合を阻害する恐れがある。但し、その他の
添加剤の使用により、半田接合時における硬化性フラッ
クスの溶融粘度を、５０Ｐａ・ｓ以下に制御できれば何
ら問題はない。この目的のために、液状の硬化剤を配合
したり、溶剤を加えたりしてもても良い。特に、フェノ
ールフタリン、２，４−ジヒドロキシ安息香酸、２，５
−ジヒドロキシ安息香酸は、分子量が低く、半田リフロ
ー温度での流動性を十分確保できるため、特に好適に用
いることができる。

【００１１】フェノール性水酸基を有する化合物（Ａ）
の配合量としては、硬化性フラックス全体の２０〜８０
重量％が好ましい。配合量が、前記範囲において、半田
及び金属表面の酸化物等の汚れ除去作用が、特に好まし
く、また、十分な硬化物が得られ、接合強度と接合信頼
性に優れる。

【００１２】本発明に用いる少なくとも１つ以上のフェ
ノール性水酸基を有する化合物（Ａ）の、硬化剤として
作用する樹脂（Ｂ）としては、エポキシ樹脂やイソシア
ネート樹脂などが用いられる。具体的にはいずれも、ビ
スフェノール系、フェノールノボラック系、アルキルフ
ェノールノボラック系、ビフェノール系、ナフトール系
やレゾルシノール系などのフェノールベースのものや、
脂肪族、環状脂肪族や不飽和脂肪族などの骨格をベース
として変性されたエポキシ樹脂やイソシアネート樹脂が
挙げられる。

【００１３】硬化剤として作用する樹脂（Ｂ）の配合量
は、エポキシ基当量またはシアネート基当量が、少なく
とも１つ以上のフェノール性水酸基を有する化合物
（Ａ）のフェノール性水酸基当量の０．５倍当量以上、
１．５倍当量以下が好ましい。配合量が、前記範囲にお
いて、良好なフラックス硬化物が得られ、樹脂補強効果
により接合強度と接合信頼性が、特に好ましく、高温、
多湿雰囲気でも電気絶縁性を保持し、また、半田及び金
属表面の酸化物等の汚れを除去する作用も良い。

【００１４】本発明のフリップチップ実装用硬化性フラ
ックスには、前記成分の他に、硬化触媒、シランカップ
リング剤、消泡剤、難燃剤等の添加剤や、有機溶媒を用
いることができる。硬化性触媒として具体的には、２−
メチルイミダゾール、２−フェニルイミダゾール、２−
フェニル−４−メチルイミダゾール、ビス（２−エチル
−４−メチル−イミダゾール）、２−フェニル−４−メ
チル−５−ヒドロキシメチルイミダゾール、２−フェニ
ル−４，５−ジヒドロキシメチルイミダゾール、２−エ
チル−４−メチルイミダゾール、２−ウンデシルイミダ
ゾール、１−シアノエチル−２−メチルイミダゾール、
１−シアノエチル−２−フェニルイミダゾール、１−シ
アノエチル−２−エチル−４−メチルイミダゾール、１
−アミノエチル−２−メチルイミダゾール、１−（シア
ノエチルアミノエチル）−２−メチルイミダゾール、１
−シアノエチル−２−フェニル−４，５−ビス（シアノ
エトキシメチルイミダゾール）あるいはトリアジン付加
型イミダゾール等が挙げられる。これらをエポキシアダ
クト化したものやマイクロカプセル化したものも使用で
きる。これらは単独で使用しても２種以上を併用しても
良い。

【００１５】本発明のフリップチップ実装用硬化性フラ
ックスは、前記成分をアルコール類、エーテル類、ケト
ン類などの有機溶媒で希釈し混合して、硬化性フラック
スのワニスとして用いることができる。

【００１６】本発明のフリップチップ実装用硬化性フラ
ックスは、溶融粘度、酸化物除去性と硬化性のバランス
を配合により調整して、半田接合時にフラックスとして
作用し、半田接合後、更に加熱して、硬化させて、従来
のようにフラックス洗浄工程を必要としないフリップチ
ップ実装を可能とする。

【００１７】本発明のフリップチップ実装用硬化性フラ
ックスは、半導体チップ、半導体チップ搭載用基板の少
なくとも一方に形成された半田バンプの接合に用いられ
るが、半田バンプを両方に設ける場合は、半導体チップ
に形成される半田バンプが半導体チップ搭載用基板の半
田バンプに対し高融点であり、半導体チップ搭載用基板
に形成された半田バンプが低融点であることが好まし
い。半導体チップ側に形成される高融点半田は、例え
ば、鉛９５％、錫５％の組成の半田で、半導体チップ搭
載用基板に形成された低融点半田は、例えば、鉛３７％
錫６３％の組成の共晶半田であることが好ましい。実装
時のリフローにおいて、共晶半田バンプならびに高融点
半田バンプの半田材料表面の酸化膜が、本発明のフリッ
プチップ実装用硬化性フラックスにより清浄化されて、
共晶半田バンプが溶融する温度以上で、高融点半田バン
プに共晶半田バンプが、濡れ上がり一体化することで、
半田接合が達成される。

【００１８】さらには、本発明のフリップチップ実装用
硬化性フラックスは、半田接合によるフリップチップ接
合であれば、用いることに、何ら制限されるところは無
く、たとえば、半導体チップ側に金スタッドバンプ、半
導体チップ搭載用基板側に錫・鉛・インジウム半田、あ
るいは、インジウムのみの半田を形成して実装するタイ
プ、また、半導体チップ側に形成された銅バンプと基板
側に形成されたインジウム半田とでフリップチップ実装
するタイプなどにおいても、使用することができる。

【００１９】本発明の半導体パッケージは、前記フリッ
プチップ実装用硬化性フラックスを半田バンプの表面先
端に転写した半導体チップを、半田バンプが形成された
半導体チップ搭載用基板に搭載し、リフローを通して半
田接合させた後、さらに加熱して、該フリップチップ実
装用硬化性フラックスを硬化させて、電気的、且つ、機
械的に接続されてなるものである。フリップチップ実装
用硬化性フラックスは、半導体チップ搭載用基板に形成
された半田バンプの表面に転写されても良い。

【００２０】本発明の半導体パッケージの製造方法の例
について、次に説明する。半導体チップに搭載された半
田バンプに、フリップチップ実装用硬化性フラックス樹
脂を転写する方法としては、例えば、まず、基材の上
に、得られたフリップチップ実装用硬化性フラックスワ
ニスを所定の厚さに塗布し、フリップチップ実装用硬化
性フラックス膜を作製する。このフリップチップ実装用
硬化性フラックス膜に、半導体チップの半田バンプが形
成された面を押しつけ、そこから引き上げると、半田バ
ンプの表面先端にフリップチップ実装用硬化性フラック
ス樹脂が転写される。この場合、圧力をかけてもよい
が、圧力をかけすぎると半田バンプの先端が、平坦に変
形してしまう恐れがあるため、半田バンプ１個あたり１
０ｇ以下の加重が好ましい。また、該フリップチップ実
装用硬化性フラックスワニスを、スクリーン印刷やピン
転写により、半導体チップ搭載用基板の半田バンプが形
成された部分に塗布しても良い。

【００２１】この硬化性フラックス樹脂が転写された半
導体チップを、半導体チップ搭載用の基板に搭載し、或
いは、硬化性フラックスを半田バンプに塗布した半導体
チップ搭載用基板に半導体チップを搭載し、半田リフロ
ーすることで、半田接合される。半田リフローにおい
て、本発明に用いるフリップチップ実装用硬化性フラッ
クスは、半田接合時のフラックスとして作用するが、半
田接合後、さらに加熱して、硬化樹脂とすることによ
り、半導体パッケージの半田接合部を樹脂補強すること
ができる。また、接合部の補強材として残るためフラッ
クスを洗浄する必要が無い。更に、半導体チップと半導
体チップ搭載用基板との間に、アンダーフィル樹脂を充
填して、半導体パッケージを得ることができる。

【００２２】

【実施例】以下、実施例により、更に具体的に説明する
が、本発明はこれによって何ら限定されるものではな
い。

【００２３】実施例１ フェノールノボラック樹脂（住友デュレズ(株)製，商品
名ＰＲ−５１４７０，ＯＨ基当量１０５）１０５ｇと、
ビスフェノールＡ型エポキシ樹脂（油化シェルエポキシ
製，商品名エピコート−８２８，エポキシ基当量１９
０）１９０ｇを、乳酸エチル（試薬、沸点１５４℃）５
０ｇに溶解し、硬化性フラックスワニスを作製した。

【００２４】上記で得たフリップチップ実装用硬化性フ
ラックスワニスを銅板（古河電気工業（株）製、商品名
EFTEC６４Ｔ）に塗布し、１００μｍ厚の膜を形成し、
バンプ径１９０μｍ、バンプ高さ１４０μｍの半導体チ
ップテストダイ（ＦＢＴ５００）の半田バンプ（融点１
８３℃）が形成された面を押し付け、さらに、そのまま
引き上げてフリップチップ実装用硬化性フラックスを転
写した。フリップチップ実装用硬化性フラックスが転写
された半導体チップテストダイを、半導体チップテスト
ボード（ＦＢ５００−ＰＣＢ(株)テンリュウテクニクス
製）に搭載して、ピーク温度２４０℃に設定されたリフ
ロー炉を通した後、更に２２０℃で２時間加熱して、硬
化性フラックスを硬化させ、さらにアンダーフィルを充
填し、評価用半導体チップ実装テストボードをそれぞれ
１０個ずつ作製した。得られた評価用半導体チップ実装
テストボードの導通を確認後、−５０℃で１０分、１２
５℃で１０分を１サイクルとする温度サイクル（ＴＣ）
試験を実施した。

【００２５】また、半田メッキが施された導体間隔１５
０μｍのくし形パターンを有する、絶縁信頼性試験用プ
リント配線板を使用し、このプリント配線板に得られた
フリップチップ実装用硬化性フラックスワニスを塗布
し、８０℃で１０分乾燥して厚さ２０μｍの硬化性フラ
ックス層を形成した。ピーク温度２４０℃に設定された
リフロー炉を通した後、１５０℃で６０分熱処理して硬
化性フラックスを硬化させ、試験用プリント配線板とし
た。このプリント配線板の絶縁抵抗を測定した後、８５
℃／８５％の雰囲気中で、直流電圧５０Ｖを印加し、１
０００時間経過後の絶縁抵抗を測定した。測定時の印加
電圧は１００Ｖで１分とし、絶縁抵抗を測定した。

【００２６】実施例２ ２，５−ジヒドロキシ安息香酸（東京化成（株）製、反
応基当量５１）５１ｇと、ビスフェノールＡ型エポキシ
樹脂（油化シェルエポキシ製，商品名エピコート−８２
８，エポキシ基当量１９０）１９０ｇを３本ロールで混
錬し、フリップチップ実装用硬化性フラックスワニスを
作製した。上記で得たフリップチップ実装用硬化性フラ
ックスワニスを用いて、実施例１と同様にして、評価を
行った。

【００２７】上記の温度サイクル試験を実施した結果、
いずれの実施例においても１０００サイクル後の不良の
発生は無く、さらに、高温高湿雰囲気における絶縁信頼
性試験においても絶縁抵抗の低下は見られず、高い絶縁
信頼性を確認した。

【００２８】

【発明の効果】本発明によれば、半導体チップ搭載用基
板に、半導体チップを実装する際に、フラックスとして
作用し、半田接合後の残存フラックスの洗浄除去を必要
とせず、信頼性の高い半田接合を可能とするフリップチ
ップ実装用硬化性フラックスを提供でき、これを用いた
半導体パッケージは、半導体チップを半導体搭載用基板
にフリップチップ実装する工程を簡素化でき、また、半
田接合の信頼性に優れる。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体チップを、半導体チップ搭載用基
   板にフリップチップ実装する際に、該半導体チップ及び
   半導体チップ搭載用基板の少なくとも一方に形成された
   半田バンプにより半田接合するための半田リフローにお
   いて、フラックスとして作用し、フラックス洗浄工程を
   必要とせず、更に、加熱されて硬化した樹脂補強材とな
   ることを特徴とするフリップチップ実装用硬化性フラッ
   クス。
2. 【請求項２】 半導体チップに形成された半田バンプ
   が、高融点の半田からなり、且つ、半導体チップ搭載用
   基板に形成された半田バンプが、低融点の半田からなる
   請求項１記載のフリップチップ実装用硬化性フラック
   ス。
3. 【請求項３】 少なくとも１つ以上のフェノール性水酸
   基を有する化合物（Ａ）と、その硬化剤として作用する
   樹脂（Ｂ）とを必須成分としてなる請求項１又は２記載
   のフリップチップ実装用硬化性フラックス。
4. 【請求項４】 少なくとも１つ以上のフェノール性水酸
   基を有する化合物（Ａ）が、フェノールフタリン、２，
   ４−ジヒドロキシ安息香酸、又は、２，５−ジヒドロキ
   シ安息香酸である請求項３記載のフリップチップ実装用
   硬化性フラックス。
5. 【請求項５】 請求項１〜４のいずれかに記載のフリッ
   プチップ実装用硬化性フラックスが、半導体チップ及び
   半導体チップ搭載用基板の少なくとも一方に形成された
   半田バンプの表面先端に転写され、半導体チップを、半
   導体チップ搭載用基板に搭載し、半田リフローを通して
   半田接合させた後、さらに加熱して該硬化性フラックス
   を硬化させて、電気的、かつ、機械的に接続されたこと
   を特徴とする半導体パッケージ。
6. 【請求項６】 半田バンプが、半導体チップ及び半導体
   チップ搭載用基板に形成され、半導体チップに形成され
   た半田バンプが、高融点の半田からなり、且つ、半導体
   チップ搭載用基板に形成された半田バンプが、低融点の
   半田からなる、請求項５記載の半導体パッケージ。
7. 【請求項７】 半導体チップと半導体チップ搭載用基板
   との間に、アンダーフィルが充填されている請求項５記
   載の半導体パッケージ。
8. 【請求項８】 請求項１〜４のいずれかに記載のフリッ
   プチップ実装用硬化性フラックスからなるワニスを所定
   の厚さに塗布し、硬化性フラックス膜を作製する工程
   と、該硬化性フラックス膜に半導体チップの高融点半田
   バンプが搭載された面を押しつけて、高融点半田バンプ
   の表面先端に硬化性フラックス樹脂を転写させる工程
   と、低融点半田バンプが形成された半導体チップ搭載用
   基板に該半導体チップを搭載しリフローを通して半田接
   合させる工程と、さらに熱を加えて前記硬化性フラック
   スを硬化させる工程とからなることを特徴とする半導体
   パッケージの製造方法。
9. 【請求項９】 請求項１〜４のいずれかに記載のフリッ
   プチップ実装用硬化性フラックスからなるワニスを、ス
   クリーン印刷もしくはピン転写によって半導体チップ搭
   載用基板の半田バンプが形成された部分に塗布し、半導
   体チップを該半導体チップ搭載用基板に搭載しリフロー
   を通して半田接合させる工程と、さらに熱を加えて硬化
   性フラックスを硬化させる工程からなることを特徴とす
   る半導体パッケージの製造方法。