JP3750606B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3750606B2
JP3750606B2 JP2002004287A JP2002004287A JP3750606B2 JP 3750606 B2 JP3750606 B2 JP 3750606B2 JP 2002004287 A JP2002004287 A JP 2002004287A JP 2002004287 A JP2002004287 A JP 2002004287A JP 3750606 B2 JP3750606 B2 JP 3750606B2
Authority
JP
Japan
Prior art keywords
thermosetting adhesive
semiconductor chip
circuit board
adhesive layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002004287A
Other languages
English (en)
Other versions
JP2003209138A (ja
Inventor
博之 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP2002004287A priority Critical patent/JP3750606B2/ja
Publication of JP2003209138A publication Critical patent/JP2003209138A/ja
Application granted granted Critical
Publication of JP3750606B2 publication Critical patent/JP3750606B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856Pre-cured adhesive, i.e. B-stage adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、熱硬化性接着剤を介して回路基板に半導体チップが接続された構造を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の製造における、回路基板に半導体チップを実装する方法として、熱硬化性接着剤を用いたフリップチップ方式が広く用いられている。この実装方法では、通常、回路基板の所定の位置に、熱硬化性接着剤として異方導電性フィルム(ACF)、絶縁性フィルム(NCF)、異方導電性ペースト(ACP)又は絶縁性ペースト(NCP)等を貼付又は塗布し、次いで、回路基板のパッド電極に対し、半導体チップ(ベアチップ)のバンプをアラインメントして仮圧着し、その後に加熱加圧して熱硬化性接着剤を硬化させて本熱圧着することにより、半導体チップを回路基板に接続している。なお、一般に、この実装方法においては、半導体チップのアライメント操作、仮圧着操作、本圧着操作は、いずれも同一の加熱加圧ヘッドを用いて行われている。
【0003】
しかし、熱硬化性接着剤を用いた半導体チップの実装方法では、半導体チップ実装後の硬化した熱硬化性接着剤中に気泡が混入している場合があり、その場合には、その後のリフロー処理、ヒートショック、高温高湿エージング試験時に熱硬化性樹脂が気泡の存在部位から剥離し、導通不良が生じやすくなるという問題がある。気泡の混入原因としては、熱硬化性接着剤に含まれている揮発性成分の揮発や、熱硬化性接着剤の塗布時における空気の巻き込み、回路基板中に含まれている水分の揮発等が挙げられるが、中でも、熱硬化性接着剤の塗布時の空気の巻き込みの影響が大きい。特に、熱硬化性接着剤としてACPやNCP等の液状接着剤を使用する場合には、その粘度が低いために一旦巻き込まれた空気が押し出されにくいので、熱硬化性接着剤中に気泡が残りやすい。
【0004】
熱硬化性接着剤中の気泡を除去する方法としては、加熱加圧処理を2段階で行う、あるいは加熱速度を遅くする等の加熱加圧条件のプロファイル制御が検討されているが、十分な効果が得られるには至っていない。特に、タクトタイムが短縮できないという問題もある。
【0005】
そこで、半導体チップの仮圧着操作及び本圧着操作を、それぞれ別の加熱加圧ヘッドで行うことによりタクトタイムを短縮すると共に、接着剤中への気泡の混入を防止するために、半導体チップを回路基板にアラインメントする前に、予め熱硬化性接着剤をその反応率が1〜20%となるように予備加熱しておき、その予備加熱後に回路基板に対して半導体チップをアライメントして仮圧着し、その後に本熱圧着することが提案されている(特開2001−68508号公報)。
【0006】
【発明が解決しようとする課題】
しかしながら、半導体チップを回路基板にアラインメントする前に、予め熱硬化性接着剤をその反応率が1〜20%となるように予備加熱した場合、予備加熱環境下で、熱硬化性接着剤の表面が半導体チップで覆われずに露出しているので、予備加熱中にゴミや異物が表面に付着する可能性が増大し、付着した場合には、本圧着後に導通不良や絶縁不良が生じやすく、接続信頼性が低下することが懸念される。
【0007】
本発明は、熱硬化性接着剤を用いて回路基板に半導体チップが接続された構造を有する半導体装置を製造する際に、硬化後の熱硬化性接着剤層中に気泡が含まれないようにすると共に、熱硬化性接着剤層の表面にゴミや異物の付着を極力防止して、良好な接続信頼性を得られるようにすることを目的とする。
【0008】
【課題を解決するための手段】
本発明者は、熱硬化性接着剤を回路基板に貼付あるいは塗布し、半導体チップを回路基板に仮圧着した後、半導体チップへの押圧を開放した状態で所定の範囲内の反応率となるまで加熱により予備硬化させ、その後で半導体チップを押圧しながら加熱して本硬化させることにより、上述の目的を達成できることを見出し、本発明を完成させるに至った。
【0009】
即ち、本発明は、熱硬化性接着剤を介して回路基板に半導体チップが接続された構造を有する半導体装置の製造方法において、以下の工程(a)〜(d):
(a)回路基板上にビスフェノールA型液状エポキシ樹脂を主成分とする熱硬化性接着剤層を形成する工程;
(b)該熱硬化性接着剤層に対して半導体チップを押圧することにより仮圧着する工程;
(c)半導体チップに対する押圧を開放し、該熱硬化性接着剤層をその反応率が30〜50%となるように加熱により予備硬化させる工程; 及び
(d)半導体チップを押圧しながら、該熱硬化性接着剤層をその反応率が50%を超えるように加熱により本硬化させ、半導体チップを回路基板に接続する工程
を有することを特徴とする製造方法を提供する。
【0010】
また、本発明においては、熱硬化性接着剤が充填されるシリンジの先端に吐出ノズルを備えた構造のエアー圧送式ディスペンサーであって、該シリンジの温度を制御するための温度制御装置を備えているエアー圧送式ディスペンサーを、上述の半導体装置の製造方法における工程(a)の熱硬化性接着剤層の形成工程に好ましく適用することができる。
【0011】
【発明の実施の形態】
以下、工程(a)〜(d)を有する本発明の半導体の製造方法について、図1を参照しつつ工程毎に詳細に説明する。なお、各図中、同一符号は同一又は同等の構成要素を表している。
【0012】
工程(a)
まず、支持基板1上に配線パターン(図示せず)の接続端子2が形成された回路基板3上に、熱硬化性接着剤層4を形成する(図1(a))。
【0013】
熱硬化性接着剤層4は、半導体チップの実装のために従来より使用されている種々の熱硬化性の絶縁性接着剤、導電性接着剤、あるいは異方導電性接着剤等から形成することができるが、作業環境や設備の点から、溶剤を含有しない樹脂を使用することが好ましい。
【0014】
熱硬化性樹脂の例としては、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、テトラブロモビスフェノールA型エポキシ樹脂等の一般的なエポキシ樹脂と、マイクロカプセル封入アミン、BF・アミン錯体、アミンイミド化合物、ジシアンジアミド、ジカルボン酸ジヒドラジドイミダゾール系等の潜在性硬化剤、さらに必要に応じて適宜配合する硬化促進剤、難燃剤、充填剤等からなるものを挙げることができる。但し、本願発明では、少なくともビスフェノールA型液状エポキシ樹脂の使用が必須である。
【0015】
熱硬化性接着剤層4の形成方法には特に制限はなく、例えばACF、NCF等の貼付、ACP、NCP等の塗布により形成できる。本発明においては、低粘度の熱硬化性接着剤を塗布することにより、塗布時に熱硬化性接着剤に気泡が巻き込まれても、後述する工程(d)の本硬化工程の加熱加圧により熱硬化性接着剤層4中の気泡を排除できる。従って、熱硬化性接着剤層4の形成には粘度(25℃)が100万mPa・s以下、好ましくは10万〜50万mPa・sの任意の粘度のACP、NCP等も使用することができる。この場合、図2(a)に示す、熱硬化性接着剤21が充填されるステンレス等からなるシリンジ22の先端に、ニードルノズル等の吐出ノズル23を備えた構造のエアー圧送式ディスペンサー24を使用することができる。
【0016】
なお、このようなエアー圧送式ディスペンサー24を連続使用すると、シリンジ22内の空気の圧縮膨張により熱硬化性接着剤21の温度が変化し、吐出量が不安定になるという問題がある。また、熱硬化性接着剤21には、本硬化後のフィレット形状を改善し且つ硬化後の熱硬化性接着剤の耐衝撃性を改善する目的でシリカなどの無機フィラーを数十%まで添加することがしばしば行われているが、その場合には、吐出ノズル23であるニードルノズルに目詰まりが発生するという問題がある。
【0017】
そこで、本発明においては、エアー圧送式ディスペンサーとして、該シリンジの温度を制御するための温度制御装置を備えているものを使用することが好ましい。そのような温度制御装置としては、公知の温度制御手段を採用することができる。例えば、図2(b)に示すような温調ジャケット25をシリンジ22の周囲に設け、シリンジ22とジャケット25との間に、水などの加熱媒体又は冷却媒体wを通液するものなどが挙げられる。
【0018】
また、ノズルの目詰まりを抑制するために、図2(b)に示すような、先端に向かって径が小さくなるテーパー形状の吐出ノズル23を使用することが好ましい。
【0019】
工程(b)
次に、熱硬化性接着剤層4に対して半導体チップ5を、通常の加熱加圧ヘッド(図示せず)で押圧することにより仮圧着する(図1(b))。この工程に要する時間は、通常10秒以内である。また、半導体チップ5としては、通常、回路基板3の接続端子2に対向する部分にバンプが形成されているものを好ましく使用することができる。
【0020】
本工程において、加熱加圧ヘッドから半導体チップ5を加熱しないことが好ましい。また、回路基板3は、加熱が可能なスーテジ上に必要に応じてバキュームチャック等により仮固定しておくことが好ましい。ここで、ステージを加熱しておく必要はないが、タクトタイムを短縮するために、後述する工程(c)の予備硬化工程におけるステージ温度と略同一温度に加熱しておいてもよい。
【0021】
また、押圧の大きさとしては、熱硬化性接着剤層4を構成する接着剤の組成等に応じて適宜設定することができる。例えば、0.1〜1N/bumpという押圧を例示することができる。
【0022】
工程(c)
次に、半導体チップ5に対する押圧を開放し、熱硬化性接着剤層4をその反応率が30〜50%となるように加熱により予備硬化させる(図1(c))。従って、予備硬化に先立って、半導体チップ5で熱硬化性接着剤層4の接続部位が覆われるので、熱硬化性接着剤層4の表面にゴミや異物が付着することを大きく抑制することができる。
【0023】
ここで、半導体チップ5に対して「押圧を開放して」予備加熱できるので、専用の治具や設備が必要なく、生産性が優れたものとなる。
【0024】
また、熱硬化性接着剤層4を「その反応率が30〜50%となるように」予備硬化させる理由は、反応率が30%未満であると、後述する工程(d)の本硬化の際に熱硬化性接着剤層4中にボイドが残り易く、エージングテストの際の導通特性が大きく悪化する傾向があり、一方、反応率が50%を超えると、半導体チップを押し込み難くなり、良好な本硬化が困難になるためである。
【0025】
熱硬化性接着剤層4の反応率は、DSC(示差走査熱量計)による反応熱量の測定から、次のように算出される。
【0026】
【数1】
R(%)=(1−B/A)×100
【0027】
(式中、R:DSC反応率
A:予備加熱前の試料の発熱量
B:予備加熱後の試料の発熱量)
【0028】
予備硬化の方法としては、加熱オーブンに投入する方法や回路基板が載置されたステージ自体を加熱する方法等を挙げることができる。
【0029】
予備硬化条件としては、熱硬化性接着剤層4の反応率が30〜50%となるような条件であり、熱硬化性接着剤層4を構成する接着剤の組成等に応じて加熱温度や加熱時間等の条件を適宜設定することができる。例えば、熱硬化性接着剤がエポキシ樹脂と潜在性硬化剤とからなる場合には、70〜90℃で5〜15分の加熱という条件を例示できる。
【0030】
工程(d)
次に、通常の加熱加圧ヘッド(図示せず)で半導体チップ5を押圧しながら、熱硬化性接着剤層4をその反応率が50%を超えるように加熱により本硬化させる(図1(d))。これにより、半導体チップ5が回路基板3に接続された構造の半導体装置が得られる。
【0031】
本硬化は、通常の加熱加圧ヘッドにより、半導体チップ5を、例えば、0.1〜1N/bumpという押圧の下、190〜230℃で5〜10秒間加熱加圧することにより行うことができる。この場合、回路基板3が載置されているステージを必要に応じて加熱してもよい。
【0032】
本発明は、図1に示したように、回路基板3の接続端子2を含む接続部位全面に熱硬化性接着剤層4を形成し、その上から半導体チップ5のバンプをアライメントする場合の他に、バンプが形成された回路基板上に熱硬化性接着剤層を形成し、その上からバンプレス半導体チップの接続バッドをアライメントする場合や、半導体チップと回路基板との接続をバンプレスにて異方性導電接着剤を用いて接続する場合等にも適用することができる。
【0033】
【実施例】
以下、本発明を実施例に基づいて具体的に説明する。
【0034】
実施例1〜4及び比較例1〜11
熱硬化性接着剤として表1の成分を均一に混合したNCPを調製した。得られたNCPの初期粘度(80℃)は450mPa・sであった。
【0035】
【表1】
Figure 0003750606
【0036】
得られたNCPを、内径0.3mmのニードルノズルを備え、100〜500kPaの吐出圧で内容物を吐出可能なエアー圧送式ディスペンサー(Σ−MX9000SM、武蔵エンジニアリング社製)の10ml容量のシリンジ(PSY−10E)に充填し、2層フレキシブル回路基板(ポリイミドベース20μm、Cuパターン12μm、表面Ni−Auメッキ)の接続端子を含む接続部位に塗布した。
【0037】
次に、この2層フレキシブル回路基板を特段に加熱されていないステージ又は80℃に加熱されたステージ上に仮固定し、その2層フレキシブル回路基板に対し、ICチップ(6mm□、0.4mm厚み、端子ピッチ85μm、Auメッキバンプ(60μm□、20μm高さ、272個))を、特段に加熱していない加圧ヘッドでアラインメントし、0.3N/バンプの推力で3秒間押圧することにより仮圧着した。
【0038】
次に、加圧ヘッドをICチップから引き離し、ICチップが仮圧着されている2層フレキシブル回路基板をオーブンに投入し、表2に示す予備硬化条件で予備硬化した。予備硬化後のNCPの反応率を、DSCの反応熱量から算出した。得られた結果を表2示す。
【0039】
次に、ステージの温度を100℃とし、加熱加圧ヘッドでICチップを230℃で、0.6N/バンプの推力で5秒間押圧することにより本硬化させ、半導体装置を得た。
【0040】
評価
(1)気泡(ボイド)の有無
本硬化直後の半導体装置の熱硬化性接着剤層における気泡の有無を、回路基板の裏面から光学顕微鏡により観察した。気泡が全面にわたって観察されたものを×、部分的に観察されたものを△、 観察されたなかったものを○と評価した。結果を表2に示す。
(2)初期導通試験
本硬化直後の半導体装置のICチップのチェーン抵抗を測定し、導通が正常であったものを○、導通不良であったものを×と評価した。結果を表2に示す。
(3)エージング後導通試験
半導体装置をPCT(110℃、85%RH、100時間)によりエージングし、エージング後のチェーン抵抗を測定し、導通が正常なものを○、導通不良が発生していたものを×と評価した。結果を表2に示す。
【0041】
【表2】
Figure 0003750606
【0042】
表2の実施例1−2、比較例1−7から分かるように、ICチップを仮圧着した後、熱硬化性接着剤層に対して反応率が30〜50%となるように予備硬化を行うと、本硬化後に硬化した熱硬化性接着剤層に気泡が巻き込まれることがなく、しかも初期、エージング後のそれぞれの導通特性が良好であった。また、実施例3−4、比較例7−11から分かるように、ICチップを仮圧着する際のステージ温度を予備硬化温度と同じにしておくと、同じ反応率を得るのに要する予備硬化時間を短縮することができることがわかる。また、ICチップを仮圧着してから予備硬化するので、予備硬化の際に熱硬化性接着剤表面にゴミや異物が付着する可能性を大きく低減することができ、従って、初期並びにPCTエージング後の導通信頼性を低下させないことがわかる。
【0043】
実施例5
本実施例では、実施例1で使用したエアー圧送式ディスペンサーに、図2(b)に示した温調ジャケットを設置した場合の温度制御効果並びに吐出ノズル形状の影響を調べるための以下の実験例1〜13を行った。なお、使用した、熱硬化性接着剤としては、実施例1で使用した熱硬化性接着剤のアエロジルRY200の使用量を3重量部から、5重量部(接着剤A)、2重量部(接着剤B)、7重量部(接着剤C)、1重量部(接着剤D)又は10重量部(接着剤E)としたものを使用した。
【0044】
これらの接着剤をそれぞれ、テーパ型ノズル又はニードル型ノズルを備えたエアー圧送式ディスペンサーのシリンジに充填し、実施例1と同様に回路基板上に表3に示すシリンジ温度で吐出させ、更に、ICチップの仮圧着、予備硬化、本硬化を行うことにより半導体装置を作製した。
【0045】
(評価)
(a)シリンジ内熱硬化性接着剤の粘度
シリンジ温度における接着剤の粘度(mPa・s)を回転温度計(回転数2.5r/min)で測定した。得られた結果を表3に示す。
(b)エアー圧送式ディスペンサーの吐出安定性
エアー圧送式ディスペンサーから、熱硬化性接着剤の1000ショット吐出を行ったときの吐出量のバラツキを評価した。ここで、バラツキが10%未満の場合を○、10%以上の場合を×と評価した。得られた結果を表3に示す。
(c)圧着品外観
実施例1と同様に仮圧着、予備硬化、本硬化を行うことにより得られた半導体装置の本硬化後のチップ周辺のフィレット形状を目視にて評価した。フィレット形状が良好な場合を○、不良な場合を×と評価した。得られた結果を表3に示す。
(d)接続信頼性
得られた半導体装置をPCT(120℃、100%RH、50時間)によりエージングし、エージング後の接続抵抗評価を行った。OPEN発生がない場合を○、OPEN発生がある場合を×と評価した。得られた結果を表3に示す。
【0046】
【表3】
Figure 0003750606
【0047】
表3の結果から、エアー圧送式ディスペンサーに温調ジャケットを設置し、シリンジ温度を25〜50℃に設定することにより、熱硬化性接着剤を安定的に吐出させ得ることが分かる。
【0048】
【発明の効果】
本発明によれば、熱硬化性接着剤を介して回路基板に半導体チップが接続された構造を有する半導体装置を製造する際に、硬化後の熱硬化性接着剤層中に気泡が含まれないようにすると共に、熱硬化性接着剤層の表面にゴミや異物の付着を極力防止して、良好な接続信頼性を得られるようにすることを目的とする。
【図面の簡単な説明】
【図1】 本発明の半導体装置の製造方法の工程説明図である。
【図2】 エアー圧送式ディスペンサーの概略断面図である。
【符号の説明】
1 支持基板、2 接続端子、3 回路基板、4 熱硬化性接着剤層、5 半導体チップ、21 熱硬化性接着剤、22 シリンジ、23 吐出ノズル、24エアー圧送式ディスペンサー、25 温調ジャケット

Claims (4)

  1. 熱硬化性接着剤を介して回路基板に半導体チップが接続された構造を有する半導体装置の製造方法において、以下の工程(a)〜(d):
    (a)回路基板上にビスフェノールA型液状エポキシ樹脂を主成分とする熱硬化性接着剤層を形成する工程;
    (b)該熱硬化性接着剤層に対して半導体チップを押圧することにより仮圧着する工程;
    (c)半導体チップに対する押圧を開放し、該熱硬化性接着剤層をその反応率が30〜50%となるように加熱により予備硬化させる工程; 及び
    (d)半導体チップを押圧しながら、該熱硬化性接着剤層をその反応率が50%を超えるように加熱により本硬化させ、半導体チップを回路基板に接続する工程
    を有することを特徴とする製造方法。
  2. 熱硬化性接着剤が、更に潜在性硬化剤を含有する請求項1記載の製造方法。
  3. 工程(a)において、熱硬化性接着剤を、シリンジの先端に吐出ノズルを備えた構造のエアー圧送式ディスペンサーの当該シリンジに充填し、該ディスペンサーから熱硬化性接着剤を回路基板上に塗工することにより該熱硬化性接着剤層が形成される請求項1記載の製造方法。
  4. 該シリンジが所定の温度に制御されている請求項3記載の製造方法。
JP2002004287A 2002-01-11 2002-01-11 半導体装置の製造方法 Expired - Lifetime JP3750606B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002004287A JP3750606B2 (ja) 2002-01-11 2002-01-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002004287A JP3750606B2 (ja) 2002-01-11 2002-01-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003209138A JP2003209138A (ja) 2003-07-25
JP3750606B2 true JP3750606B2 (ja) 2006-03-01

Family

ID=27643651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002004287A Expired - Lifetime JP3750606B2 (ja) 2002-01-11 2002-01-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3750606B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050846B1 (ko) * 2004-10-27 2011-07-21 삼성테크윈 주식회사 카메라 모듈의 제조 방법
JP2008209961A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 電子装置の製造方法、電子装置が実装された電子機器の製造方法、および、電子装置が装着された物品の製造方法
JP5596468B2 (ja) * 2010-08-20 2014-09-24 積水化学工業株式会社 半導体素子の接合方法
JP2020150117A (ja) * 2019-03-13 2020-09-17 株式会社リコー 電子装置、および電子装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09239976A (ja) * 1996-03-05 1997-09-16 Ricoh Co Ltd インクジェットヘッドの接着剤塗布装置
JP3376861B2 (ja) * 1997-07-08 2003-02-10 松下電器産業株式会社 バンプ付きワークの実装方法
JP3402267B2 (ja) * 1999-06-23 2003-05-06 ソニーケミカル株式会社 電子素子の実装方法
JP3402280B2 (ja) * 1999-09-20 2003-05-06 ソニーケミカル株式会社 接続方法
JP3731863B2 (ja) * 2000-03-17 2006-01-05 Tdk株式会社 液体材料吐出装置、液体材料の吐出体積の制御方法、および当該方法を用いた電子部品製造方法
JP3711842B2 (ja) * 2000-06-01 2005-11-02 ソニーケミカル株式会社 異方性導電接続材料及び接続構造体

Also Published As

Publication number Publication date
JP2003209138A (ja) 2003-07-25

Similar Documents

Publication Publication Date Title
JP3665579B2 (ja) 電気装置製造方法
JP3402267B2 (ja) 電子素子の実装方法
US6590287B2 (en) Packaging method and packaging structures of semiconductor devices
US20010000929A1 (en) Flip chip with integrated flux and underfill
EP0878839A1 (en) Semiconductor unit package and semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging
JP3092587B2 (ja) 半導体装置の製造方法
WO1996042107A1 (en) Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JP2003282636A (ja) 接続構造体の製造方法
JP4179312B2 (ja) 半導体装置の実装方法、半導体装置
JP2002026070A (ja) 半導体装置およびその製造方法
JP2001332583A (ja) 半導体チップの実装方法
JP2004179552A (ja) 半導体装置の実装構造、実装方法およびリワーク方法
JP2002343829A (ja) 半導体装置の実装方法
JP3750606B2 (ja) 半導体装置の製造方法
JP3735059B2 (ja) 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP4802987B2 (ja) 接着フィルム
JP3376968B2 (ja) 実装方法
JP4083601B2 (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP2012004603A (ja) 半導体装置の実装構造、半導体装置の実装方法及び基板
JP4415920B2 (ja) 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
JP2004153113A (ja) 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物
JP2003231876A (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP3148008B2 (ja) 導電性接着剤を用いた基板とチップの接続方法
JP2004244486A (ja) 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3750606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term