JP2019169559A - 微細配線層付きコアレス基板、半導体パッケージおよび半導体装置、並びに微細配線層付きコアレス基板および半導体パッケージの製造方法 - Google Patents

Abstract

【課題】微細配線層とコアレス基板との間のはんだバンプの亀裂や電極パッドおよび絶縁層の剥離の発生を抑制することができる微細配線層付きコアレス基板、半導体パッケージおよび半導体装置並びに微細配線層付きコアレス基板および半導体パッケージの製造方法を提供する。【解決手段】キャリア基材上に剥離層、密着層および銅箔層が形成され、銅箔層上に第一パッド、パターン配線および絶縁樹脂を有し、ビルドアップ配線層が数層積層されているキャリア基材付き微細配線層と、コアレス基板保持用キャリア基材上に配置されたコアレス基板をキャリア基材付き微細配線層の第二パッドとコアレス基板のパッドを、突起電極を介して接合し、その後、キャリア基材を剥離層の位置でキャリア基材付き微細配線層から剥離し、第一パッドを露出させる。【選択図】図１

Description

本発明は、微細配線層付きコアレス基板、半導体パッケージおよび半導体装置並びに微細配線層付きコアレス基板および半導体パッケージの製造方法に関する。

半導体チップとマザーボード間の電気的接続のために半導体パッケージ基板が使用されている。また、半導体パッケージ基板には半導体チップと半導体パッケージが実装されるプリント配線板との熱膨張係数の相違の橋渡しを行い、システムの実装の接合信頼性を高める役割もある。このような役割から半導体パッケージ基板は、インターポーザ基板などと呼ばれる。
また、半導体パッケージ基板は、基板内の配線幅、ピッチを各層で変化させることで、半導体チップ、マザーボード相互の線幅、ピッチに変換し電気的接続を得ている。

一方、半導体パッケージ基板と半導体チップの接続・実装方式は使用する状況により様々あるが半導体チップと半導体パッケージ基板をはんだや金等の金属接合で接続するフリップチップ接続・実装が多用されている。フリップチップ接続は半導体チップの端子面を基板側の端子面に配置することにより多くの端子を半導体パッケージ基板と接続できるため、高性能の半導体パッケージに多く用いられている。

また、近年では高性能なシステムを短期間で開発するために従来のSoC(System on a Chip)だけでなく、1つのパッケージ上で大規模なシステムを構築するSiP(System in Package)が用いられている。例えば、CPU・GPUと大容量メモリ等の複数の半導体チップを1つのパッケージ基板上に隣同士に配置する場合やチップ同士をスタックし、3次元に配置する形態もある。

また、２次元および３次元の少なくとも一方に複数の半導体チップを配置する形態においては、半導体パッケージ基板には数μｍ幅の微細配線や数十μｍピッチのマイクロバンプの形成が求められている。これらの狭いバンプピッチの実装を実現するために、コア部に寸法安定性が高い材料を用いたインターポーザも提案されている。例えば、基板のコア部が半導体チップと材料が同じであるシリコンインターポーザや高い絶縁性を有し、半導体チップと線膨張係数が近いガラスインターポーザなどが提案されている。（参考文献１）

しかしながら、シリコンインターポーザにおいては半導体前工程用の設備を使用して製作するため、１枚のウエハから作製できるインターポーザに制限があることや製造設備も高価であるため、インターポーザのコストも高価となる。一方、ガラスインターポーザにおいても、コア部の貫通ビアの形成に専用の製造設備を要するため、同様に製造コストが高価となる。また、伝送特性においてもコア部の貫通ビア近辺での信号の劣化が問題となっている。これらの課題の解決策として、キャリア基材上に微細配線層を形成し、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板などと電極パッドを介して接合した後に、キャリア基材を除去し、半導体パッケージ基板上に微細配線層が形成される方式が考えられる。この方式では、コア部を有しないため、コア部での伝送特性の劣化を抑制することができる。また、剛直なキャリア基材上に微細配線層を形成するため、高精度で微細配線の形成、積層が可能となる。

一方、ＦＣＢＧＡ用配線基板のコア部の貫通ビア近辺での信号の劣化も懸念されている。その解決策としてコア部を有しない、いわゆるコアレス基板が提案されている。コアレス基板は貫通ビア付近でのインピーダンス不整合を抑制できるため、半導体パッケージ基板内での信号の劣化の改善が期待できる。そのため、コアレス基板上に上記微細配線層が形成できれば、微細配線層付きコアレス基板内の信号の劣化はより改善することが見込まれる。しかしながら、コアレス基板にキャリア基材付き微細配線層を実装する工程でのリフロー炉での加熱により、コアレス基板およびキャリア基材付き微細配線層に反りが発生する。そして、半導体パッケージ基板間の隣接するはんだ同士が離れ、接続のオープン不良が生じたり、逆にはんだが一体化することにより接続がショートの状態となる等の不具合が発生し、適切にはんだ接合ができない問題が生じるおそれがある。特にコアレス基板は絶縁樹脂層と金属配線層の積層体であるため、加熱時の基板の反り量はコア基材を有する半導体パッケージ基板よりも大きくなる。そのため、上記の接続不良が多発する。さらに、はんだ接合後の冷却時にキャリア基材付き微細配線層とコアレス基板の線膨張係数（ＣＴＥ）の差の影響でコアレス基板全体が反り、はんだバンプに応力が発生し、はんだバンプに亀裂が生じるおそれもある。これらの影響により、製造の歩留まりやはんだ接合部の信頼性を十分に確保できないことが懸念される。

また、キャリア基材付き微細配線層は、キャリア基材除去後には微細配線層上の半導体チップ搭載面に複数の半導体チップを搭載するため、キャリア基材付き微細配線層の面積は半導体チップよりも広くなる。そのため、従来の半導体チップを実装する場合よりも、キャリア基板端部の反りおよびはんだバンプに発生する応力が増大するため、上記のはんだ接合のオープン不良や、隣接するはんだの一体化による接続のショート状態、およびはんだバンプの亀裂が生じやすくなる。よって、半導体パッケージの接続信頼性の低下を及ぼすおそれがある。

また、コアレス基板にキャリア基材付き微細配線層を実装する際と同様に、微細配線層付きコアレス基板と半導体チップをはんだ接合するためにリフロー炉にて加熱する。この時にも微細配線層付きコアレス基板に反りが発生し、半導体チップと微細配線層間の隣接するはんだ同士が離れ、接続のオープン不良が生じたり、逆にはんだが一体化することにより接続がショートの状態となる等の不具合が発生し、適切にはんだ接合ができない問題が生じるおそれがある。さらに、はんだ接合後の冷却時に微細配線層付きコアレス基板と半導体チップの線膨張係数（ＣＴＥ）の差の影響で半導体パッケージ全体が反り、はんだバンプに応力が発生し、はんだバンプに亀裂が生じるおそれもある。これらの影響により、製造の歩留まりやはんだ接合部の信頼性を十分に確保できないことが懸念される。これらの背景から、コアレス基板と微細配線層間および半導体チップと微細配線層間のはんだバンプの亀裂や電極パッドの剥離を防止し、配線の接続信頼性を確保することが必要となっている。

特開２００２−２８０４９０号公報

本発明は、以上の事情の下になされ、微細配線層とコアレス基板との間並びに半導体チップと微細配線層付きコアレス基板のはんだバンプのオープンやショートの発生を抑制することができる微細配線層付きコアレス基板、半導体パッケージおよび半導体装置並びに微細配線層付きコアレス基板および半導体パッケージの製造方法を提供することを目的とする。

本発明の一態様による微細配線層付きコアレス基板は、コア部がなく、ビルドアップ配線層からなるコアレス基板と、ビルドアップ配線層からなる微細配線層とを備え、前期微細配線層の配線パターン幅は上記コアレス基板の配線パターン幅よりも小さく、上記コアレス基板と上記微細配線層とは突起電極を介して電気的に接合されると共に、上記コアレス基板および上記微細配線層間の隙間に絶縁性の接着部材が充填され、上記微細配線層は、上記コアレス基板とは逆側の面にパッドを有することを特徴とする。

また、本発明の一態様による半導体パッケージは、上記発明の一態様による微細配線層付きコアレス基板と、上記電極パッドを介して、上記微細配線層付きコアレス基板と接続している半導体素子と、上記微細配線層付きコアレス基板と上記半導体素子との間に挿入された接着部材を含むことを特徴とする。
また、本発明の一態様による半導体装置は、上記発明の一態様による半導体パッケージと、上記半導体パッケージの電極パッドを介して、上記半導体パッケージと接続されているプリント配線板を有することを特徴とする。

また、本発明の一態様による微細配線層付きコアレス基板の製造方法は、キャリア基材上に剥離層を形成し、当該剥離層上に密着層を形成し、当該密着層上に銅箔層を形成し、銅箔層上に第一パッドおよびパターン配線形成し、絶縁樹脂を積層した微細配線層を形成し、当該微細配線層の上記剥離層とは逆側に第二パッドを形成してキャリア基材付き微細配線層を作製する工程と、上記キャリア基材付き微細配線層の上記第二パッド上に突起電極を形成する工程と、コアレス基板保持用キャリア基材上に剥離層を形成し、当該剥離層上に密着層を形成し、当該密着層上に上記コアレス基板を配置する工程と、上記キャリア基材付き微細配線層の第二パッドと上記コアレス基板のパッドを上記突起電極を介して接合する工程と、上記キャリア基材付き微細配線層と上記コアレス基板との隙間に絶縁性の接着部材を充填する工程と、上記キャリア基材を上記剥離層の位置でキャリア基材付き微細配線層から剥離し、上記第一パッドを微細配線層付きコアレス基板の上記第一パッドとして露出させる工程と、を備えることを特徴とする。

さらに、また、本発明の一態様による半導体パッケージの製造方法は、上記本発明の一態様による微細配線層付きコアレス基板の第一パッド上に突起電極を形成する工程と、
上記微細配線層付きコアレス基板の第一パッドと上記半導体素子のパッドを上記突起電極を介して接合する工程と、上記微細配線層付きコアレス基板と上記半導体素子との隙間に絶縁性の接着部材を充填する工程と、上記コアレス基板保持用キャリア基材を上記剥離層の位置で微細配線層付きコアレス基板から剥離し、微細配線層付きコアレス基板の第三パッドとして露出させる工程と、を備えることを特徴とする。

本発明の一態様によると、コアレス基板をコアレス基板保持用キャリア基材上に形成することにより、キャリア基材付き微細配線層のコアレス基板への実装工程および半導体チップの微細配線層付きコアレス基板への実装工程において、冷却時のはんだバンプ部や電極パッドと絶縁樹脂界面に発生する応力が低減されるため、はんだバンプの亀裂や電極パッドおよび絶縁層の剥離の発生を抑制できる。

本発明の一実施形態に係る半導体パッケージの構造を示す断面図である。 本発明の一実施形態に係るキャリア基材付き微細配線層の構造を示す断面図である。 本発明の一実施形態に係る微細配線層付きコアレス基板の構造を示す断面図である。 本発明の一実施形態に係る半導体装置の構造を示す断面図である。 本発明の一実施形態に係るキャリア基材付き微細配線層の製造工程を示す断面図である。 本発明の一実施形態に係るキャリア基材付き微細配線層の製造工程を示す断面図である。 本発明の一実施形態に係るキャリア基材付き微細配線層の製造工程を示す断面図である。 本発明の一実施形態に係る微細配線層付きコアレス基板の製造工程を示す断面図である。 本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図である。 本発明の一実施形態に係る半導体パッケージの製造工程を示す断面図である。 本発明の変形例に係る微細配線層付きコアレス基板の構造を示す断面図である。

以下、図面を参照しながら本発明の実施形態について説明する。
ここで、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることがある。また、以下に示す実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造等が下記のものに特定されるものではない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

図１は本発明の一実施形態による半導体パッケージの構造を示す断面図である。図１に示すように、半導体パッケージ３１は、本発明の一実施形態による微細配線層付きコアレス基板１００（詳細は後述）と、微細配線層付きコアレス基板１００の電極パッドを介して、微細配線層付きコアレス基板１００と接続されている半導体チップ１７と、微細配線層付きコアレス基板１００と半導体チップ１７との間に挿入されたアンダーフィル９ｂとを有している。

微細配線層付きコアレス基板１００に設けられたコアレス基板１０１は、コア部がなく、配線パターン１および、絶縁樹脂２を積層したビルドアップ配線層２６で形成されている。
ビルドアップ配線層２６は、公知であるビルドアップ工法により形成され、絶縁樹脂２と配線パターン１とを有する。絶縁樹脂２の形成材料には、例えばエポキシ系、ポリイミド系樹脂が用いられ、樹脂にフィラーを添加した材料も用いることができる。また、配線パターン１の形成材料には、例えば銅を用いることができる。なお、ビルドアップ配線層２６の各層の配線パターン１はビア３により相互に電気的に接続されている。

最上層の配線パターン１には電気信号を外部との間で入出力するための電極パッド４が接続され、最下層の配線パターン１には電気信号を外部との間で入出力するための電極パッド７が接続されている。また、ビルドアップ配線層２６の最表面には、ソルダーレジスト５が形成されている。ソルダーレジスト５は、電極パッド４上を開口するように形成する。なお、ソルダーレジスト５の形成材料は例えば、感光性エポキシ樹脂や樹脂にフィラーを添加した材料を用いることができる。また、公知であるコアレス基板の製造方法にはコアレス基板の片方の面のみにソルダーレジスト５が形成されている方法もあり、ソルダーレジスト５の形成方法・形態は特に限定されない。

電極パッド４上には、はんだバンプ６が形成されている。はんだバンプ６は、ソルダーレジスト５を形成した後に、電極パッド４上に印刷法やはんだボール振込み法などを用いて形成される。
コアレス基板１０１の半導体チップ搭載面側にビルドアップ配線層のみで形成された微細配線層２００がはんだバンプ６などを介して金属接合されている。また、コアレス基板１０１と微細配線層２００との隙間はアンダーフィル９ａで埋め固められている。
また、微細配線層２００の半導体チップ搭載面には、半導体チップ（半導体素子の一例）１７がはんだバンプ１０を介して接合されている。半導体チップ１７と微細配線層２００との隙間はアンダーフィル９ｂで埋め固められている。

図２は、本発明の一実施形態によるキャリア基材付き微細配線層の構造を示す断面図である。
図２に示すように、キャリア基材付き微細配線層１０２は、キャリア基材１１と、キャリア基材１１上に形成された剥離層１２と、剥離層１２上に形成された密着層１３と、密着層１３上に形成された銅箔層１４と、銅箔層１４上に形成されたパターン配線および絶縁樹脂２１を積層した微細配線層２００とを有している。なお、微細配線層の配線パターン幅はコアレス基板の配線パターン幅よりも小さい。

微細配線層２００と半導体パッケージ基板１０１との接合を、平坦性を確保した上で行うために、キャリア基材１１上に微細配線層２００が形成されている。キャリア基材付き微細配線層１０２をコアレス基板１０１（図１参照）に実装した後に、キャリア基材付き微細配線層１０２を微細配線層２００とキャリア基材１１に分離するための剥離層１２がキャリア基材１１上に形成されている。

図３は、本発明の一実施による、キャリア基材付き微細配線層が実装された微細配線層付きコアレス基板の構造を示す断面図である。
図３に示すように、微細配線層付きコアレス基板１００は、銅箔層上に形成されたパターン配線および絶縁樹脂を積層した微細配線層２００と、微細配線層２００の電極パッドを介して微細配線層２００と接続しているコアレス基板１０１と、微細配線層２００とコアレス基板１０１との間に挿入されたアンダーフィル９ｂとを有している。また、コアレス基板はコアレス基板保持用キャリア基材上に微細配線層が実装される面の反対の面と接するように配置されている。

コアレス基板において、キャリア基材付き微細配線層１０２の搭載領域上にフラックスを塗布した後、キャリア基材付き微細配線層１０２をコアレス基板１０１上に実装する。その後、微細配線層２００とコアレス基板１０１との隙間にアンダーフィル９ａを挿入する。その後、キャリア基材付き微細配線層からキャリア基材を分離する。これによって、本実施形態による微細配線層付きコアレス基板１００が形成される。

ここで、コアレス基板保持用キャリア基材上にコアレス基板を形成しない場合、実装工程において、加熱時にコアレス基板が反り、キャリア基材付き微細配線層とのはんだ接合が適切に行われず、コアレス基板とキャリア基材付き微細配線層の隣接するはんだ同士が離れ、接続のオープン不良が生じたり、逆にはんだが一体化することにより接続がショートの状態となるおそれがある。さらに、はんだ接合温度から常温に冷却される過程において、キャリア基材付き微細配線層１０２とコアレス基板１０１との線膨張係数（ＣＴＥ）の差により、コアレス基板１０１とキャリア基材付き微細配線層１０２との間に応力が発生する。それにともない、コアレス基板１０１の反りおよびはんだバンプ６への応力が増加し、はんだバンプ６の亀裂や電極パッド４および微細配線層２００の絶縁樹脂の剥離が発生するおそれがある。

一方、コアレス基板保持用キャリア基材上にコアレス基板を形成した場合、実装工程において、加熱時では剛直なキャリア基材にコアレス基板が配置されているため、コアレス基板の反りが抑制できるため、キャリア基材付き微細配線層とのはんだ接合が適切に実施することができる。さらに、キャリア基材付き微細配線層のキャリア基材とコアレス基板のコアレス基板保持用キャリア基材は同じ材質であり、冷却時のキャリア基材付き微細配線層１０２とコアレス基板１０１との線膨張係数（ＣＴＥ）の差がより小さくなるため、半導体パッケージ５１の反りおよびはんだバンプ６への応力が抑制され、はんだバンプ６の亀裂や電極パッド４および微細配線層２００の絶縁樹脂の剥離の発生を抑制できる。

次に、コアレス基板１０１にスティフナ１５を貼り合わせる。なお、スティフナ１５の厚さは特に限定されず、高い剛性が確保できる厚さでよい。スティフナ１５の形成材料には、半導体パッケージ５１の線膨張係数および剛性の関係より選択し、例えば、鉄、銅、銅合金、ステンレス鋼などが用いられる。
スティフナ１５とコアレス基板１０１とを密着させるために例えば、スティフナ１５に接着層１６を塗布し、コアレス基板１０１と密着させ、接着する。なお、接着層１６の形成材料としては、エポキシ系およびアクリル系接着剤などがある。なお、スティフナ１５を形成する工程は、キャリア基材付き微細配線層１０２を実装する前、半導体チップ１７を実装する前およびプリント配線板３２（図４参照）に実装前のどの工程の間でも構わない。

その後、微細配線層付きコアレス基板１０１の半導体チップ１７の搭載面に、はんだボール搭載法などではんだボールを搭載し、リフロー炉にて加熱することにより、微細配線層２００にはんだバンプ１０（図１参照）を形成する。その後、半導体チップ１７を微細配線層付きコアレス基板１００に実装する。

ここで、コアレス基板保持用キャリア基材上にコアレス基板を形成しているため、リフロー炉での加熱の際に微細配線層付きコアレス基板の反りを抑制することができるため、半導体チップ１７とのはんだ接合がはんだのブリッジなどの不具合なく、適切に接合できる。さらに、コアレス基板保持用キャリア基材上に微細配線層付きコアレス基板が形成されているため、冷却時の半導体チップ１７と微細配線層付きコアレス基板１００との線膨張係数（ＣＴＥ）の差は小さくなるため、半導体パッケージ３１の反りおよびはんだバンプ１０への応力が抑制され、はんだバンプ１０の亀裂や接続パッド２０および半導体チップ１７の絶縁樹脂の剥離の発生を抑制できる。

半導体チップ１７と微細配線層２００との隙間にアンダーフィル９ｂを挿入する。その後、コアレス基板保持用キャリア基材と微細配線層付きコアレス基板をキャリア基材付き微細配線層とキャリア基材を分離した方法と同様の方法で剥離する。
その後、微細配線層付きコアレス基板１００のプリント配線板搭載面に、はんだボール搭載法などではんだボールを搭載し、リフロー炉にて加熱することにより、はんだバンプ８（図１参照）を形成する。このようにして、図１に示す半導体パッケージ３１を作製する。
その後、半導体パッケージ３１をプリント配線板３２に実装し、図４に示すように、半導体パッケージ３１と、半導体パッケージ３１の電極パッド７を介して、半導体パッケージ３１と接続されているプリント配線板３２とを有する半導体装置４０を作製する。

以下に本発明の一実施形態による微細配線層付きコアレス基板の製造方法について説明するが、本発明はこれに限定されるわけではない。
＜キャリア基材付き微細配線層の作製＞
キャリア基材付き微細配線層１０２の作製について図５から図７を用いて説明する。キャリア基材１１として、例えばガラス基板を用いる。ガラス基板は平坦性に優れており、微細配線層２００の形成に適している。また、ガラス基板は低線膨張係数であるため、パターンの配置精度に優れており、コアレス基板１０１への実装の際に、微細配線層付きキャリア基材１０２をコアレス基板１０１に精度良く接合することができる。ガラス基板の厚さは作製時のガラス基板の反り発生を抑制する観点から厚いほうが好ましく、例えば０．７ｍｍ以上が好ましい。なお、キャリア基材１１の材料はガラス基板に限定されず、表面が平滑であり、高弾性率で低線膨張係数である材料であれば良く、シリコン基板、メタル基板、セラミックス基板でも良い。

次に、キャリア基材１１上に微細配線層２００を形成する。図５（ａ）に示すように、キャリア基材１１の一方の面に、実装工程にてキャリア基材１１を剥離するための剥離層１２を形成する。剥離層１２は紫外線を透過する厚さに調整しておく。
その後、図５（ａ）に示すように、剥離層上に紫外線で硬化する接着剤を塗布して密着層１３を形成する。
次に、図５（ｂ）に示すように、平坦な定盤１８上に薄い銅箔層１４を敷き、図５（ｃ）に示すように、真空中で密着層１３と銅箔層１４とが接するように配置し、この状態で密着層１３に紫外線を照射し、図６（ａ）に示すように、密着層１３を硬化させ、定盤１８を取り除く。銅箔層１４は、定盤１８の平坦性を保持した状態で硬化されるため、銅箔層１４上に微細なパターンを形成することができる。

次に、図６（ｂ）に示すように、銅箔層１４上にレジストパターン１９をフォトリソグラフィ法などを用いて形成し、銅箔層１４をシード層としてレジストパターン１９に形成された複数の開口部に電解めっきにより半導体チップ１７（図６では不図示）との接続パッド（パターン配線の一部）２０を形成する。キャリア基材１１を剥離し、接続パッド２０を露出したときに、接続パッド２０の表面がＡｕとなるように銅箔層１４側からＡｕ／Ｎｉ／Ｃｕの順にめっきを形成する。これにより接続パッド２０はＡｕ／Ｎｉ／Ｃｕの積層構造を有する。このとき、ＡｕへのＣｕ拡散を防止するため、銅箔層１４とＡｕの間に薄いＮｉを形成してからＡｕ／Ｎｉ／Ｃｕのめっきを行う。その後、図６（ｃ）に示すように、レジストパターン１９を除去する。

次に、図６（ｄ）に示すように、接続パッド２０上にスピンコート法を用いて絶縁樹脂２１を形成する。絶縁樹脂の２１の形成材料には、感光性エポキシ系樹脂が用いられる。絶縁樹脂２１はスピンコート法ではなく、絶縁樹脂フィルムを真空ラミネーターで圧縮加熱により形成してもよい。

次に、図６（ｅ）に示すように、接続パッド２０に貫通ビア２２を形成する。本実施例では絶縁樹脂２１に感光性エポキシ系樹脂が用いられており、絶縁樹脂２１に対して紫外線（ＵＶ）露光および現像を実施することにより、貫通ビア２２を形成する。絶縁樹脂２１に非感光性の樹脂が用いられている場合には、レーザー光照射により絶縁樹脂２１に貫通ビアを形成しても良い。次に、アッシングなどで接続パッド上の残渣などを除去し、無電解めっき法およびスパッタリング法などを用いて電解めっきのシード層（不図示）を形成する。このシード層の形成材料は、無電解めっき法ではＣｕが適しており、スパッタリング法ではＴｉ／ＣｕおよびＣｒ／Ｃｕなどが適している。このシード層は電解めっき後のシード層エッチング工程で配線細りを抑制できるように、厚さが３００ｎｍ以下程度となるように薄く形成することが望ましい。

次に、図６（ｆ）に示すように、シード層上にレジストパターン１９を形成し、レジストパターン１９に形成された開口部に電解銅めっきで微細配線２３を形成する。次に、図６（ｇ）に示すように、レジストパターン１９を除去し、微細配線２３をマスクとして、シード層をエッチングする。図７（ａ）に示すように、以上の微細配線形成工程を積み重ねる配線層数に合わせて工程を繰り返し、微細配線層２００を形成する。

その後、図７（ｂ）に示すように、コアレス基板１０１（図７（ｂ）では不図示）の実装面側の微細配線層２００の最表面に絶縁樹脂層２４を形成する。絶縁樹脂層２４は、感光性エポキシ系樹脂を用いて形成される。次に、図７（ｃ）に示すように、ＵＶ露光および現像を実施し、微細配線２００のパターン配線が露出される開口部２５を絶縁樹脂層２４に形成し、ベークにより絶縁樹脂層２４を硬化する。

露出したパターン配線のＣｕの酸化防止とはんだバンプの濡れ性を良くするため、パターン配線に表面処理を行う。パターン配線の表面にＮｉ／Ｐｄ／Ａｕからなるパッド表面処理層を形成する。なお、パターン配線の表面に、水溶性プレフラックス（Ｏｒｇａｎｉｃ Ｓｏｌｄ ｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ：ＯＳＰ） による表面処理によって有機被を形成しても良い。
次に、図７（ｄ）に示すように、はんだバンプ（突起電極の一例）６をパッド表面処理層上に搭載し、リフローした後、キャリア基材１１を個片化することでキャリア基材付き微細配線層１０２が完成する。

＜コアレス基板の作製＞
次に、コアレス基板の作製について説明する。ビルドアップ配線層の絶縁材料２としてフィラーを添加したエポキシ系樹脂を用い、配線の材料として銅を用いたビルドアップ配線層を６層、および最表面には電極パッド４、７上に開口するようにソルダーレジスト５が形成されたコアレス基板を公知の技術を用いて作製する。また、キャリア基材付き微細配線層との接合面のパッド上に、はんだボール搭載法により、はんだバンプを形成する。このようにしてコアレス基板１０１を作製する。

次に、コアレス基板保持用キャリア基材２７上にコアレス基板１０１を配置する。コアレス基板保持用キャリア基材２７として、例えばガラス基板を用いる。ガラス基板は平坦性に優れており、コアレス基板に平坦性を付与させ、保持するのに適している。また、ガラス基板は半導体チップに用いられるシリコンと近い線膨張係数であるため、半導体チップとの実装工程において、はんだ接合後に接合部に発生する応力を低減することができる。また、コアレス基板保持用キャリア基材とキャリア基材付き微細配線層に用いるキャリア基材の材質は同様であることが好ましい。こうすることにより、キャリア基材付き微細配線層との実装工程において、はんだ接合後に接合部に発生する応力を低減することができる。また、ガラス基板の厚さは作製時のガラス基板の反り発生を抑制する観点から厚いほうが好ましく、例えば０．７ｍｍ以上が好ましい。なお、コアレス基板保持用キャリア基材２７の材料はガラス基板に限定されず、表面が平滑であり、高弾性率で低線膨張係数である材料であれば良く、シリコン基板、メタル基板、セラミックス基板でも良い。

次に、コアレス基板保持用キャリア基材２７の微細配線層形成面とは反対の面に、実装工程にてコアレス基板保持用キャリア基材２７を剥離するための剥離層１２を形成する。剥離層１２は紫外線を透過する厚さに調整しておく。
その後、剥離層上に紫外線で硬化する接着剤を塗布して密着層１３を形成する。
次に、天盤１８上にコアレス基板１０１を配置した後、真空中で密着層１３とコアレス基板１０１とが接するように配置し、この状態で密着層１３に紫外線を照射し、密着層１３を硬化させ、定盤１８を取り除く。コアレス基板１０１は、定盤１８の平坦性を保持した状態で硬化されるため、コアレス基板保持用キャリア基材上に平坦性良く、コアレス基板を配置することができる。また、定盤１８には基板吸着機構を設けることでさらに平坦性よくコアレス基板を配置することができる。

また、その他のコアレス基板の作製方法としては、上記のキャリア基材付き微細配線層の作製方法と同様にコアレス基板保持用キャリア基材上にビルドアップ配線層を積層し、ソルダーレジストを形成して作製してもよい。
また、コア基材にガラスエポキシ基板を用い、配線層として銅を用いたプリント配線板３２を作製する。

次に、キャリア基材付き微細配線層１０２をコアレス基板１０１に実装する実装工程および微細配線層付きコアレス基板１００の製造工程について図３および図８（ａ）から図９（ａ）並びに図１１を用いて説明する。ディスペンサなどを用いて接着剤をスティフナ１５に塗布し、コアレス基板１０１のキャリア基材付き微細配線層１０２の搭載面側に接着剤を当該搭載面に対向させてスティフナ１５を配置する。その後、コアレス基板１０１を加熱し、スティフナ１５に塗布された接着剤を硬化させる。
次に、スティフナ１５が貼付けられたコアレス基板１０１にディスペンサなどを用いてフラックスをキャリア基材付き微細配線層１０２の接続範囲に塗布する。その後、マウンターなどを用いてキャリア基材付き微細配線層１０２の接続端子をコアレス基板１０１の実装領域に配置する。

その後、図８（ａ）に示すように、リフロー炉を用いて、コアレス基板１０１とキャリア基材付き微細配線層１０２をはんだ接合する。
その後、フラックス洗浄機を用いて、コアレス基板１０１に塗布したフラックスを洗浄する。なお、フラックス洗浄液は例えばアルカリ系溶剤が用いられる。
次に、プレベーキングを行った後、プラズマ発生装置を用いてはんだ接合部付近の表面の改質を行う。その後、図８（ｂ）に示すように、ディスペンサを用いて、接合された微細配線層２００とコアレス基板１０１の間にエポキシ樹脂にフィラーを添加したアンダーフィル９ａを挿入し、加熱して硬化する。

次に、微細配線層２００が形成されているキャリア基材１１の面の反対の面（すなわち、微細配線層２００が形成されていない側のキャリア基材の面）からレーザー光を剥離層１２に照射し、図８（ｃ）に示すように、剥離層１２とキャリア基材１１を分離させる。次に、図９（ａ）に示すように、粘着テープなどの粘着性の部材により、剥離層１２および密着層１３を剥離する。具体的には、粘着テープをキャリア基材１１が接着されていた部分に貼り付け、粘着テープを剥がすことにより、剥離層１２、密着層１３を微細配線層２００から除去する。

次に、図３に示すように、銅箔層１４と薄いＮｉをエッチングし、半導体チップ１７と接続する接続パッドを露出させる。これにより、キャリア基材上に微細配線層２００が実装された微細配線層付きコアレス基板１００が形成される。
また、コアレス基板の作製方法として、上記のキャリア基材付き微細配線層の作製方法と同様にコアレス基板保持用キャリア基材上にビルドアップ配線層を積層し、ソルダーレジストを形成して作製した場合には、図１１に示すような、キャリア基材上に微細配線層２００が実装された微細配線層付きコアレス基板１００が形成される。

＜半導体パッケージおよび半導体装置の作製＞
次に、半導体パッケージ３１の製造工程および半導体装置４０の製造工程について図１、図４および図９（ｂ）から図１０を用いて説明する。
微細配線層付きコアレス基板１００が完成した後、図９（ｂ）に示すように、微細配線層付きコアレス基板１００の半導体チップ搭載面に、はんだボール搭載法により、はんだボールを搭載し、リフロー炉にて加熱することにより、はんだバンプ１０を形成する。その後、半導体チップ１７を微細配線層付きコアレス基板１００に実装し、半導体チップ１７と微細配線層付きコアレス基板１００とを電気的に接続する。次に、プレベーキングを行った後、プラズマ発生装置を用いてはんだ接合部付近の表面の改質を行う。その後、図９（ｃ）に示すように、ディスペンサを用いて、接合された半導体チップ１７と微細配線層付きコアレス基板１００との間にエポキシ樹脂にフィラーを添加したアンダーフィル９ｂを挿入し、加熱して硬化する。

次に、コアレス基板１０１が形成されているコアレス基板保持用キャリア基材２７の面の反対の面（すなわち、コアレス基板１０１が形成されていない側のコアレス基板保持用キャリア基材の面）からレーザー光を剥離層１２に照射し、図１０に示すように、剥離層１２とコアレス基板保持用キャリア基材２７を分離させ、粘着テープなどの粘着性の部材により、剥離層１２および密着層１３を剥離する。具体的には、粘着テープをコアレス基板保持用キャリア基材２７が接着されていた部分に貼り付け、粘着テープを剥がすことにより、剥離層１２、密着層１３をコアレス基板１０１から除去する。なお、コアレス基板をキャリア基材付き微細配線層と同様の方法で作製した場合など、ビルドアップ配線層とコアレス基板保持用キャリア基材との界面の構造に応じて、銅箔層１４と薄いＮｉをエッチングし、プリント配線板３２と接続する接続パッドを露出させる。

その後、図１に示すように、微細配線層付きコアレス基板１００のプリント配線板搭載面に、はんだボール搭載法により、はんだボールを搭載し、リフロー炉にて加熱することにより、はんだバンプ８を形成する。このようにして、半導体パッケージ３１を作製することができる。その後、半導体パッケージ３１をプリント配線板３２に実装し、半導体パッケージ３１のコアレス基板１０１とプリント配線板３２とを電気的に接続し、半導体装置４０を作製する（図４参照）。

＜実施例１＞
ここで、キャリア基材付き微細配線層１０２をコアレス基板１０１に実装し、アンダーフィル９ａを挿入後、キャリア基材１１を剥離した。コアレス基板１０１と微細配線層２００と間のはんだバンプ部の断面を観察し、バンプ亀裂および電極パッド剥離の有無の確認を行った。観察の結果、はんだバンプに亀裂および電極パッドの剥離は見られず、配線の接続信頼性が確保されていることを確認した。

さらに、キャリア基材付き微細配線層１０２をコアレス基板１０１に実装し、キャリア基材１１を剥離し、アンダーフィル９ａを挿入後、微細配線層付きコアレス基板１００の半導体チップ搭載面に、はんだバンプ１０を形成し、半導体チップ１７を微細配線層付きコアレス基板１００に実装し、半導体チップ１７と微細配線層付きコアレス基板１００との間にアンダーフィル９ｂを挿入し、加熱して硬化した。その後、コアレス基板保持用キャリア基材を剥離し、微細配線層付きコアレス基板１００上の微細配線層２００と半導体チップ１７との間のはんだバンプ部の断面を観察し、バンプ亀裂および電極パッド剥離の有無の確認を行った。観察の結果、はんだバンプに亀裂および電極パッドの剥離は見られず、配線の接続信頼性が確保されていることを確認した。

＜比較例１＞
一方、コアレス基板保持用キャリア基材上にコアレス基板を形成しない水準の通常のコアレス基板１０１を用意した。キャリア基材付き微細配線層１０２をコアレス基板１０１に実装し、アンダーフィル９ａを挿入した後、キャリア基材１１を剥離した。その後、微細配線層付きコアレス基板１００の半導体チップ搭載面に、はんだバンプ１０を形成し、半導体チップ１７を微細配線層付きコアレス基板１００に実装し、半導体チップ１７と微細配線層付きコアレス基板１００との間にアンダーフィル９ｂを挿入し、加熱して硬化した。

その後、コアレス基板１０１と微細配線層２００と間のはんだバンプ部の断面およびコアレス基板１０１上の微細配線層２００と半導体チップ１７との間のはんだバンプ部の断面を観察し、バンプ亀裂および電極パッド剥離の有無の確認を行った。観察の結果、どちらの断面にも、外周部のはんだバンプに亀裂が発生し、電極パッドに剥離が発生していることを確認した。また、一部のはんだバンプには、実装時の微細配線層付きコアレス基板の反りが原因と考えられるはんだ接合のオープンやショートも発生していた。

比較例１に対して実施例１では、本発明の構造を用いることではんだバンプ部や電極パッドと絶縁樹脂界面に発生する応力を低減させることでバンプの亀裂やパッドの剥離の発生を抑制できることを確認した。さらに、実装工程での微細配線層付きコアレス基板の反りを抑制することで、良好なはんだ接合ができることを確認した。

以上、説明したように、本実施形態によるキャリア基材付き微細配線層、微細配線層付きコアレス基板、半導体パッケージおよび半導体装置によれば、コアレス基板保持用キャリア基材上にコアレス基板を配置することで、キャリア基材付き微細配線層を実装する工程において、加熱時では剛直なキャリア基材にコアレス基板が形成されているため、コアレス基板の反りが抑制でき、キャリア基材付き微細配線層とのはんだ接合が適切に実施することができる。さらに、キャリア基材付き微細配線層のキャリア基材とコアレス基板のコアレス基板保持用キャリア基材は同じ材質であるため、冷却時のキャリア基材付き微細配線層１０２とコアレス基板１０１との線膨張係数（ＣＴＥ）の差がより小さくなるため、微細配線層付きコアレス基板１００の反りおよびはんだバンプ６への応力が抑制され、はんだバンプ６の亀裂や電極パッド４および微細配線層２００の絶縁樹脂の剥離の発生を抑制できる。

また、微細配線層付きコアレス基板に半導体チップを実装する工程においても、コアレス基板保持用キャリア基材上にコアレス基板が形成されているため、加熱の際に微細配線層付きコアレス基板の反りを抑制することができ、半導体チップ１７とのはんだ接合がはんだのブリッジなどの不具合なく、適切に接合できる。さらに、コアレス基板保持用キャリア基材上に微細配線層付きコアレス基板が形成されているため、冷却時の半導体チップ１７とコアレス基板１０１との線膨張係数（ＣＴＥ）の差は小さくなり、半導体パッケージ３１の反りおよびはんだバンプ１０への応力が抑制され、はんだバンプ１０の亀裂や接続パッド２０および半導体チップ１７の絶縁樹脂の剥離の発生を抑制できる。
以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。

１ 配線パターン
２ 絶縁樹脂
３ ビア
４ 電極パッド
５ ソルダーレジスト
６ はんだバンプ
７ 電極パッド
８ はんだバンプ
９ａ，９ｂ アンダーフィル（絶縁性の接着部材）
１０ はんだバンプ
１１ キャリア基材
１２ 剥離層
１３ 密着層
１４ 銅箔層
１５ スティフナ
１６ 接着層
１７ 半導体チップ
１８ 定盤
１９ レジストパターン
２０ 接続パッド（第一パッド）
２１ 絶縁樹脂
２２ 貫通ビア
２３ 微細配線
２４ 絶縁樹脂層
２５ 開口部（第二パッド）
２６ ビルドアップ配線層
２７ コアレス基板保持用キャリア基材
３１ 半導体パッケージ
３２ プリント配線板
４０ 半導体装置
１００ 微細配線層付きコアレス基板
１０１ コアレス基板
１０２ キャリア基材付き微細配線層
２００ 微細配線層

Claims (7)

1. コア部がなく、ビルドアップ配線層からなるコアレス基板と、
   ビルドアップ配線層からなる微細配線層とを備え、
   前記微細配線層の配線パターン幅は前記コアレス基板の配線パターン幅よりも小さく、
   前記コアレス基板と前記微細配線層とは突起電極を介して電気的に接合されると共に、前記コアレス基板および前記微細配線層間の隙間に絶縁性の接着部材が充填され、
   前記微細配線層は、前記コアレス基板とは逆側の面に電極パッドを有することを特徴とする微細配線層付きコアレス基板。
2. 請求項１に記載の微細配線層付きコアレス基板と、
   前記電極パッドを介して、前記微細配線層付きコアレス基板と接続している半導体素子と、
   前記微細配線層付きコアレス基板と前記半導体素子との間に挿入された絶縁性の接着部材を含むことを特徴とする半導体パッケージ。
3. 請求項２に記載の半導体パッケージと、
   さらに電極パッドを介して接続しているプリント配線板を含むことを特徴とする半導体装置。
4. キャリア基材上に剥離層を形成し、当該剥離層上に密着層を形成し、当該密着層上に銅箔層を形成し、銅箔層上に第一パッドおよびパターン配線を形成し、絶縁樹脂を積層した前記微細配線層を形成し、当該微細配線層の前記剥離層とは逆側に第二パッドを形成してキャリア基材付き微細配線層を作製する工程と、
   前記キャリア基材付き微細配線層の前記第二パッド上に突起電極を形成する工程と、
   コアレス基板保持用キャリア基材上に剥離層を形成し、当該剥離層上に密着層を形成し、当該密着層上に前記コアレス基板を配置する工程または当該密着層上に前記ビルドアップ配線層を積層してなる前記コアレス基板を形成する工程と、
   前記キャリア基材付き微細配線層の第二パッドと前記コアレス基板のパッドを前記突起電極を介して接合する工程と、
   前記キャリア基材付き微細配線層と前記コアレス基板との隙間に絶縁性の接着部材を充填する工程と、
   前記キャリア基材を前記剥離層の位置で前記キャリア基材付き微細配線層から剥離し、前記第一パッドを前記微細配線層付きコアレス基板の前記第一パッドとして露出させる工程と、
   を備えることを特徴とする微細配線層付きコアレス基板の製造方法。
5. 請求項４に記載の微細配線層付きコアレス基板の製造方法において、
   前記キャリア基材の材質はガラスである微細配線層付きコアレス基板の製造方法。
6. キャリア基材上に剥離層を形成し、当該剥離層上に密着層を形成し、当該密着層上に銅箔層を形成し、銅箔層上に第一パッドおよびパターン配線形成し、絶縁樹脂を積層した前記微細配線層を形成し、当該微細配線層の前記剥離層とは逆側に第二パッドを形成してキャリア基材付き微細配線層を作製する工程と、
   前記キャリア基材付き微細配線層の前記第二パッド上に突起電極を形成する工程と、
   コアレス基板保持用キャリア基材上に剥離層を形成し、当該剥離層上に密着層を形成し、当該密着層上に前記コアレス基板を配置する工程または当該密着層上に前記ビルドアップ配線層を積層してなる前記コアレス基板を形成する工程と、
   前記キャリア基材付き微細配線層の第二パッドと前記コアレス基板のパッドを前記突起電極を介して接合する工程と、
   前記キャリア基材付き微細配線層と前記コアレス基板との隙間に絶縁性の接着部材を充填する工程と、
   前記キャリア基材を前記剥離層の位置で前記キャリア基材付き微細配線層から剥離し、前記第一パッドを前記微細配線層付きコアレス基板の前記第一パッドとして露出させる工程と、
   前記微細配線層付きコアレス基板の第一パッド上に突起電極を形成する工程と、
   前記微細配線層付きコアレス基板の第一パッドと前記半導体素子のパッドを突起電極を介して接合する工程と、
   前記微細配線層付きコアレス基板と前記半導体素子との隙間に絶縁性の接着部材を充填する工程と、
   前記コアレス基板保持用キャリア基材を前記剥離層の位置で前記微細配線層付きコアレス基板から剥離し、前記微細配線層付きコアレス基板の第三パッドとして露出させる工程と、
   を備えることを特徴とする半導体パッケージの製造方法。
7. 請求項６に記載の半導体パッケージの製造方法において、
   前記キャリア基材の材質はガラスである半導体パッケージの製造方法。

Images