JP2011198842A - 電子モジュール及び電子モジュール製造方法 - Google Patents
電子モジュール及び電子モジュール製造方法 Download PDFInfo
- Publication number
- JP2011198842A JP2011198842A JP2010061433A JP2010061433A JP2011198842A JP 2011198842 A JP2011198842 A JP 2011198842A JP 2010061433 A JP2010061433 A JP 2010061433A JP 2010061433 A JP2010061433 A JP 2010061433A JP 2011198842 A JP2011198842 A JP 2011198842A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic module
- coil electrode
- external terminal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 229920005989 resin Polymers 0.000 claims abstract description 45
- 239000011347 resin Substances 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 10
- 239000006247 magnetic powder Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 description 31
- 230000009467 reduction Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】携帯電話等の無線通信装置の低背化を図ることができる電子モジュール及び電子モジュール製造方法を提供する。
【解決手段】電子モジュール1−1は、ICチップ2と平面インダクタ3と樹脂4と外部端子21〜23,33,34とで構成されている。具体的には、樹脂4が、ICチップ2とコイル電極31とを裏面側から封止している。すなわち、樹脂4が、パッケージ材として用いられると共に、平面インダクタ3の裏面側の磁性層としても用いられている。そして、このような樹脂4の裏面側に、ICチップ2の外部端子21〜23と平面インダクタ3の外部端子33,34とが設けられている。
【選択図】図1
【解決手段】電子モジュール1−1は、ICチップ2と平面インダクタ3と樹脂4と外部端子21〜23,33,34とで構成されている。具体的には、樹脂4が、ICチップ2とコイル電極31とを裏面側から封止している。すなわち、樹脂4が、パッケージ材として用いられると共に、平面インダクタ3の裏面側の磁性層としても用いられている。そして、このような樹脂4の裏面側に、ICチップ2の外部端子21〜23と平面インダクタ3の外部端子33,34とが設けられている。
【選択図】図1
Description
この発明は、携帯電話等の無線通信装置に設けることができる電子モジュール及び電子モジュール製造方法に関するものである。
携帯電話等の無線通信装置の小型化に伴って、無線通信装置に組み込まれる電子モジュールも小型化が要求されている。
一般的に、電子モジュールでは、ICチップ、インダクタ、コンデンサ等の電子部品を、基板上に実装し、樹脂で封止して、1つのパッケージに納めた構造になっている(例えば、特許文献1参照)。
このように多数の電子部品を高密度実装した電子モジュールを無線通信装置に収納することで、無線通信装置の小型化を図っている。
一般的に、電子モジュールでは、ICチップ、インダクタ、コンデンサ等の電子部品を、基板上に実装し、樹脂で封止して、1つのパッケージに納めた構造になっている(例えば、特許文献1参照)。
このように多数の電子部品を高密度実装した電子モジュールを無線通信装置に収納することで、無線通信装置の小型化を図っている。
しかし、上記した従来の電子モジュールでは、厚さのあるICチップやインダクタ等を基板上に実装し、その上から樹脂で被覆し、さらに、モジュールの端子を取り付けた構造になっているので、電子モジュールの高さがインダクタ等の電子部品の厚みと基板の厚みの他に、樹脂の厚さやモジュール端子を加算した高さになる。したがって、従来の電子モジュールでは、電子部品を高密度に収納することができるが、モジュール自体が高くなってしまう。このため、無線通信装置の小型化に寄与することができても、低背化には寄与することはできなかった。特に、パワーインダクタを用いたDC−DCコンバータ等のモジュールでは、パワーインダクタが大電流を扱うため、電極に厚みを持たせる必要があり、その分パワーインダクタの高さが高くなり、モジュールを薄くすることは困難であった。
この発明は、上述した課題を解決するためになされたもので、携帯電話等の無線通信装置の低背化を図ることができる電子モジュール及び電子モジュール製造方法を提供することを目的とする。
上記課題を解決するために、請求項1の発明は、外部端子を裏面側に有するICチップと、コイル電極が表面側の磁性層と裏面側の磁性層との間に収納され且つ外部端子を裏面側に有する平面インダクタとを、パッケージ材で封止して成る電子モジュールであって、平面インダクタの裏面側の磁性層が、パッケージ材を兼ね、ICチップを少なくとも裏面側から封止し、ICチップの外部端子と平面インダクタの外部端子とが、パッケージ材を兼ねた裏面側の磁性層からそれぞれ露出している構成とした。
かかる構成により、ICチップと平面インダクタの外部端子が下側になるように、電子モジュールを所定の配線基板上に配置し、これら外部端子を配線基板に接続することで、電子モジュールを配線基板上に実装することができる。
ところで、従来の電子モジュールの厚さは、パッケージ基板の厚みと、パッケージ基板に実装された平面インダクタ等の電子部品の厚みと、パッケージ用の樹脂と電子部品とのクリアランスと、モジュール端子を加算した厚さになる。
しかし、この発明では、平面インダクタの裏面側の磁性層が、パッケージ材を兼ね、ICチップを少なくとも裏面側から封止した構成になっているので、電子モジュールの厚さが、ICチップと平面インダクタの内、厚い方の部品の厚さと、裏面側の磁性層と当該部品の裏面とのクリアランスと、外部端子の露出高さを加算した厚さである。
すなわち、この発明の電子モジュールでは、平面インダクタの構成部材である裏面側の磁性層が、上記従来のパッケージ用の樹脂とパッケージ基板とを兼ねた構成になっているで、従来の電子モジュールに比べて、これらの部分の厚さだけ、薄くなっている。
この結果、この発明の電子モジュールを用いることで、無線通信装置の低背化に寄与することができる。
また、パッケージ用の特別な樹脂やパッケージ基板を必要としないので、その分部品点数を少なくすることができ、製品コストの低減化を図ることができる。
さらに、平面インダクタの裏面側の磁性層がICチップをも封止する大きさに設定されているので 、その分、平面インダクタのインダクタンスが向上する。そして、ICチップ側の漏れ磁束がこの磁性層によって抑制されるため、ICチップからのノイズを抑制することができる。
かかる構成により、ICチップと平面インダクタの外部端子が下側になるように、電子モジュールを所定の配線基板上に配置し、これら外部端子を配線基板に接続することで、電子モジュールを配線基板上に実装することができる。
ところで、従来の電子モジュールの厚さは、パッケージ基板の厚みと、パッケージ基板に実装された平面インダクタ等の電子部品の厚みと、パッケージ用の樹脂と電子部品とのクリアランスと、モジュール端子を加算した厚さになる。
しかし、この発明では、平面インダクタの裏面側の磁性層が、パッケージ材を兼ね、ICチップを少なくとも裏面側から封止した構成になっているので、電子モジュールの厚さが、ICチップと平面インダクタの内、厚い方の部品の厚さと、裏面側の磁性層と当該部品の裏面とのクリアランスと、外部端子の露出高さを加算した厚さである。
すなわち、この発明の電子モジュールでは、平面インダクタの構成部材である裏面側の磁性層が、上記従来のパッケージ用の樹脂とパッケージ基板とを兼ねた構成になっているで、従来の電子モジュールに比べて、これらの部分の厚さだけ、薄くなっている。
この結果、この発明の電子モジュールを用いることで、無線通信装置の低背化に寄与することができる。
また、パッケージ用の特別な樹脂やパッケージ基板を必要としないので、その分部品点数を少なくすることができ、製品コストの低減化を図ることができる。
さらに、平面インダクタの裏面側の磁性層がICチップをも封止する大きさに設定されているので 、その分、平面インダクタのインダクタンスが向上する。そして、ICチップ側の漏れ磁束がこの磁性層によって抑制されるため、ICチップからのノイズを抑制することができる。
請求項2の発明は、請求項1に記載の電子モジュールにおいて、ICチップは、DC−DCコンバータの電源ICチップであり、平面インダクタは、スパイラル状のコイル電極を有するパワーインダクタである構成とした。
請求項3の発明は、外部端子を有するICチップと、コイル電極が1対の磁性層間に収納されて成り且つ外部端子を有する平面インダクタとを備えた電子モジュールを製造する電子モジュール製造方法であって、ICチップの端子側を上に向けると共にコイル電極を上に向けた状態で、ICチップと一方の磁性層上に形成されたコイル電極とを、金型内に収納する第1の工程と、磁性粉を含有する溶融樹脂を、ICチップとコイル電極とが完全に沈むまで金型内に入れた後、当該樹脂を硬化させる第2の工程と、樹脂の表面であって且つICチップの端子に対応する箇所とコイル電極の両端部に対応する箇所に孔を開け、これらの孔に導体を充填して、ICチップの外部端子とコイル電極の外部端子とを形成する第3の工程とを具備する構成とした。
かかる構成により、第1の工程を実行することで、ICチップの端子側が上に向けられると共にコイル電極が上に向けられた状態で、ICチップと、一方の磁性層上に形成されたコイル電極とが、金型内に収納される。そして、第2の工程を実行することで、磁性粉を含有する溶融樹脂が、ICチップとコイル電極とが完全に沈むまで金型内に入られた後、当該樹脂が硬化される。しかる後、第3の工程を実行することで、樹脂の表面であって且つICチップの端子に対応する箇所とコイル電極の両端部に対応する箇所とに、孔が開けられ、これらの孔に導体が充填されて、ICチップの外部端子とコイル電極の外部端子とが形成される。
ところで、従来の電子モジュールの製造方法では、ICチップや平面インダクタ等の電子部品をパッケージ基板上に実装する工程と、このパッケージ基板を金型に入れ、樹脂を入れて硬化させる工程と、パッケージ基板に外部端子を形成する工程とが、必要である。
しかし、この発明の電子モジュール製造方法では、平面インダクタの裏面側の磁性層で、パッケージやパッケージ基板を兼ねるので、電子部品をパッケージ基板上に実装する工程やパッケージ用の特別な樹脂が不要となり、その分、製造コストの低減化を図ることができると共に、薄い電子モジュールを製造することができる。
かかる構成により、第1の工程を実行することで、ICチップの端子側が上に向けられると共にコイル電極が上に向けられた状態で、ICチップと、一方の磁性層上に形成されたコイル電極とが、金型内に収納される。そして、第2の工程を実行することで、磁性粉を含有する溶融樹脂が、ICチップとコイル電極とが完全に沈むまで金型内に入られた後、当該樹脂が硬化される。しかる後、第3の工程を実行することで、樹脂の表面であって且つICチップの端子に対応する箇所とコイル電極の両端部に対応する箇所とに、孔が開けられ、これらの孔に導体が充填されて、ICチップの外部端子とコイル電極の外部端子とが形成される。
ところで、従来の電子モジュールの製造方法では、ICチップや平面インダクタ等の電子部品をパッケージ基板上に実装する工程と、このパッケージ基板を金型に入れ、樹脂を入れて硬化させる工程と、パッケージ基板に外部端子を形成する工程とが、必要である。
しかし、この発明の電子モジュール製造方法では、平面インダクタの裏面側の磁性層で、パッケージやパッケージ基板を兼ねるので、電子部品をパッケージ基板上に実装する工程やパッケージ用の特別な樹脂が不要となり、その分、製造コストの低減化を図ることができると共に、薄い電子モジュールを製造することができる。
請求項4の発明は、外部端子を有するICチップと、コイル電極が1対の磁性層間に収納され且つ外部端子を有する平面インダクタとを備えた電子モジュールを製造する電子モジュール製造方法であって、外部端子を取り付けたICチップの端子側を上に向けると共に外部端子を取り付けたコイル電極を上に向けた状態で、ICチップと一方の磁性層上に形成されたコイル電極とを、金型内に収納する第1の工程と、磁性粉を含有する溶融樹脂を、外部端子の少なくとも上端部が露出した状態で、ICチップとコイル電極とが完全に沈むまで金型内に入れた後、当該樹脂を硬化させる第2の工程とを具備する構成とした。
かかる構成により、第1の工程を実行することで、外部端子を取り付けたICチップの端子側が上に向けられると共に外部端子を取り付けたコイル電極が上に向けられた状態で、ICチップと一方の磁性層上に形成されたコイル電極とが、金型内に収納される。そして、第2の工程を実行することで、外部端子の少なくとも上端部が露出した状態で、ICチップとコイル電極とが完全に沈むまで、磁性粉を含有する溶融樹脂が金型内に入れられ、硬化される。
したがって、この発明の電子モジュール製造方法では、予め外部端子をICチップや平面インダクタに設けておくので、樹脂に孔を開けて外部端子を形成する工程が不要となり、その分製造コストの低減化を図ることができる。
かかる構成により、第1の工程を実行することで、外部端子を取り付けたICチップの端子側が上に向けられると共に外部端子を取り付けたコイル電極が上に向けられた状態で、ICチップと一方の磁性層上に形成されたコイル電極とが、金型内に収納される。そして、第2の工程を実行することで、外部端子の少なくとも上端部が露出した状態で、ICチップとコイル電極とが完全に沈むまで、磁性粉を含有する溶融樹脂が金型内に入れられ、硬化される。
したがって、この発明の電子モジュール製造方法では、予め外部端子をICチップや平面インダクタに設けておくので、樹脂に孔を開けて外部端子を形成する工程が不要となり、その分製造コストの低減化を図ることができる。
請求項5の発明は、請求項3又は請求項4に記載の電子モジュール製造方法において、ICチップは、DC−DCコンバータの電源ICチップであり、平面インダクタは、スパイラル状のコイル電極を有するパワーインダクタである構成とした。
以上詳しく説明したように、この発明の電子モジュールによれば、無線通信装置の低背化に寄与することができるという優れた効果がある。
また、部品点数を少なくして、製品コストの低減化を図ることができると共に、平面インダクタのインダクタンスの向上と、ICチップからのノイズの抑制を図ることができるという効果もある。
また、この発明の電子モジュール製造方法によれば、工程数が少なくて済み、その分製造コストの低減化を図ることができると共に、従来の電子モジュールに比べて、極めて薄い電子モジュールを製造することができるという優れた効果がある。
また、部品点数を少なくして、製品コストの低減化を図ることができると共に、平面インダクタのインダクタンスの向上と、ICチップからのノイズの抑制を図ることができるという効果もある。
また、この発明の電子モジュール製造方法によれば、工程数が少なくて済み、その分製造コストの低減化を図ることができると共に、従来の電子モジュールに比べて、極めて薄い電子モジュールを製造することができるという優れた効果がある。
以下、この発明の最良の形態について図面を参照して説明する。
(実施例1)
図1は、この発明の第1実施例に係る電子モジュールの断面図であり、図2は、電子モジュールに含まれるICチップと平面インダクタを裏面側から透過して示す斜視図である。
図1は、この発明の第1実施例に係る電子モジュールの断面図であり、図2は、電子モジュールに含まれるICチップと平面インダクタを裏面側から透過して示す斜視図である。
この実施例の電子モジュール1−1は、DC−DCコンバータ(直流−直流変換器)用のモジュールであり、図1に示すように、ICチップ2と平面インダクタ3と樹脂4とを備えている。
ICチップ2は、CMOS(Complementary Metal Oxide Semiconductor)等で構成された電源ICチップであり、外部端子21〜23が、ICチップ2のその裏面側(図1の下側)に設けられている。
平面インダクタ3は、図2に示すように、パワーインダクタであり、スパイラル状のコイル電極31を、表面側の磁性層としての磁性体基板32の裏面側に有する。
この実施例では、磁性体基板32として、例えば、フェライトの基板が用いられ、コイル電極31としては、銅のパターンが用いられている。
そして、図1に示すように、外部端子33が、このコイル電極31の内端から裏面側に延出され、外部端子34が、外端から延出されている。
平面インダクタ3は、図2に示すように、パワーインダクタであり、スパイラル状のコイル電極31を、表面側の磁性層としての磁性体基板32の裏面側に有する。
この実施例では、磁性体基板32として、例えば、フェライトの基板が用いられ、コイル電極31としては、銅のパターンが用いられている。
そして、図1に示すように、外部端子33が、このコイル電極31の内端から裏面側に延出され、外部端子34が、外端から延出されている。
樹脂4は、これらICチップ2と平面インダクタ3とを封止して、電子モジュール1−1のパッケージを形成するのであり、この実施例では、例えば、磁粉を混入したエポキシ樹脂が用いられている。
この樹脂4は、ICチップ2と平面インダクタ3とのパッケージ材として用いられているだけでなく、平面インダクタ3の裏面側の磁性層としても用いられている。つまり、コイル電極31を、この樹脂4と表面側の磁性体基板32との間に収納することで、平面インダクタ3を構成している。
この樹脂4は、ICチップ2と平面インダクタ3とのパッケージ材として用いられているだけでなく、平面インダクタ3の裏面側の磁性層としても用いられている。つまり、コイル電極31を、この樹脂4と表面側の磁性体基板32との間に収納することで、平面インダクタ3を構成している。
このような樹脂4の裏面側に、ICチップ2の外部端子21〜23の先端部と平面インダクタ3の外部端子33,34の先端部とが露出されている。これらの外部端子21〜23,33,34を図示しない配線基板のランドに接続することで、電子モジュール1−1を配線基板に実装することができる。
次に、この電子モジュール1−1の製造方法について説明する。
この製造方法は、この発明の電子モジュール製造方法を具体的に実行するものでもある。
図3は、電子モジュール1−1の製造方法の工程を示す断面図である。
この実施例の製造方法では、まず、図3の(a)に示すように、第1の工程を実行し、ICチップ2と、コイル電極31が形成された磁性体基板32とを、金型100内に収納する。
このとき、ICチップ2の端子21a〜23a側を上に向けると共に、磁性体基板32上のコイル電極31を上に向け、ICチップ2を金型100の底に形成された凹部101に嵌めると共に、磁性体基板32を凹部102に嵌める。
そして、図3の(b)に示すように、第2の工程を実行し、磁性粉を含有した溶融樹脂4を、ICチップ2とコイル電極31とが完全に沈むまで金型100内に流入した後、樹脂4を硬化させる。
しかる後、図3の(c)に示すように、硬化した樹脂4に封止されたICチップ2と、コイル電極31付きの磁性体基板32とを金型100から取り出す。
この製造方法は、この発明の電子モジュール製造方法を具体的に実行するものでもある。
図3は、電子モジュール1−1の製造方法の工程を示す断面図である。
この実施例の製造方法では、まず、図3の(a)に示すように、第1の工程を実行し、ICチップ2と、コイル電極31が形成された磁性体基板32とを、金型100内に収納する。
このとき、ICチップ2の端子21a〜23a側を上に向けると共に、磁性体基板32上のコイル電極31を上に向け、ICチップ2を金型100の底に形成された凹部101に嵌めると共に、磁性体基板32を凹部102に嵌める。
そして、図3の(b)に示すように、第2の工程を実行し、磁性粉を含有した溶融樹脂4を、ICチップ2とコイル電極31とが完全に沈むまで金型100内に流入した後、樹脂4を硬化させる。
しかる後、図3の(c)に示すように、硬化した樹脂4に封止されたICチップ2と、コイル電極31付きの磁性体基板32とを金型100から取り出す。
そして、図3の(d)に示すように、第3の工程を実行し、レーザによって、孔41〜43を、樹脂4の表面であって且つICチップ2の端子21a〜23aに対応する箇所に開けると共に、孔44,45を、コイル電極31の内端と外端とに対応する箇所に開ける。
そして、図3の(e)に示すように、銅を孔41〜43内に充填して、ICチップ2の外部端子21〜23を形成すると共に、銅を孔44,45内に充填して、コイル電極31の外部端子33,34を形成する。
以上により、ICチップ2と平面インダクタ3とが樹脂4によって封止された電子モジュール1−1を製造することができる。
そして、図3の(e)に示すように、銅を孔41〜43内に充填して、ICチップ2の外部端子21〜23を形成すると共に、銅を孔44,45内に充填して、コイル電極31の外部端子33,34を形成する。
以上により、ICチップ2と平面インダクタ3とが樹脂4によって封止された電子モジュール1−1を製造することができる。
次に、この実施例の電子モジュール1−1が示す作用及び効果について説明する。
図4は、DC−DCコンバータの回路図である。
DC−DCコンバータは、図4に示す配線基板201上に構成されている。
具体的には、破線で示す電子モジュール1−1の実装箇所以外の箇所に、コンデンサ210,211が実装され、配線パターン221〜224が形成されている。
電子モジュール1−1は、破線で示す箇所に実装される。
すなわち、図1に示すように、ICチップ2と平面インダクタ3の外部端子21〜23,33,34が下側になるように、電子モジュール1−1を、図4に示す配線基板201上に配し、ICチップ2の外部端子21を配線パターン222に、外部端子22をグランドパターン225に、外部端子23を配線パターン223にそれぞれ接続する。同様に、平面インダクタ3の外部端子33を配線パターン222に接続すると共に、外部端子34を配線パターン221に接続することで、電子モジュール1−1を配線基板201に実装することができる。
これにより、入力端子231,232から入力された直流電圧がコンデンサ211で整流されて、電子モジュール1−1のICチップ2に入力される。
すると、直流電圧は、ICチップ2のスイッチング処理によって、交流電圧に変換されて、平面インダクタ3側に出力される。
これにより、平面インダクタ3とコンデンサ210との平滑回路によって、交流電圧が、平滑化され、所望電位の直流電圧が、出力端子241,242に出力される。
図4は、DC−DCコンバータの回路図である。
DC−DCコンバータは、図4に示す配線基板201上に構成されている。
具体的には、破線で示す電子モジュール1−1の実装箇所以外の箇所に、コンデンサ210,211が実装され、配線パターン221〜224が形成されている。
電子モジュール1−1は、破線で示す箇所に実装される。
すなわち、図1に示すように、ICチップ2と平面インダクタ3の外部端子21〜23,33,34が下側になるように、電子モジュール1−1を、図4に示す配線基板201上に配し、ICチップ2の外部端子21を配線パターン222に、外部端子22をグランドパターン225に、外部端子23を配線パターン223にそれぞれ接続する。同様に、平面インダクタ3の外部端子33を配線パターン222に接続すると共に、外部端子34を配線パターン221に接続することで、電子モジュール1−1を配線基板201に実装することができる。
これにより、入力端子231,232から入力された直流電圧がコンデンサ211で整流されて、電子モジュール1−1のICチップ2に入力される。
すると、直流電圧は、ICチップ2のスイッチング処理によって、交流電圧に変換されて、平面インダクタ3側に出力される。
これにより、平面インダクタ3とコンデンサ210との平滑回路によって、交流電圧が、平滑化され、所望電位の直流電圧が、出力端子241,242に出力される。
図5は、従来の電子モジュールの厚さを示す断面図であり、図6は、この実施例の電子モジュールの厚さを示す断面図である。
図5に示すように、従来の電子モジュール300は、ICチップ2と平面インダクタ3とをパッケージ基板301上に実装し、これらICチップ2と平面インダクタ3とをパッケージ材302によって封止した構造になっている。
このため、電子モジュール300の厚さTは、パッケージ基板301の厚さT1と、平面インダクタ3の厚さT2と、パッケージ材302のクリアランスT3とを加算した厚さになる。したがって、電子モジュール300は厚いので、このような電子モジュール300を無線通信装置に実装しても、装置の低背化には寄与しない。
これに対して、この実施例の電子モジュール1−1の厚さは、図6に示すように、平面インダクタ3の外部端子33(34)の長さt1とコイル電極31の厚さt2と磁性体基板32の厚さt3とを加算した厚さT2であり、電子モジュール300内の平面インダクタ3の厚さT2とほぼ同じ厚さである。
したがって、電子モジュール1−1の厚さは、パッケージ基板301の厚さT1とパッケージ材302のクリアランスT3とを加算した厚さ分だけ、従来の電子モジュール300よりも薄くなっており、電子モジュール1−1を実装することで、無線通信装置の低背化に大きく寄与する。
また、パッケージ基板301やパッケージ材302を必要としないので、その分、部品点数を少なくすることができ、製品コストの低減化を図ることができる。
さらに、電子モジュール1−1を製造する際に、パッケージ基板301を作成する工程や、パッケージ材302で封止する工程を必要としないので、その分、製造コストの低減化を図ることができる。
図5に示すように、従来の電子モジュール300は、ICチップ2と平面インダクタ3とをパッケージ基板301上に実装し、これらICチップ2と平面インダクタ3とをパッケージ材302によって封止した構造になっている。
このため、電子モジュール300の厚さTは、パッケージ基板301の厚さT1と、平面インダクタ3の厚さT2と、パッケージ材302のクリアランスT3とを加算した厚さになる。したがって、電子モジュール300は厚いので、このような電子モジュール300を無線通信装置に実装しても、装置の低背化には寄与しない。
これに対して、この実施例の電子モジュール1−1の厚さは、図6に示すように、平面インダクタ3の外部端子33(34)の長さt1とコイル電極31の厚さt2と磁性体基板32の厚さt3とを加算した厚さT2であり、電子モジュール300内の平面インダクタ3の厚さT2とほぼ同じ厚さである。
したがって、電子モジュール1−1の厚さは、パッケージ基板301の厚さT1とパッケージ材302のクリアランスT3とを加算した厚さ分だけ、従来の電子モジュール300よりも薄くなっており、電子モジュール1−1を実装することで、無線通信装置の低背化に大きく寄与する。
また、パッケージ基板301やパッケージ材302を必要としないので、その分、部品点数を少なくすることができ、製品コストの低減化を図ることができる。
さらに、電子モジュール1−1を製造する際に、パッケージ基板301を作成する工程や、パッケージ材302で封止する工程を必要としないので、その分、製造コストの低減化を図ることができる。
(実施例2)
次に、この発明の第2実施例について説明する。
図7は、この発明の第2実施例に係る電子モジュールの断面図である。
図7に示すように、この実施例の電子モジュール1−2は、ICチップ2の外部端子25〜27と平面インダクタ3の外部端子35,36とが、半田ボールで形成されている点が、上記第1実施例と異なる。
図8は、この実施例に係る電子モジュールの製造方法の工程を示す断面図である。
この実施例の電子モジュール1−2も、上記第1実施例の電子モジュール1−1を製造する方法と同様の方法で製造することができるが、ここでは、別の製造方法を説明する。
なお、この製造方法は、この発明の電子モジュール製造方法を具体的に実行するものでもある。
次に、この発明の第2実施例について説明する。
図7は、この発明の第2実施例に係る電子モジュールの断面図である。
図7に示すように、この実施例の電子モジュール1−2は、ICチップ2の外部端子25〜27と平面インダクタ3の外部端子35,36とが、半田ボールで形成されている点が、上記第1実施例と異なる。
図8は、この実施例に係る電子モジュールの製造方法の工程を示す断面図である。
この実施例の電子モジュール1−2も、上記第1実施例の電子モジュール1−1を製造する方法と同様の方法で製造することができるが、ここでは、別の製造方法を説明する。
なお、この製造方法は、この発明の電子モジュール製造方法を具体的に実行するものでもある。
この製造方法では、まず、図8の(a)に示すように、第1の工程を実行し、ICチップ2と、コイル電極31が形成された磁性体基板32とを、金型100内に収納する。
このとき、外部端子25〜27と外部端子35,36とを、予めICチップ2の端子21a〜23aとコイル電極31とに取り付けておき、これら外部端子25〜27,35,36を上に向けた状態で、ICチップ2と磁性体基板32付きの磁性体基板32とを金型100の底に形成された凹部101,凹部102に嵌める。
そして、図8の(b)に示すように、第2の工程を実行し、ICチップ2とコイル電極31とが完全に沈み、且つ外部端子25〜27,35,36の上端部が露出するまで、磁性粉を含有した溶融樹脂4を金型100内に流入した後、樹脂4を硬化させる。
しかる後、図8の(c)に示すように、硬化した樹脂4に封止されたICチップ2及び平面インダクタ3を金型100から取り出すことで、外部端子25〜27,35,36を裏面側に有する電子モジュール1−2を得ることができる。
このとき、外部端子25〜27と外部端子35,36とを、予めICチップ2の端子21a〜23aとコイル電極31とに取り付けておき、これら外部端子25〜27,35,36を上に向けた状態で、ICチップ2と磁性体基板32付きの磁性体基板32とを金型100の底に形成された凹部101,凹部102に嵌める。
そして、図8の(b)に示すように、第2の工程を実行し、ICチップ2とコイル電極31とが完全に沈み、且つ外部端子25〜27,35,36の上端部が露出するまで、磁性粉を含有した溶融樹脂4を金型100内に流入した後、樹脂4を硬化させる。
しかる後、図8の(c)に示すように、硬化した樹脂4に封止されたICチップ2及び平面インダクタ3を金型100から取り出すことで、外部端子25〜27,35,36を裏面側に有する電子モジュール1−2を得ることができる。
このように、この製造方法では、外部端子25〜27,35,36を予めICチップ2や平面インダクタ3に設けておくので、上記第1実施例で説明した製造方法のように、樹脂4に孔41〜45を開ける工程や外部端子21〜23,33,34を孔41〜45に形成する工程が不要となり、その分製造コストの低減化を図ることができる。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、樹脂4がICチップ2や平面インダクタ3の裏面側のみを封止した例を示したが、図9に示すように、ICチップ2と平面インダクタ3との全体を樹脂4で封止する構成の電子モジュール1−3も、この発明の範囲に含まれることは勿論である。
例えば、上記実施例では、樹脂4がICチップ2や平面インダクタ3の裏面側のみを封止した例を示したが、図9に示すように、ICチップ2と平面インダクタ3との全体を樹脂4で封止する構成の電子モジュール1−3も、この発明の範囲に含まれることは勿論である。
1−1〜1−3…電子モジュール、 2…ICチップ、 3…平面インダクタ、 4…樹脂、 21〜23,25〜27,33〜36…外部端子、 31…コイル電極、 32…磁性体基板、 41〜45…孔、 100…金型。
Claims (5)
- 外部端子を裏面側に有するICチップと、コイル電極が表面側の磁性層と裏面側の磁性層との間に収納され且つ外部端子を裏面側に有する平面インダクタとを、パッケージ材で封止して成る電子モジュールであって、
上記平面インダクタの裏面側の磁性層が、上記パッケージ材を兼ね、上記ICチップを少なくとも裏面側から封止し、
上記ICチップの外部端子と上記平面インダクタの外部端子とが、上記パッケージ材を兼ねた裏面側の磁性層からそれぞれ露出している、
ことを特徴とする電子モジュール。 - 請求項1に記載の電子モジュールにおいて、
上記ICチップは、DC−DCコンバータの電源ICチップであり、
上記平面インダクタは、スパイラル状のコイル電極を有するパワーインダクタである、
ことを特徴とする電子モジュール。 - 外部端子を有するICチップと、コイル電極が1対の磁性層間に収納されて成り且つ外部端子を有する平面インダクタとを備えた電子モジュールを製造する電子モジュール製造方法であって、
上記ICチップの端子側を上に向けると共に上記コイル電極を上に向けた状態で、ICチップと一方の上記磁性層上に形成された上記コイル電極とを、金型内に収納する第1の工程と、
磁性粉を含有する溶融樹脂を、上記ICチップとコイル電極とが完全に沈むまで上記金型内に入れた後、当該樹脂を硬化させる第2の工程と、
樹脂の表面であって且つ上記ICチップの端子に対応する箇所と上記コイル電極の両端部に対応する箇所に孔を開け、これらの孔に導体を充填して、ICチップの外部端子とコイル電極の外部端子とを形成する第3の工程と
を具備することを特徴とする電子モジュール製造方法。 - 外部端子を有するICチップと、コイル電極が1対の磁性層間に収納され且つ外部端子を有する平面インダクタとを備えた電子モジュールを製造する電子モジュール製造方法であって、
外部端子を取り付けたICチップの端子側を上に向けると共に外部端子を取り付けたコイル電極を上に向けた状態で、ICチップと一方の上記磁性層上に形成された上記コイル電極とを、金型内に収納する第1の工程と、
磁性粉を含有する溶融樹脂を、上記外部端子の少なくとも上端部が露出した状態で、上記ICチップとコイル電極とが完全に沈むまで上記金型内に入れた後、当該樹脂を硬化させる第2の工程と
を具備することを特徴とする電子モジュール製造方法。 - 請求項3又は請求項4に記載の電子モジュール製造方法において、
上記ICチップは、DC−DCコンバータの電源ICチップであり、
上記平面インダクタは、スパイラル状の上記コイル電極を有するパワーインダクタである、
ことを特徴とする電子モジュール製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061433A JP2011198842A (ja) | 2010-03-17 | 2010-03-17 | 電子モジュール及び電子モジュール製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061433A JP2011198842A (ja) | 2010-03-17 | 2010-03-17 | 電子モジュール及び電子モジュール製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011198842A true JP2011198842A (ja) | 2011-10-06 |
Family
ID=44876722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061433A Pending JP2011198842A (ja) | 2010-03-17 | 2010-03-17 | 電子モジュール及び電子モジュール製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011198842A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225467A (ja) * | 2012-03-23 | 2013-10-31 | Fujifilm Corp | 導電性部材およびその製造方法 |
WO2017107174A1 (en) * | 2015-12-25 | 2017-06-29 | Intel Corporation | Flip-chip like integrated passive prepackage for sip device |
-
2010
- 2010-03-17 JP JP2010061433A patent/JP2011198842A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225467A (ja) * | 2012-03-23 | 2013-10-31 | Fujifilm Corp | 導電性部材およびその製造方法 |
WO2017107174A1 (en) * | 2015-12-25 | 2017-06-29 | Intel Corporation | Flip-chip like integrated passive prepackage for sip device |
US11101254B2 (en) | 2015-12-25 | 2021-08-24 | Intel Corporation | Flip-chip like integrated passive prepackage for SIP device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10389241B2 (en) | Power supply converter and method for manufacturing the same | |
WO2010041589A1 (ja) | 複合モジュール | |
KR101072784B1 (ko) | 자성시트를 이용한 적층형 인덕터 및 그 제조방법 | |
JP5570196B2 (ja) | インダクタ内蔵部品 | |
US8564092B2 (en) | Power convertor device and construction methods | |
TWI611437B (zh) | 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法 | |
US7948057B2 (en) | Electronic component module | |
JP6405742B2 (ja) | コイル部品、及びコイル部品の製造方法 | |
US20150055315A1 (en) | Electronic package structure and method for making the same | |
TWI609385B (zh) | 一多層電感器及其製造方法 | |
US20130215580A1 (en) | Magnetic assembly | |
JP4494384B2 (ja) | ハイブリッドic回路 | |
JP6090533B2 (ja) | Rfidタグおよびこれを備える通信装置 | |
JP2011198842A (ja) | 電子モジュール及び電子モジュール製造方法 | |
US8659383B2 (en) | Magnetic member | |
JP2011210937A (ja) | コイルモジュール、及び該コイルモジュールを備えた電子機器 | |
US20080094780A1 (en) | Solid Electrolytic Capacitor | |
JP6572791B2 (ja) | コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法 | |
JP2011151274A (ja) | 回路モジュール及び回路モジュールの製造方法 | |
JP5890475B2 (ja) | インダクタ内蔵部品 | |
JP5565750B2 (ja) | 電子モジュール | |
JP2006042538A (ja) | 超小型電力変換装置及び磁気デバイス | |
JP2018006437A (ja) | 複合デバイス | |
JP5229189B2 (ja) | 電子部品モジュール | |
JP2008072021A (ja) | 磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法 |