JP2008072021A - 磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法 - Google Patents

磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法 Download PDF

Info

Publication number
JP2008072021A
JP2008072021A JP2006250841A JP2006250841A JP2008072021A JP 2008072021 A JP2008072021 A JP 2008072021A JP 2006250841 A JP2006250841 A JP 2006250841A JP 2006250841 A JP2006250841 A JP 2006250841A JP 2008072021 A JP2008072021 A JP 2008072021A
Authority
JP
Japan
Prior art keywords
magnetic
device element
magnetic core
element according
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006250841A
Other languages
English (en)
Inventor
Kikuo Oura
紀久男 大浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2006250841A priority Critical patent/JP2008072021A/ja
Publication of JP2008072021A publication Critical patent/JP2008072021A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】小型化及び薄型化を図りながらも、磁性コアに巻線を施す方法で作製される磁気デバイス素子と同等以上の特性を得ることができる磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法を提供する。
【解決手段】本発明のインダクタは、プリント配線基板１上に複数の配線パターン２が形成され、その上に内部磁性コア３が取り付けられている。また、内部磁性コア２を挟んで隣り合う配線パターン２がボンディングワイヤ４で接続され、ボンディングワイヤ４の上部及び周辺部を覆うように磁性樹脂５が形成されている。さらに磁性樹脂５の上部には外部磁性コア６が取り付けられている。
【選択図】 図１

Description

本発明は、磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法に関し、特にプリント配線基板上に作製するインダクタ、トランス、フィルタ、磁気センサ等の磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法に関する。
従来、ボンディングワイヤを用いてプリント配線基板上にコイルを形成することにより作製されるインダクタ、トランス、磁気センサ、フィルタ、磁気センサ等の磁気デバイス素子は、プリント配線基板に設けられた下側コイルとなる配線パターン上に内部磁性コアを設け、それぞれの配線パターンを上側コイルとなるボンディングワイヤで接続することにより作製されている。この技術は、例えば特開２００５−３９０２３号公報、特開平８−１６２３２９号公報に記載されている。
特開２００５−３９０２３号公報 特開平８−１６２３２９号公報
これらの磁気デバイス素子は小型化及び薄型化を図りながらも、磁性コアに巻線を施す方法で作製される磁気デバイスと同等の特性を得ることが求められている。しかしながら、薄型化のためにはボンディングワイヤのワイヤループ高さを低くする必要があり、そのためには内部磁性コアを小さくしなければならず、これにより特性の劣化を招くという問題があった。さらにこの従来構造は、磁気回路的に閉ループ構造を確保できていないため、漏れ磁界が発生する。これによっても、特性劣化を生じるとともに電磁ノイズの発生源となるため、磁気デバイス素子を配置した周辺の部品及び周辺機器に悪影響を及ぼすという問題もあった。
本発明は、上記問題を解決するためになされたものであり、小型化及び薄型化を図りながらも、磁性コアに巻線を施す方法で作製される磁気デバイス素子と同等以上の特性を得ることができる磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の請求項１記載の磁気デバイス素子は、下側コイルとなる配線パターンを設けたプリント配線基板上に内部磁性コアを設け、前記配線パターン間を上側コイルとなるボンディングワイヤで接続してなる磁気デバイス素子において、前記ボンディングワイヤを傾斜させることにより高さを制御し、前記ボンディングワイヤを含むプリント配線基板上に磁性粉と樹脂を混合させてなる磁性樹脂を塗布し、さらに前記磁性樹脂上に外部磁性コアを貼り付けたことを特徴とする。
また、請求項２記載の磁気デバイス素子は、請求項１記載の磁気デバイス素子において、前記磁性樹脂の磁性粉をフェライト粉又は鉄粉とし、磁性粉と樹脂の混合比率を３０〜７０％としたことを特徴とする。
また、請求項３記載の磁気デバイス素子は、請求項１又は請求項２記載の磁気デバイス素子において、前記内部磁性コアの上面形状をＣ面エッジ形状としたことを特徴とする。
また、請求項４記載の磁気デバイス素子は、請求項１又は請求項２記載の磁気デバイス素子において、前記内部磁性コアの上面形状をＲ形状としたことを特徴とする。
また、請求項５記載の磁気デバイス素子は、請求項１〜請求項４記載の磁気デバイス素子において、前記内部磁性コアの表面に高透率磁性薄膜を設けたことを特徴とする。
また、請求項６記載の磁気デバイス素子は、請求項１〜請求項４記載の磁気デバイス素子において、前記内部磁性コアを高透率磁性薄膜で形成したことを特徴とする。
また、請求項７記載の磁気デバイス素子は、請求項１〜請求項６記載の磁気デバイス素子において、前記内部磁性コアの形状を閉ループ形状としたことを特徴とする。
また、請求項８記載の電子デバイスは、請求項１〜請求項７記載の磁気デバイス素子を設けたプリント配線基板上に半導体チップをベアチップ実装し、１パッケージの製品としたことを特徴とする。
また、請求項９記載の電子デバイスは、請求項１〜請求項７記載の磁気デバイス素子を設けたプリント配線基板上に受動部品や半導体部品を実装してモジュール化したことを特徴とする。
また、請求項１０記載の磁気デバイス素子の製造方法は、請求項１〜請求項７記載の磁気デバイス素子を製造する方法において、配線パターンを設けたプリント配線基板に内部磁性コアを液状もしくはシート状の絶縁樹脂を介して配置する工程と、隣り合う前記配線パターンをボンディングワイヤを用いて接続する工程と、前記ボンディングワイヤの高さを高さ制御手段により精度良く制御する工程と、前記ボンディングワイヤの上部及び周辺部に磁性樹脂を塗布する工程と、前記磁性樹脂の上部に外部磁性コアを配置する工程を含むことを特徴とする。
本発明によれば、プリント配線基板の配線パターンとボンディングワイヤによりコイルを形成する方式の磁気デバイス素子において、ボンディングワイヤを傾斜させ高さを低く制御することにより、ワイヤループ形状に関係なく低背の磁気デバイスを製造できる。また、ボンディングワイヤの上部及び周辺部に磁性樹脂を塗布し、さらにその上に外部磁性コアを貼り付けることにより、閉ループ形状化を図ることができ、磁気デバイス素子の特性を大きく向上させるとともに電磁ノイズの発生を防ぐことができる。
本発明によれば、プリント配線基板上に内部磁性コアを配置し、配線パターン間をボンディングワイヤで接続してコイルを形成する。さらにボンディングワイヤの高さを調整し、その上に磁性樹脂及び上部磁性コアを配置する。これにより、小型でかつ薄型の磁気デバイス素子を作製することができ、さらに磁性コアに巻線を施す方法で作製された磁気デバイス素子と同等以上の特性を得ることができる。
小型で薄型な外形形状を実現するという目的を、プリント配線基板上の配線パターンを、内部磁性コアをはさんでボンディングワイヤで接続してコイルを作製し、プリント配線基板とボンディングワイヤ上に配置する外部磁性コアを磁性樹脂を介してサンドイッチすることにより、磁気デバイス素子の性能を損なわずに実現した。
以下、本発明について請求項順に図面を参照しながら説明する。
図１（ａ）は、請求項１及び請求項２記載の発明の磁気デバイス素子を用いた第１実施例のインダクタの断面図、図１（ｂ）は、図１（ａ）の上面図である。図１（ａ）、（ｂ）に示すように、本発明のインダクタは、プリント配線基板１上に複数の配線パターン２が形成され、その上に内部磁性コア３が取り付けられている。また、内部磁性コア２を挟んで隣り合う配線パターン２がボンディングワイヤ４で接続され、ボンディングワイヤ４の上部及び周辺部を覆うように磁性樹脂５が形成されている。さらに磁性樹脂５の上部には外部磁性コア６が取り付けられている。
次に本発明のインダクタの製造方法を図２〜図５を用いて説明する。先ず図２に示すように、配線パターン２を設けたプリント配線基板１上に内部磁性コア３を液状もしくはシート状の絶縁樹脂を介して取り付ける。次に図３に示すように、ボンディングワイヤ４を用いて、隣り合う配線パターン２を接続する。この際、配線パターン２が上側コイルとなり、ボンディングワイヤ４が下側コイルとなる。このボンディングワイヤ４はＡｕ、Ａｌ、Ｃｕ等を主な材料とした導電性材料からなる。
次に図４（ａ）、（ｂ）に示すように、ボンディングワイヤ４の上部に高さ制御手段として金属や樹脂等から構成されるブロックツールＡを配置する。次にこのブロックツールＡを下降させて一定圧力でボンディングワイヤ４に当接させた後、矢印Ｂの方向へ移動させる。これにより、複数のボンディングワイヤ４を精度良く一定方向に傾斜させて高さを低く制御することができ、インダクタを低背化することができる。尚、本実施例ではブロックツールＡを垂直・水平方向に移動させる方法について説明したが、インダクタの下にステージ（図示せず）を設け、このステージを垂直・水平方向に移動させることにより、ボンディングワイヤ４を傾斜させるようにしても良い。
最後に図５に示すように、ボンディングワイヤ４の上及び周辺部に磁性樹脂５を塗布し、さらにその上に外部磁性コア６を取り付ける。これにより、インダクタの構造を漏洩磁界の無い、閉ループに近いものとすることができる。なお、磁性樹脂５に含まれる磁性体粉末の含有量により磁性樹脂５とボンディングワイヤ４がショートする可能性がある場合にはボンディングワイヤ４と外部磁性コア６との間に絶縁樹脂を塗布することによりショートを防止する。
次に、この構成による特性改善レベルについて述べる。プリント配線基板１、配線パターン２、内部磁性コア３、ボンディングワイヤ４で構成される従来構造のインダクタと比較し、磁性樹脂５の塗布のみの場合のインダクタンスは１．２倍に向上し、ボンディングワイヤ４上に外部磁性コア６を配置するのみの場合のインダクタンスは１．５倍に向上する。このふたつを組み合わせることにより、インダクタンスは従来構造の３倍に向上する。
また、内部磁性コア３及び外部磁性コア６にはフェライト、パーマロイ、センダスト、アモルファス等の軟磁性バルク材料を用いる。また、磁性樹脂５に含有されている磁性粉はフェライトや鉄のような軟磁性材料であり、この含有量を３０〜７０％とすることが望ましい。磁性粉の含有量が少ないと必要な磁気特性を確保できなくなり、逆に磁性粉の含有量が多すぎると磁性樹脂５の塗布が難しくなる。なお、この請求項１及び請求項２記載の発明の磁気デバイス素子を用いてチョークコイル、ノイズフィルタなどを作製することもできる。
図６は請求項１及び請求項２記載の発明の磁気デバイス素子を用いた第２実施例の直交フラックスゲート磁気センサの上面図、図７は途中工程図である。尚、前述した第１実施例と同一の構成には同一符号を付して説明を省略する。図６、図７に示すように、内部磁性コア３の両端に外部端子７を蒸着、スパッタ、めっき、印刷等を用いて形成した後、外部端子７が形成された内部磁性コア３をプリント配線基板１上に配置する。外部端子７はＡｌ、Ａｕ、Ｃｕ等を主な材料とした導電性材料からなる。尚、この外部端子７は内部磁性コア３及び外部磁性コア６にパルス電流を加えるためのものであり、配線パターン２の端子は誘起電圧を検出するためのものである。このように直交フラックスゲート磁気センサを図6及び図７に示す構造にすることにより、小型で高感度な磁気センサを得ることができる。
図８は請求項３記載の発明の磁気デバイス素子を用いた第３実施例のインダクタの断面図、図９及び図１０はその途中工程の断面図である。本実施例の特徴は、図８に示すように内部磁性コア３ａの上面エッジにＣ面を設けることにより内部磁性コア３ａを台形形状に加工したことである。このようにすれば、図９及び図１０に示すようにワイヤ４のループ形状に内部磁性コア３ａの形状を近づけることができ、より大きな断面積をもつ内部磁性コア３ａをワイヤ４内に配置することができる。これにより、強い磁束を発生させることができるようになり、インダクタンスの向上を図ることができる。
図１１は請求項４記載の発明の磁気デバイス素子を用いた第４実施例のインダクタの断面図、図１２及び図１３はその途中工程の断面図である。本実施例の特徴は、図１１に示すように内部磁性コア３ｂの上面をＲ形状、いわゆるかまぼこ型に加工したことである。このようにすれば、図１２及び図１３に示すようにワイヤ４のループ形状に内部磁性コア３ｂの形状を近づけることができ、さらに大きな断面積をもつ内部磁性コア３ｂをワイヤ４内に配置することができる。これにより、さらに強い磁束を発生させることができるようになり、インダクタンスの向上を図ることができる。
図１４は請求項５記載の発明の磁気デバイス素子を用いた第５実施例のインダクタの断面図であり、図１５は請求項６記載の発明の磁気デバイス素子を用いた第６実施例のインダクタの断面図である。第５実施例の特徴は、図１４に示すように内部磁性コア３の表面に高透磁率磁性薄膜８を設けたことであり、第６実施例の特徴は、図１５に示すように内部磁性コア３のコア材を高透磁率磁性薄膜８のみで形成したことである。この高透磁率磁性薄膜８にはセンダスタ薄膜、アモルファス薄膜、ＦｅＴａＮなどのＦｅ系薄膜等からなる高透磁率軟磁性薄膜を用いる。高透磁率磁性薄膜を用いることにより内部磁性コア３及び外部磁性コア６を薄くすることが可能になり、磁気デバイス素子の低背化を図ることができる。
本実施例によれば、高透磁率磁性薄膜８を用いない内部磁性コア３と比較した場合、インダクタでは高インダクタンスを、磁気センサでは高感度を得ることができる。
図１６及び図１７は請求項７記載の発明の磁気デバイス素子を用いた第７実施例のトランスの上面図及び断面図、図１８及び図１９は途中工程の上面図及び断面図である。本実施例は、図１６〜図１９に示すように内部磁性コア３を閉ループ構造にしたものであり、プリント配線基板１上に１次側配線パターン９と２次側配線パターン１０を設け、それぞれの配線パターン９、１０を１次側ワイヤ１１と２次側ワイヤ１２で接続することにより１次側コイルと２次側コイルを形成する。これにより、変換効率を悪化させることなく小型のトランスを得ることができる。尚、この請求項７記載の発明の磁気デバイス素子を用いてコモンモードフィルタ等を作製することもできる。
図２０は請求項７記載の発明の磁気デバイス素子を用いた第８実施例の平行フラックスゲート磁気センサの上面図で、図２１は途中工程の上面図である。図２０及び図２１に示すように、プリント配線基板１上にＸ軸検出用配線パターン１３、Ｙ軸検出用配線パターン１４、励磁用配線パターン１５を設け、それぞれの配線パターン１３〜１５をＸ軸検出用ワイヤ１６、Ｙ軸検出用ワイヤ１７、励磁用ワイヤ１８で接続することによりＸ軸検出コイル、Ｙ軸検出コイル、励磁コイルを形成する。このように平行フラックスゲート磁気センサを図２０及び図２１に示す構造にすることにより、小型で高感度な磁気センサを得ることができる。
図２２は請求項８記載の発明の電子デバイスを用いた第９実施例のインダクタ内蔵半導体パッケージの断面図である。図２２に示すように、インダクタを形成するプリント配線基板１に半導体チップ１９の接続用パターン２０を設け、半導体チップ１９と接続用パターン２０をワイヤ４で接続する。その後、絶縁樹脂２１で全体を封止することによりインダクタ内蔵半導体パッケージを形成する。さらに、プリント配線基板１の裏面に出力端子用のはんだボール２２を設けることによりＢＧＡ構造とすることができる。また、前述した磁気センサやフィルタ、トランス等の閉磁路タイプの内部磁性コア３をもった磁気デバイスを内蔵することもできる。このように磁気デバイス内蔵半導体パッケージにすることにより、部品実装点数を減らすことができるとともに実装面積を小さくすることができ、さらに配線長を短くすることができるためデバイスの高速対応等の性能改善を図ることができる。
図２３は請求項８記載の発明の電子デバイスを用いた第１０実施例のインダクタ内蔵半導体パッケージの断面図である。図２３に示すように、インダクタを形成するプリント配線基板１に半導体チップ１９の接続用パターン２０を設け、半導体チップ１９と接続用パターン２０を接続用バンプ２３でフリップチップ接続する。その後、絶縁樹脂２１で全体を封止することによりインダクタ内蔵半導体パッケージを形成する。さらに、プリント配線基板１の裏面に出力端子用のはんだボール２２を設けることによりＢＧＡ構造とすることができる。また、前述した磁気センサやフィルタ、トランス等の閉磁路タイプの内部磁性コア３をもった磁気デバイスを内蔵することもできる。このように磁気デバイス内蔵半導体パッケージにすることにより、部品実装点数を減らすことができるとともに実装面積を小さくすることができ、さらに配線長を短くすることができるためデバイスの高速対応等の性能改善を図ることができる。
図２４は請求項９記載の発明の電子デバイスを用いた第１１実施例のインダクタ内蔵半導体モジュールの断面図である。図２４に示すように、インダクタを形成するプリント配線基板１に半導体、コンデンサ、抵抗等の個別部品２４ａ、２４ｂの接続用パターン２５ａ、２５ｂを設け、個別部品２４ａ、２４ｂを実装し、モジュールを形成する。さらに、プリント配線基板１の裏面に出力端子用のはんだボール２２を設けることによりＢＧＡ構造とすることができる。また、前述した磁気センサやフィルタ、トランス等の閉磁路タイプの内部磁性コア３をもった磁気デバイスを内蔵することもできる。このように磁気デバイス内蔵半導体モジュ−ルにすることにより、部品実装点数を減らすことができるとともに実装面積を小さくすることができ、さらに配線長を短くすることができるためデバイスの高速対応等の性能改善を図ることができる。
本発明は、小型化及び薄型化を図りながらも、磁性コアに巻線を施す方法で作製される磁気デバイス素子と同等以上の特性を得ることができる磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法に適用できる。
本発明の第１実施例のインダクタの構成を示す断面図及び上面図。 本発明の第１実施例のインダクタの製造方法を示す断面図。 本発明の第１実施例のインダクタの製造方法を示す断面図。 本発明の第１実施例のインダクタの製造方法を示す断面図及び上面図。 本発明の第１実施例のインダクタの製造方法を示す断面図。 本発明の第２実施例の直交フラックスゲート型磁気センサを示す上面図。 本発明の第２実施例の直交フラックスゲート型磁気センサの途中工程を示す上面図。 本発明の第３実施例のインダクタの構成を示す断面図。 本発明の第３実施例のインダクタの途中工程を示す断面図。 本発明の第３実施例のインダクタの途中工程を示す断面図。 本発明の第４実施例のインダクタの構成を示す断面図。 本発明の第４実施例のインダクタの途中工程を示す断面図。 本発明の第４実施例のインダクタの途中工程を示す断面図。 本発明の第５実施例のインダクタの構成を示す断面図。 本発明の第６実施例のインダクタの構成を示す断面図。 本発明の第７実施例のトランスの構成を示す上面図。 本発明の第７実施例のトランスの構成を示す断面図。 本発明の第７実施例のトランスの途中工程を示す上面図。 本発明の第７実施例のトランスの途中工程を示す断面図。 本発明の第８実施例の平行フラックスゲート磁気センサの構成を示す上面図。 本発明の第８実施例の平行フラックスゲート磁気センサの途中工程を示す上面図。 本発明の第９実施例のインダクタ内蔵半導体パッケージの構成を示す断面図。 本発明の第１０実施例のインダクタ内蔵半導体パッケージの構成を示す断面図。 本発明の第１１実施例のインダクタ内蔵半導体モジュールの構成を示す断面図。
符号の説明
１ プリント配線基板
２ 配線パターン
３、３ａ、３ｂ 内部磁性コア
４ ボンディングワイヤ
５ 磁性樹脂
６ 外部磁性コア
７ 外部端子
８ 高透磁率磁性薄膜
９ １次側配線パターン
１０ ２次側配線パターン
１１ １次側ワイヤ
１２ ２次側ワイヤ
１３ Ｘ軸検出用配線パターン
１４ Ｙ軸検出用配線パターン
１５ 励磁用配線パターン
１６ Ｘ軸検出用ワイヤ
１７ Ｙ軸検出用ワイヤ
１８ 励磁用ワイヤ
１９ 半導体チップ
２０ 接続用パターン
２１ 絶縁樹脂
２２ はんだボール
２３ 接続用バンプ
２４ａ、２４ｂ 個別部品
２５ａ、２５ｂ 接続用パターン
Ａ ブロックツール
Ｂ 矢印

Claims (10)

  1. 下側コイルとなる配線パターンを設けたプリント配線基板上に内部磁性コアを設け、前記配線パターン間を上側コイルとなるボンディングワイヤで接続してなる磁気デバイス素子において、前記ボンディングワイヤを傾斜させることにより高さを制御し、前記ボンディングワイヤを含むプリント配線基板上に磁性粉と樹脂を混合させてなる磁性樹脂を塗布し、さらに前記磁性樹脂上に外部磁性コアを貼り付けたことを特徴とする磁気デバイス素子。
  2. 請求項１記載の磁気デバイス素子において、前記磁性樹脂の磁性粉をフェライト粉又は鉄粉とし、磁性粉と樹脂の混合比率を３０〜７０％としたことを特徴とする磁気デバイス素子。
  3. 請求項１又は請求項２記載の磁気デバイス素子において、前記内部磁性コアの上面形状をＣ面エッジ形状としたことを特徴とする磁気デバイス素子。
  4. 請求項１又は請求項２記載の磁気デバイス素子において、前記内部磁性コアの上面形状をＲ形状としたことを特徴とする磁気デバイス素子。
  5. 請求項１〜請求項４記載の磁気デバイス素子において、前記内部磁性コアの表面に高透率磁性薄膜を設けたことを特徴とする磁気デバイス素子。
  6. 請求項１〜請求項４記載の磁気デバイス素子において、前記内部磁性コアを高透率磁性薄膜で形成したことを特徴とする磁気デバイス素子。
  7. 請求項１〜請求項６記載の磁気デバイス素子において、前記内部磁性コアの形状を閉ループ形状としたことを特徴とする磁気デバイス素子。
  8. 請求項１〜請求項７記載の磁気デバイス素子を設けたプリント配線基板上に半導体チップをベアチップ実装し、１パッケージの製品としたことを特徴とする電子デバイス。
  9. 請求項１〜請求項７記載の磁気デバイス素子を設けたプリント配線基板上に受動部品や半導体部品を実装してモジュール化したことを特徴とする電子デバイス。
  10. 請求項１〜請求項７記載の磁気デバイス素子を製造する方法において、配線パターンを設けたプリント配線基板に内部磁性コアを液状もしくはシート状の絶縁樹脂を介して配置する工程と、隣り合う前記配線パターンをボンディングワイヤを用いて接続する工程と、前記ボンディングワイヤの高さを高さ制御手段により精度良く制御する工程と、前記ボンディングワイヤの上部及び周辺部に磁性樹脂を塗布する工程と、前記磁性樹脂の上部に外部磁性コアを配置する工程を含むことを特徴とする磁気デバイス素子の製造方法。
JP2006250841A 2006-09-15 2006-09-15 磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法 Pending JP2008072021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006250841A JP2008072021A (ja) 2006-09-15 2006-09-15 磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006250841A JP2008072021A (ja) 2006-09-15 2006-09-15 磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法

Publications (1)

Publication Number Publication Date
JP2008072021A true JP2008072021A (ja) 2008-03-27

Family

ID=39293339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006250841A Pending JP2008072021A (ja) 2006-09-15 2006-09-15 磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法

Country Status (1)

Country Link
JP (1) JP2008072021A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137044A1 (ja) * 2012-03-16 2013-09-19 学校法人福岡大学 インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール
GB2595680A (en) * 2020-06-02 2021-12-08 Heyday Integrated Circuits Sas Galvanically isolated driver package for switch drive circuit with power transfer
US11367557B2 (en) 2019-12-16 2022-06-21 International Business Machines Corporation Semiconductor chip having one or more on-chip metal winding and enclosed by top and bottom chip-external ferromagnetic cores

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137044A1 (ja) * 2012-03-16 2013-09-19 学校法人福岡大学 インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール
JPWO2013137044A1 (ja) * 2012-03-16 2015-08-03 学校法人福岡大学 インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール
US11367557B2 (en) 2019-12-16 2022-06-21 International Business Machines Corporation Semiconductor chip having one or more on-chip metal winding and enclosed by top and bottom chip-external ferromagnetic cores
GB2595680A (en) * 2020-06-02 2021-12-08 Heyday Integrated Circuits Sas Galvanically isolated driver package for switch drive circuit with power transfer
GB2595680B (en) * 2020-06-02 2023-05-31 Heyday Integrated Circuits Sas Galvanically isolated package for switch drive circuit with power transfer

Similar Documents

Publication Publication Date Title
US20220277878A1 (en) Inductor component
US9349522B2 (en) Coil component
JP6447369B2 (ja) コイル部品
US8217748B2 (en) Compact inductive power electronics package
US20080309443A1 (en) Inductor and method for producing it
US10396016B2 (en) Leadframe inductor
TW201707022A (zh) 模組基板
US20230154873A1 (en) Electronic package and manufacturing method thereof
KR101892689B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
US20170339791A1 (en) Module
KR20180085219A (ko) 인덕터 및 그 제조 방법
JP2017017140A (ja) コイル部品
US9872410B2 (en) Inductor
JP2005223147A (ja) チップコイル
CN112992476B (zh) 变压器，以及封装模块
TWI559341B (zh) 電子封裝件
JP2008072021A (ja) 磁気デバイス素子、それを含む電子デバイス及び磁気デバイス素子の製造方法
JP4010624B2 (ja) トランスあるいはトランスを備えた回路モジュールの製造方法
CN103247606B (zh) 一种高感值硅基平面螺旋电感结构
US20170221624A1 (en) Coil component
JP4837307B2 (ja) 実装基板モジュール、その製造方法、および半導体装置
TWI544668B (zh) 電子裝置
JP2008091631A (ja) 半導体装置
JP2009016732A (ja) 半導体デバイス及びその製造方法
JP6662497B1 (ja) Ｒｆｉｄタグ及びその製造方法