JP6508434B2 - 基板モジュール - Google Patents

基板モジュール Download PDF

Info

Publication number
JP6508434B2
JP6508434B2 JP2018550131A JP2018550131A JP6508434B2 JP 6508434 B2 JP6508434 B2 JP 6508434B2 JP 2018550131 A JP2018550131 A JP 2018550131A JP 2018550131 A JP2018550131 A JP 2018550131A JP 6508434 B2 JP6508434 B2 JP 6508434B2
Authority
JP
Japan
Prior art keywords
conductor
main surface
nonmagnetic layer
ferrite substrate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018550131A
Other languages
English (en)
Other versions
JPWO2018088219A1 (ja
Inventor
純一 南條
純一 南條
成道 牧野
成道 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018088219A1 publication Critical patent/JPWO2018088219A1/ja
Application granted granted Critical
Publication of JP6508434B2 publication Critical patent/JP6508434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、内部にコイル導体が形成されたフェライト基板と、該フェライト基板の第１主面に実装された実装型電子部品とを含むフェライト基板モジュールに関する。
従来、基板と実装型電子部品とを有するモジュールが各種提案されている。例えば、特許文献１に記載のモジュールは、誘電体基板と実装型電子部品とを備える。実装型電子部品は、誘電体基板の表面に実装されている。誘電体基板の表面側は、封止部材によって覆われている。誘電体基板の側面と封止部材の側面および表面（誘電体基板と反対側の面）は、金属膜に覆われている。誘電体基板は、側面から露出する複数の電極を備える。これらの電極は、金属膜に接続されている。
また、特許文献２に記載の部品内蔵モジュールは、積層体、内蔵型電子部品、および、実装型電子部品を備える。内蔵型部品は、積層体に内蔵されている。実装型電子部品は、積層体の表面に実装されている。積層体の表面側は、封止部材によって覆われている。積層体の側面と封止部材の側面および表面（積層体と反対側の面）は、金属膜に覆われている。積層体には、側面に露出する電極、および、平面視して半円状のインナービアが形成されている。これら側面に露出する電極および半円状のインナービアは、金属膜に接続されている。
特許第５４０２４８２号明細書 特開２００９−４５８４号公報
しかしながら、特許文献１に記載の構成をフェライト基板に適用した場合、側面から露出して金属膜に接続する電極パターンを、フェライト基板内に形成することになる。この場合、金属膜と基準電位（グランド電位）との間に、当該電極パターンによる寄生インダクタンスが生じ、金属膜が、安定した基準電位（グランド電位）を得られなくなってしまう。
また、特許文献２に記載の構成をフェライト基板に適用し、フェライト基板におけるインナービアの厚み方向の位置とコイル導体パターンの厚み方向の位置とが重なる場合には、次の問題が生じる。
積層体の形状を大きくせずに、小型化を優先する場合、コイル導体パターンの幅を小さくする、または、コイル導体パターンによって形成される螺旋形のコイルの開口面積を小さくしなければならない。これにより、コイルの特性が低下する。一方、コイルの特性を優先する場合、インナービアが形成される領域分、積層体の平面面積が大きくなり、積層体が大型化してしまう。
したがって、本発明の目的は、コイルの特性やグランド特性を含む電気的特性に優れ、且つ、小型のフェライト基板モジュールを提供することにある。
本発明のフェライト基板モジュールは、フェライト基板、実装型電子部品、および、外面導体を備える。フェライト基板は、互いに対向する第１主面および第２主面と、第１主面と第２主面を連接する側面とを有し、第１主面を備え、第２主面に端子導体を備える。実装型電子部品は、部品実装用ランド導体に実装されている。外面導体は、フェライト基板の第１主面側および側面を覆っている。
フェライト基板は、コイルが形成された磁性体層と、該磁性体層を挟んで配置された第１非磁性体層および第２非磁性体層と、を備える。第１非磁性体層の磁性体層と反対側の面がフェライト基板の第１主面であり、第２非磁性体層の磁性体層と反対側の面がフェライト基板の第２主面である。
さらに、フェライト基板は、第２主面側凹部、および、第２主面側配線導体を備える。第２主面側凹部は、第２主面と側面とに開口し、第２主面に直交する方向に視て非直線状の内壁面を有する。第２主面側配線導体は、第２非磁性体層に設けられている。第２主面側配線導体は、端子導体に接続され、第２主面側凹部の内壁面に露出する。外面導体は、第２主面側凹部の内壁面に形成され、第２主面側配線導体に接続されている。
この構成では、第２主面側配線導体と外面導体との接続面積が大きくなり、第２主面側配線導体によって接続される端子導体と外面導体との間の接続抵抗が低くなる。したがって、例えば、外面導体に接続する端子導体が基準電位を構成する場合に、外面導体による基準電位（例えば、グランド電位）が安定する。すなわち、フェライト基板の第１主面側に実装された実装型電子部品に対する基準電位が安定する。
また、この発明のフェライト基板モジュールでは、次の構成であることが好ましい。
さらに、フェライト基板は、第１主面側凹部、および、第１主面側配線導体を備える。第１主面側凹部は、第１主面と側面とに開口し、第１主面に直交する方向に視て、非直線状の内壁面を有する。第１主面側配線導体は、第１非磁性体層に設けられている。第１主面側配線導体は、部品実装用ランド導体に接続され、第１主面側凹部の内壁面に露出している。外面導体は、第１主面側凹部の内壁面に形成され、第１主面側配線導体に接続されている。
この構成では、第１主面側配線導体と外面導体との接続面積が大きくなり、フェライト基板の第１主面側に実装された実装型電子部品に対する基準電位がさらに安定する。
また、この発明のフェライト基板モジュールでは、次の構成であることが好ましい。第２非磁性体層の線膨張係数は、磁性体層の線膨張係数よりも小さい。
この構成では、フェライト基板の抗折強度が向上する。
また、この発明のフェライト基板モジュールでは、次の構成であることが好ましい。第２主面側配線導体は、第２非磁性体層と磁性体層との界面に配置されている。
この構成では、第２主面側配線導体の延性によって、磁性体層の線膨張係数と第２非磁性体層の線膨張係数との差による応力が緩和し、クラックが抑制される。
また、この発明のフェライト基板モジュールでは、第２配線導体における内壁面へ露出する端部に接続し、フェライト基板の厚み方向に所定の長さを有する配線補助導体を備えることが好ましい。
この構成では、内壁面におけるフェライト基板内の導体パターンと外面導体との接続面積が大きくなる。
また、この発明のフェライト基板モジュールでは、次の構成であることが好ましい。第２主面側配線導体は、端子導体に接続する側の端部を含む第１部分と、第２主面側凹部の内壁面に露出する第２部分と、を有する。第２部分は、第１部分よりも延性が低い。
この構成では、複数のフェライト基板モジュールが一体形成されたマザー積層体を分割して、各フェライト基板モジュールを個片化する時に、分割性が向上する。
また、この発明のフェライト基板モジュールでは、第１部分は、Ａｇを主成分とした材料であり、第２部分は、Ａｇを主成分とする材料に添加物が加えられた材料であるとよい。
この構成では、第２主面側配線導体の材料の具体例を示しており、第１部分および第２部分をこの構成とすることによって、上述の第２主面側配線導体の延性と分割性とが容易に実現される。
また、この発明のフェライト基板モジュールでは、添加物の線膨張係数は、フェライト基板を構成する材料の線膨張係数と同等または小さいことが好ましい。
この構成では、上述のクラックがより効果的に抑制される。
また、この発明のフェライト基板モジュールでは、添加物の融点は、Ａｇの融点よりも高いことが好ましい。
この構成では、上述の分割性が容易に実現される。
また、この発明のフェライト基板モジュールでは、次の構成であってもよい。フェライト基板モジュールは、上述の構成のフェライト基板、実装型電子部品、および、外面導体を備える。フェライト基板モジュールは、第１主面側凹部、および、第１主面側配線導体を備える。第１主面側凹部は、フェライト基板の第１主面と側面とに開口し、第１主面に直交する方向に視て、非直線状の内壁面を有する。第１主面側配線導体は、第１非磁性体層に設けられ、部品実装用ランド導体に接続され、第１主面側凹部の内壁面に露出する。外面導体は、第１主面側凹部の内壁面に形成され、第１主面側配線導体に接続されている。
この構成では、第１主面側配線導体と外面導体との接続面積が大きくなり、フェライト基板の第１主面側に実装された実装型電子部品に対する基準電位が安定する。
また、この発明のフェライト基板モジュールでは、次の構成であることが好ましい。第１非磁性体層の線膨張係数は、磁性体層の線膨張係数よりも小さい。
この構成では、フェライト基板の抗折強度が向上する。
また、この発明のフェライト基板モジュールでは、次の構成であることが好ましい。第１主面側配線導体は、第１非磁性体層と磁性体層との界面に配置されている。
この構成では、第１主面側配線導体の延性によって、磁性体層の線膨張係数と第１非磁性体層の線膨張係数との差によるクラックが抑制される。
また、この発明のフェライト基板モジュールでは、第１配線導体における内壁面へ露出する端部に接続し、フェライト基板の厚み方向に所定の長さを有する配線補助導体を備えることが好ましい。
この構成では、内壁面におけるフェライト基板内の導体パターンと外面導体との接続面積が大きくなる。
また、この発明のフェライト基板モジュールでは、次の構成であることが好ましい。第１主面側配線導体は、部品実装用ランド導体に接続する側の端部を含む第３部分と、第１主面側凹部の内壁面に露出する第４部分と、を有する。第４部分は、第３部分よりも延性が低い。
この構成では、複数のフェライト基板モジュールが一体形成されたマザー積層体を分割して、各フェライト基板モジュールを個片化する時に、分割性が向上する。
また、この発明のフェライト基板モジュールでは、第３部分は、Ａｇを主成分とした材料であり、第４部分は、Ａｇを主成分とする材料に添加物が加えられた材料であるとよい。
この構成では、第１主面側配線導体の材料の具体例を示しており、第３部分および第４部分をこの構成にすることによって、上述の第１主面側配線導体の延性と分割性とが容易に実現される。
また、この発明のフェライト基板モジュールでは、添加物の線膨張係数は、フェライト基板を構成する材料の線膨張係数と同等または小さいことが好ましい。
この構成では、上述のクラックがより効果的に抑制される。
また、この発明のフェライト基板モジュールでは、添加物の融点は、Ａｇの融点よりも高いことが好ましい。
この構成では、上述の分割性が容易に実現される。
この発明によれば、電気的特性に優れ、且つ、小型のフェライト基板モジュールを実現できる。
本発明の第１の実施形態に係るフェライト基板モジュールの概略構成を示す側面断面図である。 本発明の第１の実施形態に係るフェライト基板モジュールの凹部の拡大斜視図である。 本発明の第１の実施形態に係るフェライト基板モジュールが適用される電源回路例を示す概略回路図である。 本発明の第１の実施形態に係るフェライト基板モジュールの製造方法を示すフローチャートである。 （Ａ）、（Ｂ）、（Ｃ）は、製造過程の構成を示す側面断面図である。 （Ａ）、（Ｂ）は、製造過程の構成を示す側面断面図であり、（Ｃ）、（Ｄ）は、マザー積層体状態での凹部を拡大した平面断面図である。 本発明のフェライト基板モジュールの第２態様の凹部の拡大斜視図である。 本発明のフェライト基板モジュールの第３態様の凹部の拡大斜視図である。 本発明のフェライト基板モジュールの第４態様の凹部の拡大斜視図である。 本発明の第２の実施形態に係るフェライト基板モジュールの概略構成を示す側面断面図である。 本発明の第２の実施形態に係るフェライト基板モジュールの凹部の拡大斜視図である。 （Ａ）、（Ｂ）、（Ｃ）は、製造過程の構成を示す側面断面図であり、（Ｄ）は、マザー積層体状態での凹部を拡大した平面断面図である。 本発明の第３の実施形態に係るフェライト基板モジュールの概略構成を示す側面断面図である。 本発明の第４の実施形態に係るフェライト基板モジュールの概略構成を示す側面断面図である。 （Ａ）、（Ｂ）は、製造過程の構成を示す側面断面図である。
本発明の第１の実施形態に係るフェライト基板モジュールについて、図を参照して説明する。図１は、本発明の第１の実施形態に係るフェライト基板モジュールの概略構成を示す側面断面図である。図２は、本発明の第１の実施形態に係るフェライト基板モジュールの凹部の拡大斜視図である。図２は、図１における太矢印の方向に視た拡大斜視図である。図３は、本発明の第１の実施形態に係るフェライト基板モジュールが適用される電源回路例を示す概略回路図である。
図１に示すように、フェライト基板モジュール１０は、フェライト基板２０、封止樹脂３０、実装型電子部品５１、５２、および、外面導体６０を備える。
フェライト基板２０は、平面視して矩形、すなわち、直方体形状である。言い換えれば、フェライト基板２０は、互いに対向する第１主面２０３、第２主面２０４を備え、さらに、当該第１主面２０３と第２主面２０４とを連接させる第１側面２０１および第２側面２０２を有する。
フェライト基板２０は、磁性体層２１、２２、非磁性体層２３、２４、２５を備える。非磁性体層２３は、省略することも可能であるが、設けることによってコイルの直流重畳特性を向上できる。
磁性体層２１、２２は、本発明の「磁性体層」に対応し、非磁性体層２４は、本発明の「第１非磁性体層」に対応し、非磁性体層２５は、本発明の「第２非磁性体層」に対応する。
磁性体層２１と磁性体層２２とは、非磁性体層２３を挟んで積層されている。非磁性体層２４は、磁性体層２１における非磁性体層２３への当接面と反対側の面に当接している。非磁性体層２５は、磁性体層２２における非磁性体層２３への当接面と反対側の面に当接している。言い換えれば、フェライト基板２０は、厚み方向に沿って、非磁性体層２４、磁性体層２１、非磁性体層２３、磁性体層２２、および、非磁性体層２５の順に積層されている。
この構成において、フェライト基板２０における非磁性体層２４側の外面（厚み方向に直交する面）が、フェライト基板２０の第１主面２０３であり、フェライト基板２０における非磁性体層２５側の外面（厚み方向に直交する面）が、フェライト基板２０の第２主面２０４である。
フェライト基板２０には、第１凹部２１１と第２凹部２１２とが設けられている。第１凹部２１１と第２凹部２１２とが、本発明の「第２主面側凹部」に対応する。
図１、図２に示すように、第１凹部２１１は、フェライト基板２０における第２主面２０４と第１側面２０１との双方から凹んだ形状であり、フェライト基板２０における第２主面２０４と第１側面２０１とが接続する稜ＣＲ２１の一部が欠けた形状である。図２に示すように、第１凹部２１１は、フェライト基板２０における非磁性体層２５を厚み方向の貫通し、磁性体層２２における非磁性体層２５側の面から磁性体層２２を所定深さ凹ませる形状である。さらに、図２に示すように、第１凹部２１１における第２主面２０４に直交する内壁面２２１は、非直線状である。すなわち、第１凹部２１１は、フェライト基板２０の第２主面２０４と第１側面２０１とに開口し、第２主面２０４に直交する方向に視て、非直線状の内壁面２２１を有する。具体的に図２の態様では、内壁面２２１は、所定の径を有する曲面である。
第２凹部２１２は、フェライト基板２０における第２主面２０４と第２側面２０２との双方から凹んだ形状であり、フェライト基板２０における第２主面２０４と第２側面２０２とが交差する稜ＣＲ２２の一部が欠けた形状である。第２凹部２１２の形状は、第１凹部２１１と同じであり、フェライト基板２０における非磁性体層２５を厚み方向に貫通し、磁性体層２２における非磁性体層２５側の面から磁性体層２２を所定深さ凹ませる形状である。さらに、第２凹部２１２における第２主面２０４に直交する内壁面２２２は、非直線状である。すなわち第２凹部２１２は、フェライト基板２０の第２主面２０４と第２側面２０２とに開口し、第２主面２０４に直交する方向に視て、非直線状の内壁面２２２を有する。具体的には、内壁面２２２は、所定の径を有する曲面である。
磁性体層２１、２２および非磁性体層２３で構成される積層部には、コイル４０１が形成されている。コイル４０１は、複数のコイル導体と複数の層間接続導体を備える。コイル導体は、巻回形、すなわち、周上の一部を切り欠いた環状である。複数のコイル導体は、フェライト基板２０の磁性体層２１、２２における厚み方向の異なる位置に形成されており、これら複数のコイル導体は、磁性体層２１、２２、および、非磁性体層２３に形成された層間接続導体（図示を省略している。）によって、１本の導体となるように接続されている。この構成によって、コイル４０１は、フェライト基板２０を平面視して中央に開口部を有し、厚み方向を軸方向とする螺旋形の導体として実現されている。
非磁性体層２４には、部品実装用ランド導体４４１、４４２、配線導体４５１、４５２、および、層間接続導体４６１、４６２が形成されている。配線導体４５１、４５２が、本発明の「第１主面側配線導体」に対応する。
部品実装用ランド導体４４１、４４２は、非磁性体層２４における磁性体層２１への当接面と反対側の面に形成されている。すなわち、部品実装用ランド導体４４１、４４２は、フェライト基板２０の第１主面２０３に形成されている。部品実装用ランド導体４４１には、実装型電子部品５１が実装されている。部品実装用ランド導体４４２には、実装型電子部品５２が実装されている。
配線導体４５１は、非磁性体層２４と磁性体層２１との界面に形成されている。配線導体４５１の一方端付近は、層間接続導体４６１を介して、部品実装用ランド導体４４１に接続されている。配線導体４５１の他方端は、フェライト基板２０の第１側面２０１に露出している。言い換えれば、配線導体４５１の他方端の端面は、フェライト基板２０の第１側面２０１に対して面一になっている。
配線導体４５２は、非磁性体層２４と磁性体層２１との界面に形成されている。配線導体４５２の一方端付近は、層間接続導体４６２を介して、部品実装用ランド導体４４２に接続されている。配線導体４５２の他方端は、フェライト基板２０の第２側面２０２に露出している。言い換えれば、配線導体４５２の他方端の端面は、フェライト基板２０の第２側面２０２に対して面一になっている。
非磁性体層２５には、端子導体４１１、４１２、配線導体４２１、４２２、および、層間接続導体４３１、４３２が形成されている。配線導体４２１、４２２が、本発明の「第２主面側配線導体」に対応する。
端子導体４１１、４１２は、非磁性体層２５における磁性体層２２への当接面と反対側の面に形成されている。すなわち、端子導体４１１、４１２は、フェライト基板２０の第２主面２０４に形成されている。端子導体４１１、４１２は、基準電位用の端子導体、例えば、グランド（接地）用の端子導体である。
配線導体４２１は、非磁性体層２５と磁性体層２２との界面に形成されている。配線導体４２１の一方端付近は、層間接続導体４３１を介して、端子導体４１１に接続されている。配線導体４２１の他方端は、凹部２１１の内壁面２２１の曲面に露出している。言い換えれば、配線導体４２１の他方端の端面は、曲面に沿った形状になっている。このような構成とすることによって、配線導体４２１の端面が第１側面２０１と面一になる態様と比較して、配線導体４２１の他方端の端面の面積は、大きくなる。
配線導体４２２は、非磁性体層２５と磁性体層２２との界面に形成されている。配線導体４２２の一方端付近は、層間接続導体４３２を介して、端子導体４１２に接続されている。配線導体４２２の他方端は、凹部２１２の内壁面２２２の曲面に露出している。言い換えれば、配線導体４２２の他方端の端面は、曲面に沿った形状になっている。このような構成とすることによって、配線導体４２２の端面が第２側面２０２と面一になる態様と比較して、配線導体４２２の他方端の端面の面積は、大きくなる。
封止樹脂３０は、フェライト基板２０の第１主面２０３と実装型電子部品５１、５２とを覆っている。
外面導体６０は、封止樹脂３０におけるフェライト基板２０に当接する面と反対側の面（フェライト基板モジュール１０としての表面）、封止樹脂３０の側面、フェライト基板２０の第１側面２０１と第２側面２０２とを含む側面を覆っている。この際、外面導体６０は、第１凹部２１１の内壁面２２１および第２凹部２１２の内壁面２２２を覆っている。
この構成によって、配線導体４２１、４２２と、配線導体４５１、４５２とは、外面導体６０に接続される。そして、上述のように、フェライト基板２０に第１凹部２１１と第２凹部２１２とを備えることによって、外面導体６０と配線導体４２１との接続面積、および、外面導体６０と配線導体４２２との接続面積は、それぞれに大きくなる。したがって、実装型電子部品５１、５２のグランドを端子導体４１１、４１２で実現する場合に、シールドとしての外面導体６０とグランドである端子導体４１１、４１２との接続の安定性が向上する。また、実装型電子部品５１、５２に対して安定したグランドを実現できる。
さらに、上述の構成では、グランドおよび外面導体に配線するための導体、すなわち、配線導体４２１、４２２、４５１、４５２が、磁性体層２１、２２内に配置されていないので、寄生インダクタンスが発生せず、グランドが安定する。
また、図１に示すように、フェライト基板２０の厚み方向において、第１凹部２１１および第２凹部２１２は、コイル４０１を構成する巻回形のコイル導体と重ならない深さで形成されている。これにより、コイル４０１の中央の開口部が小さくなることを抑制でき、コイル導体の幅が狭くなることを抑制できる。したがって、コイル４０１の特性の低下を抑制できる。すなわち、小型のフェライト基板２０において、優れたコイル特性を実現できる。
このように、本実施形態の構成を用いることによって、実装型電子部品５１、５２のグランドが安定し、且つ、コイル４０１の特性が低下しないので、フェライト基板モジュール１０は、小型でありながら、優れた電気特性を実現できる。
なお、配線導体４２１、４２２、４５１、４５２は、Ａｇを主成分とすることが好ましい。これにより、配線導体４２１、４２２、４５１、４５２の導電率が向上し、グランドを、より安定化できる。
また、磁性体層２１、２２の線膨張係数α１は、非磁性体層２４、２５の線膨張係数α２よりも大きいことが好ましい（α１＞α２）。これにより、フェライト基板２０は、高い抗折強度を実現でき、信頼性が向上する。
また、配線導体４２１、４２２、４５１、４５２では、主成分であるＡｇに対して、配線導体４２１、４２２、４５１、４５２の線膨張係数を調整する添加物を加えてもよい。例えば、添加物としてフェライト粉を加える。これにより、配線導体４２１、４２２、４５１、４５２の線膨張係数を、磁性体層２１、２２の線膨張係数α１および非磁性体層２４、２５の線膨張係数α２に近づけることができる。この結果、配線導体４２１、４２２、４５１、４５２の近傍での磁性体層２１、２２または非磁性体層２４、２５のクラックを抑制でき、フェライト基板２０の信頼性が向上する。なお、この線膨張係数を調整する添加物は、少なくとも配線導体４２１、４２２、４５１、４５２が凹部または側面に露出する端部に加えられていれば、少なくともこの効果が得られる。また、Ａｇの線膨張係数は、磁性体層２１、２２の線膨張係数α１および非磁性体層２４、２５の線膨張係数α２よりも大きいので、この線膨張係数を調整する添加物は、磁性体層２１、２２の線膨張係数α１および非磁性体層２４、２５の線膨張係数α２と同じ線膨張係数、または、低い線膨張係数の材料であるとよい。
このような構成のフェライト基板モジュール１０は、図３に示すような回路に適用される。図３に示すように、フェライト基板モジュール１０は、入力端子ＰＩＮ、出力端子ＰＯＵＴ、グランド端子ＰＧＮＤ、制御ＩＣ９１、入力コンデンサ９２、インダクタ（チョークコイル）９３、および、出力コンデンサ９４を備える。
入力端子ＰＩＮには、制御ＩＣ９１の入力端が接続されている。入力端子ＰＩＮとグランド端子ＰＧＮＤとの間には、入力コンデンサ９２が接続されている。制御ＩＣ９１の出力端にはインダクタ９３が接続されており、当該インダクタ９３は、出力端子ＰＯＵＴに接続されている。出力端子ＰＯＵＴとグランド端子ＰＧＮＤとの間には、出力コンデンサ９４が接続されている。グランド端子ＰＧＮＤは、基準電位である外部のグランド（接地電位）に接続されている。
この構成によって、フェライト基板モジュール１０は、制御ＩＣ９１によるスイッチング制御を用いて、入力端子ＰＩＮに与えられた入力電圧Ｖｉｎを、出力電圧Ｖｏｕｔとして出力端子ＰＯＵＴから出力する。すなわち、フェライト基板モジュール１０は、降圧型のＤＣＤＣコンバータとして機能する。
そして、フェライト基板モジュール１０に図１、図２に示す構成を適用する。
この場合、図１の実装型電子部品５１によって、図３の制御ＩＣ９１が実現され、図１の実装型電子部品５２によって、図３の入力コンデンサ９２、および、出力コンデンサ９４が実現され、図１のコイル４０１によって、図３のインダクタ９３が実現される。そして、これらをシールドする外面導体６０とグランド端子ＰＧＮＤとの接続の安定性が向上することで、ノイズを抑制したＤＣＤＣコンバータを構成できる。
また、配線導体４２１、４２２、４５１、４５２が、磁性体層２１、２２内に配置されていないので、寄生インダクタンスが発生せず、グランドが安定する。この結果、制御ＩＣ９１の動作が安定し、入力コンデンサ９２、および、出力コンデンサ９４のグランドが安定し、コイル４０１の特性の低下が抑制される。したがって、フェライト基板モジュール１０は、安定したグランド（接地電位）を実現でき、所望の出力特性を有する電源回路を実現できる。
なお、本実施形態では、フェライト基板モジュール１０として、降圧型のＤＣＤＣコンバータを例に示したが、インダクタ９３と制御ＩＣ９１を少なくとも備える昇圧型のＤＣＤＣコンバータ、または昇降圧型のＤＣＤＣコンバータにも適用可能である。また、フェライト基板モジュール１０は、インダクタ９３と制御ＩＣ９１を少なくとも備える他の電子回路にも適用可能である。例えばフィルタ回路（ＬＣ回路）を備えた通信回路などにも適用可能である。
このような構成を有するフェライト基板モジュール１０は、次に示す方法によって製造されている。図４は、本発明の第１の実施形態に係るフェライト基板モジュールの製造方法を示すフローチャートである。図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図６（Ａ）、図６（Ｂ）は、製造過程の構成を示す側面断面図である。図６（Ｃ）、図６（Ｄ）は、マザー積層体状態での凹部を拡大した平面断面図である。以下、図４のフローチャートにしたがい、図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図６（Ａ）、図６（Ｂ）、図６（Ｃ）、図６（Ｄ）を参照して説明する。
まず、図５（Ａ）に示すように、磁性体層２１Ｍ、２２Ｍを構成する複数の磁性体シート、および、非磁性体層２４Ｍ、２５Ｍを構成する複数の非磁性体シートに、それぞれ導体パターンを形成する（Ｓ１０１）。磁性体層２１Ｍ、２２Ｍを構成する複数の磁性体シート、および、非磁性体層２４Ｍ、２５Ｍを構成する複数の非磁性体シートは、複数のフェライト基板２０を一括で形成できる大きさのシート（マザーシート）である。導体パターンは、このマザーシートに対して、最終形状として複数のフェライト基板が配列するように、形成されている。
磁性体層２１Ｍ、２２Ｍを構成する複数の磁性体シートには、コイル４０１を構成するコイル導体および層間接続導体が形成される。非磁性体層２４Ｍを構成する複数の非磁性体シートには、部品実装用ランド導体４４１、４４２、配線導体４５０、層間接続導体４６１、４６２が形成される。非磁性体層２５Ｍを構成する複数の非磁性体シートには、部品実装用ランド導体４４１、４４２、配線導体４２０、層間接続導体４３１、４３２が形成される。配線導体４２０、４５０は、複数の素子部を跨ぐ形状である。なお、素子部とは、最終的に１個のフェライト基板モジュール１０（フェライト基板２０）となる部分を示す。
次に、図５（Ａ）に示すように、磁性体層２１Ｍ、２２Ｍを構成する複数の磁性体シート、非磁性体層２４Ｍ、２５Ｍを構成する複数の非磁性体シート、および、非磁性体層２３Ｍを構成する非磁性体シートを積層し、マザー積層体を形成する（Ｓ１０２）。
次に、図５（Ｂ）に示すように、マザー積層体２０Ｍの非磁性体層２５Ｍ側の面（第２主面）から、各素子部の側面を凹ませる形状の凹部２１０を形成する（Ｓ１０３）。例えば、マザー積層体２０Ｍにおける隣り合うコイル４０１の略中心位置を円筒形の中心とするように、円筒形の凹部２１０を形成する。凹部２１０は、ドリル等によって形成される。
凹部２１０は、非磁性体層２５Ｍおよび配線導体４２０を貫通し、磁性体層２２Ｍにおけるコイル導体パターンに達しない深さに底面が配置されるように、形成されている。この際、図６（Ｃ）に示すように、凹部２１０は、配線導体４２０を分断するように形成されている。これにより、凹部２１０の内壁面には、配線導体４２１、４２２が露出する。
次に、マザー積層体２０Ｍを焼成する（Ｓ１０４）。次に、図５（Ｃ）に示すように、焼成後のマザー積層体２０Ｍの第１主面２０３に実装型電子部品５１、５２を実装する。実装型電子部品５１は、部品実装用ランド導体４４１に実装され、実装型電子部品５２は、部品実装用ランド導体４４２に実装される。
次に、図６（Ａ）に示すように、マザー積層体２０Ｍの第１主面２０３側に、封止樹脂３０を形成する（Ｓ１０６）。
次に、図６（Ｂ）に示すように、マザー積層体２０Ｍに対して素子部単位に分断する溝ＧＲを形成し、マザー積層体２０Ｍから複数の素子部（ここでは、フェライト基板モジュール１０における外面導体６０が形成されていないもの）に個片化する（Ｓ１０７）。これにより、フェライト基板モジュール１０毎の凹部２１１、２１２が形成される。
次に、複数の素子部に対して、外面導体６０を形成する（Ｓ１０８）。この際、凹部２１１、２１２の内壁面２２１、２２２にも外面導体６０は形成される。外面導体６０の形成は、例えばスパッタリング法等によって実現される。
このような製造方法を用いることによって、上述の構成のフェライト基板モジュール１０を製造できる。
なお、凹部２１０は、円筒形に限るものではなく、図６（Ｄ）に示すように、複数の円筒形が連なる溝２１０Ｇであってもよい。この場合、隣り合う円筒形の中心間距離を、円筒形の半径よりも大きくすることによって、溝２１０Ｇの内壁面は非直線状になる。これにより、凹部２１０と同様の作用効果を得られ、グランドの安定化を実現できる。
また、凹部と配線電極とは次の形状および関係であってもよい。図７は、本発明のフェライト基板モジュールの第２態様の凹部の拡大斜視図である。図８は、本発明のフェライト基板モジュールの第３態様の凹部の拡大斜視図である。図９は、本発明のフェライト基板モジュールの第３態様の凹部の拡大斜視図である。図７、図８、図９は、第１凹部のみを示すが、第２凹部も第１凹部と同様の構成である。したがって、第１凹部のみを説明する。
図７に示す第２態様では、配線導体４２１の幅は、第１凹部２１１の直径よりも長い。したがって、配線導体４２１の端面は、第１凹部２１１の内壁面２２１とフェライト基板２０の第１側面２０１とに露出する。このような構成でも、配線導体４２１と外面導体６０（図示を省略）との接続面積を増加できる。
図８に示す第３態様では、第１凹部２１１Ａは、円錐形の穴である。この場合、第１凹部２１１Ａは、レーザの照射等によって形成される。このような構成でも、配線導体４２１と外面導体６０（図示を省略）との接続面積を増加できる。なお、図８では、配線導体４２１の端面は、第１凹部２１１Ａの内壁面２２１とフェライト基板２０の第１側面２０１とに露出しているが、第１凹部２１１Ａの内壁面２２１のみに露出していてもよい。
図９に示す第４態様では、配線導体４２１は、第１部分４２１１と第２部分４２１２とを備える。第１部分４２１１と第２部分４２１２は繋がっており、配線導体４２１の延びる方向の一方端側が第１部分４２１１であり、他方端側が第２部分４２１２である。第１部分４２１１は、層間接続導体４３１（図１参照）を介して端子導体４１１（図１参照）に接続されている。第２部分４２１２は、第１凹部２１１の内壁面２２１に露出している。
第１部分４２１１と第２部分４２１２とは、材料の組成が異なる。具体的には、第１部分４２１１は、Ａｇを主成分としており、第２部分４２１２のような添加物は追加されていない。第２部分４２１２は、主成分であるＡｇに添加物を加えている。この添加物は、第１部分４２１１に対して第２部分４２１２の延性を低下させるものであり、例えば、Ａｇの焼結遅延させる材料（Ａｇよりも融点が高い材料）であり、一例としてＡｌ２Ｏ３である。
このような構成とすることによって、第２部分４２１２は、第１部分４２１１と比較して、ネッキングを抑制できる。したがって、第１凹部２１１を形成する時の配線導体４２１の切断性を向上でき、マザー積層体から各素子部を分割する時の分割性を向上できる。
なお、図７、図８、図９のそれぞれの凹部の形状と配線導体の形状は、それぞれを組み合わせて適用することも可能である。また、凹部の内壁面は、平面視して湾曲する形状に限らず、平面視して屈曲する形状（多角形の辺状）であってもよい。
次に、本発明の第２の実施形態に係るフェライト基板モジュールについて、図を参照して説明する。図１０は、本発明の第２の実施形態に係るフェライト基板モジュールの概略構成を示す側面断面図である。図１１は、本発明の第２の実施形態に係るフェライト基板モジュールの凹部の拡大斜視図である。
第２の実施形態に係るフェライト基板モジュール１０Ａは、第１の実施形態に係るフェライト基板モジュール１０に対して、配線補助導体４７１、４７２を追加した点で異なる。フェライト基板モジュール１０Ａの他の構成は、フェライト基板モジュール１０と同様であり、同様の箇所の説明は省略する。
配線補助導体４７１は、配線導体４２１における第１凹部２１１に露出する側の端部に形成され、配線導体４２１に接続している。配線補助導体４７１は、厚み方向に長さを有する柱状である。配線補助導体４７１の第１凹部２１１への露出面は、平面視して非直線状の面（湾曲面）である。
このような構成によって、第１凹部２１１の内壁面２２１に形成された外面導体６０は、配線導体４２１と配線補助導体４７１とに接続する。これにより、配線導体４２１のみが外面導体６０に接続するよりも、内壁面２２１の位置での外面導体６０との接続面積が大きくなり、グランドをさらに安定化できる。
配線補助導体４７２は、配線導体４２２における第２凹部２１２に露出する側の端部に形成され、配線導体４２２に接続している。配線補助導体４７２は、厚み方向に長さを有する柱状である。配線補助導体４７２の第２凹部２１２への露出面は、平面視して非直線状の面（湾曲面）である。
このような構成によって、第２凹部２１２の内壁面２２２に形成された外面導体６０は、配線導体４２２と配線補助導体４７２とに接続する。これにより、配線導体４２２のみが外面導体６０に接続するよりも、内壁面２２２の位置での外面導体６０との接続面積が大きくなり、グランドをさらに安定化できる。
また、フェライト基板２０の厚み方向において、配線補助導体４７１における配線導体４２１に当接する端面と反対側の端面は、コイル４０１を形成する複数のコイル導体における非磁性体層２５に最も近いコイル導体の非磁性体層２５側の面よりも非磁性体層２５側に配置されている。同様に、フェライト基板２０の厚み方向において、配線補助導体４７２における配線導体４２２に当接する端面と反対側の端面は、コイル４０１を形成する複数のコイル導体における非磁性体層２５に最も近いコイル導体の非磁性体層２５側の面よりも非磁性体層２５側に配置されている。すなわち、図１０に示すＧａｐが０よりも大きい。
この構成によって、コイル４０１を構成するコイル導体の中央の開口部を大きくでき、コイル特性を向上できる。言い換えれば、配線補助導体４７１、４７２を形成することによるコイル４０１の特性低下を抑制できる。
なお、配線補助導体４７１、４７２は、Ａｇを主成分とすることが好ましい。さらには、配線補助導体４７１、４７２は、Ａｇを主成分として、配線補助導体４７１、４７２の延性を低下させる添加物を加えることが、より好ましい。これにより、グランドがさらに安定化するとともに、配線補助導体４７１、４７２の切断性および分割性が向上する。
このような構成を有するフェライト基板モジュール１０Ａは、次に示す方法によって製造されている。図１２（Ａ）、図１２（Ｂ）、図１２（Ｃ）は、製造過程の構成を示す側面断面図である。図１２（Ｄ）は、マザー積層体状態での凹部を拡大した平面断面図である。なお、フェライト基板モジュール１０Ａの基本的な製造フローは、第１の実施形態に係るフェライト基板モジュール１０の製造フローと同様であり、同様の箇所の説明は省略する。
図１２（Ａ）に示すように、磁性体層２２Ｍを構成する複数の磁性体シートに、配線補助導体４７０を形成する。配線補助導体４７０は、磁性体層２２Ｍにおける非磁性体層２５Ｍへの当接面から所定の深さで形成されている。配線補助導体４７０は、隣り合う素子部を跨ぐ形状である。
図１２（Ｂ）に示すように、マザー積層体２０Ｍの非磁性体層２５Ｍ側の面（第２主面）から、各素子部の側面を凹ませる形状の凹部２１０を形成する。凹部２１０は、非磁性体層２５Ｍ、配線導体４１０および配線補助導体４７０を貫通し、磁性体層２２Ｍにおけるコイル導体パターンに達しない深さに底面が配置されるように、形成されている。この際、図１２（Ｄ）に示すように、凹部２１０は、配線導体４１０および配線補助導体４７０を分断するように形成されている。これにより、凹部２１０の内壁面には、配線導体４２１、４２２と、配線補助導体４７１、４７２とが露出する。
次に、図１２（Ｃ）に示すように、マザー積層体２０Ｍに対して素子部単位に分断する溝ＧＲを形成し、マザー積層体２０Ｍから複数の素子部に個片化する。
このような製造方法を用いることによって、上述の構成のフェライト基板モジュール１０Ａを製造できる。
次に、本発明の第３の実施形態に係るフェライト基板モジュールについて、図を参照して説明する。図１３は、本発明の第３の実施形態に係るフェライト基板モジュールの概略構成を示す側面断面図である。
図１３に示すように、第３の実施形態に係るフェライト基板モジュール１０Ｂは、第１の実施形態に係るフェライト基板モジュール１０に対して、配線導体４２１および配線導体４５１の配置が異なる。フェライト基板モジュール１０Ｂの他の構成は、フェライト基板モジュール１０と同様であり、同様の箇所の説明は省略する。
配線導体４２１は、非磁性体層２５の厚み方向の途中位置に配置されている。配線導体４５１は、非磁性体層２４の厚み方向の途中位置に配置されている。このような構成であっても、グランドの安定化を実現できる。
なお、配線導体４２２を非磁性体層２５の厚み方向の途中位置に配置してもよく、配線導体４５２を非磁性体層２４の厚み方向の途中位置に配置してもよい。ただし、上述の第１の実施形態に係るフェライト基板モジュール１０のように、各配線導体が非磁性体層と磁性体層との界面に配置されることが好ましい。この構成によって、非磁性体層と磁性体層との線膨張係数の差による応力は、配線導体の延性によって緩和される。これにより、非磁性体層のクラックが抑制される。
次に、本発明の第４の実施形態に係るフェライト基板モジュールについて、図を参照して説明する。図１４は、本発明の第４の実施形態に係るフェライト基板モジュールの概略構成を示す側面断面図である。
図１４に示すように、第４の実施形態に係るフェライト基板モジュール１０Ｃは、第１の実施形態に係るフェライト基板モジュール１０に対して、非磁性体層２４側にも凹部を設けた点で異なる。フェライト基板モジュール１０Ｃの他の構成は、フェライト基板モジュール１０と同様であり、同様の箇所の説明は省略する。
フェライト基板２０および封止樹脂３０には、第３凹部２１３と第４凹部２１４とが設けられている。第３凹部２１３と第４凹部２１４とが本発明の「第１主面側凹部」に対応する。
図１４に示すように、第３凹部２１３は、封止樹脂３０の側面（第１側面２０１に面一の面）と、フェライト基板２０における第１側面２０１とから凹んだ形状である。第３凹部２１３は、封止樹脂３０の天面（フェライト基板２０に当接する面と反対側の面）から封止樹脂３０を厚み方向に貫通し、フェライト基板２０の第１主面２０３（部品実装用ランド導体４４１、４４２の形成面）から所定深さで凹んだ形状である。より具体的には、第３凹部２１３は、非磁性体層２４も厚み方向に貫通し、厚み方向に直交する底面は、磁性体層２１まで達している。
第３凹部２１３における第１主面２０３に直交する内壁面２２３は、非直線状である。すなわち第３凹部２１３は、フェライト基板２０の第１主面２０３と第１側面２０１とに開口し、第１主面に直交する方向に視て、非直線状の内壁面２２３を有する。具体的には、第１凹部２１１の内壁面２２１と同様に、内壁面２２３は、所定の径を有する曲面である。
第４凹部２１４は、封止樹脂３０の側面（第２側面２０２に面一の面）と、フェライト基板２０における第２側面２０２とから凹んだ形状である。第４凹部２１４の形状は、第３凹部２１３と同様の形状である。
第４凹部２１４における第１主面２０３に直交する内壁面２２３は、非直線状である。すなわち第４凹部２１４は、フェライト基板２０の第１主面２０３と第１側面２０１とに開口し、第１主面に直交する方向に視て、非直線状の内壁面２２３を有する。具体的には、第２凹部２１２の内壁面２２２と同様に、内壁面２２３は、所定の径を有する曲面である。
なお、厚み方向において、第３凹部２１３および第４凹部２１４の厚み方向に直交する底面の位置は、コイル４０１を形成する非磁性体層２４に最も近いコイル導体の非磁性体層２４側の面よりも、非磁性体層２４に近い位置であることが好ましい。この構成によって、コイル４０１を構成するコイル導体の中央の開口部を大きくでき、コイル特性を向上できる。
このような構成とすることによって、配線導体４５１と外面導体６０との接続面積、および、配線導体４５２と外面導体６０との接続面積を大きくでき、実装型電子部品５１、５２に対するグランドをさらに安定化できる。
なお、配線導体４５１、４５２も、上述の配線導体４２１、４２２と同様に、組成の異なる２つの部分から構成することができる。配線導体４５１は、層間接続導体４６１に接続する側の第３部分と、第３凹部２１３に露出する側の第４部分とを有する。同様に、配線導体４５２は、層間接続導体４６２に接続する側の第３部分と、第４凹部２１４に露出する側の第４部分とを有する。そして、第３部分は、上述の第１部分と同じ組成であり、第４部分は、上述の第２部分と同じ組成である。これにより、フェライト基板２０における非磁性体層２４側の分割性も向上できる。
また、配線導体４２１、４２２に対する配線補助導体４７１、４７２と同様に、配線導体４５１、４５２に対しても配線補助導体を配置してもよい。
このような構成を有するフェライト基板モジュール１０Ｂは、次に示す方法によって製造されている。図１５（Ａ）、図１５（Ｂ）は、製造過程の構成を示す側面断面図である。なお、フェライト基板モジュール１０Ｂの封止樹脂３０Ｍを形成するまでの製造フローは、第１の実施形態に係るフェライト基板モジュール１０の製造フローと同様であり、同様の箇所の説明は省略する。
図１５（Ａ）に示すように、マザー積層体２０Ｍの非磁性体層２５Ｍ側の面（第２主面）から、各素子部の側面を凹ませる形状の凹部２１０を形成する。凹部２１０は、非磁性体層２５Ｍ、および配線導体４２０（図５参照）を貫通し、磁性体層２２Ｍにおけるコイル導体パターンに達しない深さに底面が配置されるように、形成されている。
また、図１５（Ａ）に示すように、封止樹脂３０Ｍにおけるマザー積層体２０Ｍに当接する面と反対側の面から、各素子部の側面を凹ませる形状の凹部２６０を形成する。凹部２６０は、封止樹脂３０Ｍ、非磁性体層２４Ｍ、配線導体４５０（図５参照）を貫通し、磁性体層２１Ｍにおけるコイル導体パターンに達しない深さに底面が配置されるように、形成されている。
次に、図１５（Ｂ）に示すように、封止樹脂３０Ｍの形成後のマザー積層体２０Ｍに対して素子部単位に分断する溝ＧＲを形成し、封止樹脂３０Ｍの形成後のマザー積層体２０Ｍから複数の素子部に個片化する。この後、第１凹部２１１の内壁面２２１、第２凹部２１２の内壁面２２２、第３凹部２１３の内壁面２２３、第４凹部２１４の内壁面２２４を含むように外面導体６０を形成する。
このような製造方法を用いることによって、上述の構成のフェライト基板モジュール１０Ｂを製造できる。
１０、１０Ａ、１０Ｂ、１０Ｃ：フェライト基板モジュール
２０：フェライト基板
２０Ｍ：マザー積層体
２１、２１Ｍ、２２、２２Ｍ：磁性体層
２３、２３Ｍ、２４、２４Ｍ、２５、２５Ｍ：非磁性体層
３０、３０Ｍ：封止樹脂
５１、５２：実装型電子部品
６０：外面導体
９１：制御ＩＣ
９２：入力コンデンサ
９３：インダクタ
９４：出力コンデンサ
２０１：第１側面
２０２：第２側面
２０３：第１主面
２０４：第２主面
２１０：凹部
２１０Ｇ：溝
２１１、２１１Ａ：第１凹部
２１２：第２凹部
２１３：第３凹部
２１４：第４凹部
２２１、２２２、２２３、２２４：内壁面
２６０：凹部
４０１：コイル
４１１、４１２：端子導体
４２０、４２１、４２２、４５０、４５１、４５２：配線導体
４３１、４３２：層間接続導体
４４１、４４２：部品実装用ランド導体
４６１、４６２：層間接続導体
４７０、４７１、４７２：配線補助導体
４２１１：第１部分
４２１２：第２部分
ＣＲ２１、ＣＲ２２：稜
ＧＲ：溝

Claims (17)

  1. 互いに対向する第１主面および第２主面と、前記第１主面と前記第２主面を連接する側面とを有し、前記第１主面に部品実装用ランド導体を備え、前記第２主面に端子導体を備える積層基板と、
    前記部品実装用ランド導体に実装された実装型電子部品と、
    前記積層基板の前記第１主面側および前記側面を覆う外面導体と、を備え、
    前記積層基板は、
    コイルが形成された磁性体層と、
    該磁性体層を挟んで配置された第１非磁性体層および第２非磁性体層と、を備え、
    前記第１非磁性体層の前記磁性体層と反対側の面が前記第１主面であり、前記第２非磁性体層の前記磁性体層と反対側の面が前記第２主面であり、
    前記積層基板の前記第２主面と前記側面とに開口し、前記第２主面に直交する方向に視て、非直線状の内壁面を有する第２主面側凹部と、
    前記第２非磁性体層に接するように設けられ、前記端子導体に接続され、前記第２主面側凹部の内壁面に露出する第２主面側配線導体と、
    を備え、
    前記外面導体は、前記第２主面側凹部の内壁面に形成され、前記第２主面側配線導体に接続されている、
    基板モジュール。
  2. 前記積層基板の前記第１主面と前記側面とに開口し、前記第１主面に直交する方向に視て、非直線状の内壁面を有する第１主面側凹部と、
    前記第１非磁性体層に設けられ、前記部品実装用ランド導体に接続され、前記第１主面側凹部の内壁面に露出する第１主面側配線導体と、
    をさらに備え、
    前記外面導体は、前記第１主面側凹部の内壁面に形成され、前記第１主面側配線導体に接続されている、
    請求項１に記載の基板モジュール。
  3. 前記第２非磁性体層の線膨張係数は、前記磁性体層の線膨張係数よりも小さい、
    請求項１または請求項２に記載の基板モジュール。
  4. 前記第２主面側配線導体は、前記第２非磁性体層と前記磁性体層との界面に配置されている、
    請求項１乃至請求項３のいずれかに記載の基板モジュール。
  5. 前記第２主面側配線導体における前記内壁面へ露出する端部に接続し、前記積層基板の厚み方向に所定の長さを有する配線補助導体を備える、
    請求項１乃至請求項４のいずれかに記載の基板モジュール。
  6. 前記第２主面側配線導体は、
    前記端子導体に接続する側の端部を含む第１部分と、
    前記第２主面側凹部の内壁面に露出する第２部分と、を有し、
    前記第２部分は、前記第１部分よりも延性が低い、
    請求項１乃至請求項５のいずれかに記載の基板モジュール。
  7. 前記第１部分は、Ａｇを主成分とした材料であり、
    前記第２部分は、Ａｇを主成分とする材料に添加物が加えられた材料である、
    請求項６に記載の基板モジュール。
  8. 前記添加物の線膨張係数は、前記積層基板を構成する材料の線膨張係数と同等または小さい、
    請求項７に記載の基板モジュール。
  9. 前記添加物の融点は、前記Ａｇの融点よりも高い、
    請求項７または請求項８に記載の基板モジュール。
  10. 互いに対向する第１主面および第２主面と、前記第１主面と前記第２主面を連接する側面とを有し、前記第１主面に部品実装用ランド導体を備え、前記第２主面に端子導体を備える積層基板と、
    前記部品実装用ランド導体に実装された実装型電子部品と、
    前記積層基板の前記第１主面側および前記側面を覆う外面導体と、を備え、
    前記積層基板は、
    コイルが形成された磁性体層と、
    該磁性体層を挟んで配置された第１非磁性体層および第２非磁性体層と、を備え、
    前記第１非磁性体層の前記磁性体層と反対側の面が前記第１主面であり、前記第２非磁性体層の前記磁性体層と反対側の面が前記第２主面であり、
    前記積層基板の前記第１主面と前記側面とに開口し、前記第１主面に直交する方向に視て、非直線状の内壁面を有する第１主面側凹部と、
    前記第１非磁性体層に接するように設けられ、前記部品実装用ランド導体に接続され、前記第１主面側凹部の内壁面に露出する第１主面側配線導体と、
    をさらに備え、
    前記外面導体は、前記第１主面側凹部の内壁面に形成され、前記第１主面側配線導体に接続されている、
    基板モジュール。
  11. 前記第１非磁性体層の線膨張係数は、前記磁性体層の線膨張係数よりも小さい、
    請求項１０に記載の基板モジュール。
  12. 前記第１主面側配線導体は、前記第１非磁性体層と前記磁性体層との界面に配置されている、
    請求項１０または請求項１１に記載の基板モジュール。
  13. 前記第１主面側配線導体における前記内壁面へ露出する端部に接続し、前記積層基板の厚み方向に所定の長さを有する配線補助導体を備える、
    請求項１０乃至請求項１２のいずれかに記載の基板モジュール。
  14. 前記第１主面側配線導体は、
    前記部品実装用ランド導体に接続する側の端部を含む第３部分と、
    前記第１主面側凹部の内壁面に露出する第４部分と、を有し、
    前記第４部分は、前記第３部分よりも延性が低い、
    請求項１０乃至請求項１３のいずれかに記載の基板モジュール。
  15. 前記第３部分は、Ａｇを主成分とした材料であり、
    前記第４部分は、Ａｇを主成分とする材料に添加物が加えられた材料である、
    請求項１４に記載の基板モジュール。
  16. 前記添加物の線膨張係数は、前記積層基板を構成する材料の線膨張係数と同等または小さい、
    請求項１５に記載の基板モジュール。
  17. 前記添加物の融点は、前記Ａｇの融点よりも高い、
    請求項１５または請求項１６に記載の基板モジュール。
JP2018550131A 2016-11-11 2017-10-26 基板モジュール Active JP6508434B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016220100 2016-11-11
JP2016220100 2016-11-11
PCT/JP2017/038603 WO2018088219A1 (ja) 2016-11-11 2017-10-26 フェライト基板モジュール

Publications (2)

Publication Number Publication Date
JPWO2018088219A1 JPWO2018088219A1 (ja) 2019-04-18
JP6508434B2 true JP6508434B2 (ja) 2019-05-08

Family

ID=62109268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550131A Active JP6508434B2 (ja) 2016-11-11 2017-10-26 基板モジュール

Country Status (4)

Country Link
US (1) US20190237247A1 (ja)
JP (1) JP6508434B2 (ja)
CN (1) CN209607723U (ja)
WO (1) WO2018088219A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE212019000233U1 (de) * 2018-06-25 2020-11-26 Murata Manufacturing Co., Ltd. Kommunikationsmodul und elektronisches Gerät
WO2021049399A1 (ja) * 2019-09-09 2021-03-18 株式会社村田製作所 電子部品モジュール
FR3127841A1 (fr) * 2021-10-01 2023-04-07 Stmicroelectronics (Tours) Sas Transformateur dans un substrat de boitier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818198B2 (ja) * 2007-03-15 2011-11-16 京セラ株式会社 コイル内蔵基板
JP5391747B2 (ja) * 2009-03-10 2014-01-15 パナソニック株式会社 モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
EP2698798B1 (en) * 2011-04-11 2018-04-25 Murata Manufacturing Co., Ltd. Laminated inductor element and method of manufacturing same
JP5480923B2 (ja) * 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
WO2014030471A1 (ja) * 2012-08-21 2014-02-27 株式会社村田製作所 積層基板およびその製造方法
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
JP6443458B2 (ja) * 2015-01-30 2018-12-26 株式会社村田製作所 電子回路モジュール

Also Published As

Publication number Publication date
WO2018088219A1 (ja) 2018-05-17
US20190237247A1 (en) 2019-08-01
JPWO2018088219A1 (ja) 2019-04-18
CN209607723U (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
JP4711026B2 (ja) 複合モジュール
JP6508434B2 (ja) 基板モジュール
KR101989261B1 (ko) 적층형 전자 부품
JP6593556B2 (ja) インターポーザ基板、回路モジュール、インターポーザ基板の製造方法
JP5817925B2 (ja) 高周波モジュール
US10971456B2 (en) Electronic component
US8928451B2 (en) Common mode filter and method of manufacturing the same
US20170194088A1 (en) Isolation Transformer Topology
US11640868B2 (en) Laminated coil component
US11024571B2 (en) Coil built-in multilayer substrate and power supply module
CN109219859B (zh) Lc器件以及lc器件的制造方法
JP5686225B2 (ja) 積層基板
WO2018180176A1 (ja) 電子部品
CN216957629U (zh) 高频电感器部件
JP5617614B2 (ja) コイル内蔵基板
US7817008B2 (en) Magnetic element
KR101982931B1 (ko) 적층형 전자 부품의 제조 방법
JP6344540B2 (ja) 電力変換モジュール
WO2018051858A1 (ja) 電子部品
JP6083143B2 (ja) チップインダクタ内蔵配線基板
JP2013192312A (ja) Ｄｃ−ｄｃコンバータモジュールおよび多層基板
JP2009170737A (ja) 電子部品
JP5119837B2 (ja) コモンモードノイズフィルタ
JP2010278602A (ja) 積層型誘電体フィルタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181128

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181128

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6508434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150