CN101347058A - 陶瓷多层基板的制造方法 - Google Patents
陶瓷多层基板的制造方法 Download PDFInfo
- Publication number
- CN101347058A CN101347058A CNA2007800009396A CN200780000939A CN101347058A CN 101347058 A CN101347058 A CN 101347058A CN A2007800009396 A CNA2007800009396 A CN A2007800009396A CN 200780000939 A CN200780000939 A CN 200780000939A CN 101347058 A CN101347058 A CN 101347058A
- Authority
- CN
- China
- Prior art keywords
- ceramic
- aforementioned
- layer
- baseplate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Structure Of Printed Boards (AREA)
- Laminated Bodies (AREA)
Abstract
本发明提供可以准确且容易地制作陶瓷多层基板的陶瓷多层基板的制造方法。该制造方法具备:形成层叠多层未烧成的陶瓷基材层而成的未烧成陶瓷层叠体的第1工序;将未烧成陶瓷层叠体烧成,使未烧成的陶瓷层烧结的第2工序;将通过未烧成陶瓷层叠体的烧成而形成的已烧结的陶瓷层叠体断开,取出陶瓷多层基板的第3工序。在第1工序中所层叠的陶瓷基材层12上沿断开线预先形成可在烧成时消失的断开用图案。第3工序中,在已烧结的陶瓷层叠体上形成通过第2工序的烧成时断开用图案消失而形成的空隙的切断面,取出陶瓷多层基板。
Description
技术领域
本发明涉及陶瓷多层基板的制造方法,具体涉及层叠多层陶瓷层而得的陶瓷多层基板的制造方法。
背景技术
层叠多层陶瓷层而得的陶瓷多层基板可以通过以包含多个份的形成陶瓷多层基板的部分的集合基板的状态同时烧成,烧成后分割为1个个的陶瓷多层基板,从而高效地进行制造。
例如,专利文献1中揭示了将划了分割线的陶瓷生片转印层叠而形成层叠体,将层叠体进行热处理后,对分割线进行CO2激光照射等而形成分割沟,进行分割,从而获得多块基板的技术方案。
此外,专利文献2中揭示了预先在陶瓷生片的压接体的正反面中的至少一方形成分割沟,热处理后使基板弯折,从而使龟裂自分割沟推进,进行分割,获得多块基板的技术方案。
此外,专利文献3中揭示了通过层叠局部挤压而形成凹部的陶瓷生片,形成在内部具有空洞部的陶瓷基板的技术方案。
此外,专利文献4中揭示了层叠形成为对应于层叠型电子部件的外形的形状的陶瓷生片的同时,在相当于切去部分的位置层叠消失材料,在烧成后使消失材料消失,分离各个层叠型电子部件的技术方案
专利文献1:日本专利实开平4-38071号公报
专利文献2:日本专利特开平5-75262号公报
专利文献3:日本专利特开2001-332857号公报
专利文献4:日本专利特开2005-311225号公报
发明的揭示
但是,专利文献1的方法的规模大,而且需要高价的CO2激光照射装置。此外,激光照射需要的时间长,切断加工中基板可能会因热变形而破损,或者切断面附近可能会因激光产生的热量而变形·变质。
此外,专利文献2的方法可能会发生形成分割沟后的压接体在搬运时自分割沟变形或破损等问题。此外,热处理后使基板弯折时,可能会在偏离分割沟的预想之外的位置裂开,产生次品。即使是可以沿分割沟分割的情况下,也可能会切断面形成不规则的形状而不符合标准。
此外,专利文献3的方法中,由于陶瓷生片的厚度不均一和挤压力的不均一,发生空洞的垮塌或变形,所以难以以良好的精度形成空洞。
此外,专利文献4的方法中,需要制备以对应于层叠型电子部件的外形的形状填充消失材料而得的陶瓷生片,制造工序复杂。此外,烧成后,各个部件分离,所以例如实施表面安装部件的搭载工序时,需要重新将各个部件排列整齐。
本发明鉴于上述实际情况而试图提供可以准确且容易地制造陶瓷多层基板的陶瓷多层基板的制造方法及陶瓷多层基板的集合基板。
为了解决上述课题,本发明提供如下构成的陶瓷多层基板的制造方法。
陶瓷多层基板的制造方法具备:(1)形成层叠多层未烧成的陶瓷基材层而成的未烧成陶瓷层叠体的第1工序;(2)将前述未烧成陶瓷层叠体烧成,使未烧成的前述陶瓷层烧结的第2工序;以及(3)将通过前述未烧成陶瓷层叠体的烧成而形成的已烧结的陶瓷层叠体断开,取出1块或2块以上的陶瓷多层基板的第3工序。在前述第1工序中所层叠的至少一层前述未烧成陶瓷基材层上,沿成为取出前述陶瓷多层基板时的边界线的断开线,预先形成可在前述第2工序的烧成时消失的断开用图案。前述第2工序中,前述断开用图案消失,在前述已烧结的陶瓷层叠体的内部形成空隙。前述第3工序中,在前述已烧结的陶瓷层叠体上形成通过前述空隙的切断面,取出1块或2块以上的陶瓷多层基板。
如果采用上述方法,则即使在层叠陶瓷基材层时进行挤压,断开用图案的位置和形状也不会散乱,因此可以在已烧结的陶瓷层叠体的内部沿断开线以良好的精度形成空隙。此外,烧成后,可以沿空隙容易地断开已烧结的陶瓷层叠体。
理想的是,在未烧成的前述陶瓷基材层的主面设有用于抑制未烧成的前述陶瓷基材层的平面方向的烧成收缩的收缩抑制用层。
该情况下,陶瓷基材层的平面方向的烧成收缩受到抑制,厚度方向的收缩量变大。因此,可以缩短形成于已烧结的陶瓷层叠体的内部的空隙的层叠方向的间隔,使陶瓷多层基板的取出变得容易。此外,可以抑制伴随空隙形成的烧成变形的产生。
理想的是,前述收缩抑制用层为由在前述第2工序的烧成时实质上不会烧结的陶瓷形成的收缩抑制用层。
即,虽然也可以将金属粉末等用作收缩抑制层,但在对于陶瓷基材层的收缩抑制能力方面,较好是陶瓷粉末。
另外,例如可以形成在陶瓷基材层间夹着与陶瓷基材层相比足够薄的收缩抑制用层的未烧成陶瓷层叠体,在通过收缩抑制用层抑制陶瓷基材层的平面方向的烧成收缩的同时,烧成未烧成陶瓷层叠体。该情况下,陶瓷基材层的玻璃成分等渗透到收缩抑制层,收缩抑制层因这些玻璃成分等而变得致密,其结果是陶瓷多层基板包含收缩抑制用层。
另一方面,前述收缩抑制用层可以设于前述未烧成陶瓷层叠体的至少一个主面。该情况下,通过在烧成后除去前述收缩抑制用层,从而取出前述陶瓷多层基板。
即,通过设于主面的收缩抑制层的作用,可以抑制陶瓷层叠体的平面方向的烧成收缩。该情况下,收缩抑制层可以与陶瓷基材层相比足够厚,通过除去烧成后的多孔的收缩抑制层,可以使陶瓷多层基板不含收缩抑制用层。
理想的是,前述断开用图案为以可在前述烧成时消失的树脂为主要成分的树脂图案。
树脂的消失特性根据分子量等而不同,因此可以对应于陶瓷基材层中的粘合剂树脂的飞散消失来选择适当的材料。此外,可以使其不发生燃烧残留或分层剥离。
理想的是,前述断开用图案为包含可在前述第2工序中温度达到前述陶瓷层的烧成最高温度附近后消失的材料粉末的糊料。
该情况下,在第2工序中,断开用图案在温度达到陶瓷层的烧成最高温度附近前不会消失,所以与在烧成温度还较低的阶段形成空隙的情况相比,通过断开用图案的消失形成的空隙在空隙形成后的烧成中不易变小。此外,可以使得在陶瓷层叠体的内部于邻接的空隙间形成龟裂,形成空隙连通的状态,烧成后能够容易地进行陶瓷多层基板的分割。
理想的是,前述材料粉末为碳。
碳不仅成本低,而且即使消失也不会对陶瓷多层基板产生不良影响,所以是理想的。
理想的是,前述断开用图案的至少一端露出于前述未烧成陶瓷层叠体的侧面。
该情况下,陶瓷基材层中的成分通过由于断开用图案的消失而形成的空隙飞散消失,所以可以抑制碳在基材层中的残留,高效地进行烧成。
理想的是,前述未烧成陶瓷基材层包含粘合剂树脂,前述断开用图案以烧成时比前述粘合剂树脂更早地消失的树脂为主要成分。
该情况下,陶瓷基材层中的粘合剂树脂通过由于断开用图案的消失而形成的空隙飞散消失,因此可以抑制碳在基材层中的残留,高效地进行烧成。
理想的是,前述断开用图案形成为格子状,以划分多块前述陶瓷多层基板。
该情况下,可以同时制作多块陶瓷多层基板。
理想的是,在相邻的前述陶瓷多层基板间配置有1条前述断开用图案。
该情况下,相邻的陶瓷多层基板不设置间隔而靠紧配置,所以可以增加由陶瓷层叠体制成的陶瓷多层基板的块数。
理想的是,在相邻的前述陶瓷多层基板间配置有2条以上的前述断开用图案。
该情况下,相邻的陶瓷多层基板设置间隔配置。在陶瓷层叠体间的间隔部分可以配置例如陶瓷多层基板的检查用端子。
理想的是,前述未烧成陶瓷基材层为以低温烧结陶瓷粉末为主要成分的未烧成低温烧结陶瓷层,前述未烧成陶瓷层叠体上设有以金、银或铜为主要成分的导体图案。
低温烧结陶瓷材料(LTCC:Low Temperature Co-fired Ceramic,低温共烧成陶瓷)是可在1050℃以下的温度下烧结且能够与电阻率小的Au、Ag或Cu等同时烧成(co-fire)的陶瓷材料,因此它是适合作为用于构成高频用途的模块或器件的基板材料。作为低温烧结陶瓷材料,具体可以例举(1)在氧化铝或氧化锆、氧化镁、镁橄榄石等的陶瓷粉末中混合硼硅酸类玻璃而成的玻璃复合类LTCC材料,(2)采用ZnO-MgO-Al2O3-SiO2类的结晶玻璃的结晶玻璃类LTCC材料,(3)使用BaO-Al2O3-SiO2类陶瓷粉末或Al2O3-CaO-SiO2-MgO-B2O3类陶瓷粉末等的非玻璃类LTCC材料等。通过使用低温烧结陶瓷材料,可以将以陶瓷烧结体为原材料的电容器或电感器等被动元件装入已烧结的陶瓷层叠体内。
理想的是,还具备在前述已烧结的陶瓷层叠体的取出前述陶瓷多层基板的部分或自前述已烧结的陶瓷层叠体取出了的前述陶瓷多层基板的至少一个主面上搭载表面安装型电子部件的工序。
该情况下,可以制作在陶瓷多层基板上搭载了表面安装型电子部件的模块。尤其,如果在烧成后、断开前进行搭载,则不需要基板的重新排列,可以高效地搭载表面安装部件。
如果采用本发明,则利用通过断开用图案的烧成时的消失形成的空隙分割已烧结的层叠体,所以可以准确且容易地制造陶瓷多层基板。
即,已烧结的陶瓷层叠体的切断面通过空隙,因此几乎不会产生位置偏离或形状的偏差。因此,不会发生在预想之外的位置被分割、切断时破损、切断面不整齐的情况。
此外,只要在未烧成陶瓷层叠体的所需位置与导体图案同样地形成厚膜图案即可。通过进行烧成才形成空隙,所以未烧成陶瓷多层基板的搬运中不会因空隙发生变形或破损。已烧结的陶瓷层叠体通过对空隙附近施加应力可以简单地切断,不特别需要例如CO激光照射装置等规模大且高价的装置。切断时可以不加热,所以可以抑制切断面附近的因热量而产生的变形·变质。
附图的简单说明
图1为表示陶瓷多层基板的制造工序的截面图。(实施例1)
图2为表示陶瓷多层基板的制造工序的截面图。(实施例1)
图3为表示陶瓷多层基板的制造工序的截面图。(实施例1)
图4为表示陶瓷多层基板的制造工序的截面图。(实施例1)
图5为表示陶瓷多层基板的制造工序的截面图。(实施例1)
图6为陶瓷多层基板的截面图。(实施例1)
图7为表示陶瓷多层基板的切断面的立体图。(实施例1)
图8为在陶瓷多层基板上安装了表面安装型电子部件的模块的截面图。(实施例1)
图9为表示断开用图案的平面图。(实施例1)
图10为表示断开用图案的平面图。(变形例1)
图11为表示断开用图案的平面图。(变形例2)
图12为表示断开用图案的平面图。(变形例3)
图13为表示陶瓷多层基板的制造工序的截面图。(实施例2)
图14为表示陶瓷多层基板的制造工序的截面图。(实施例2)
图15为表示陶瓷多层基板的制造工序的截面图。(实施例2)
图16为表示陶瓷多层基板的制造工序的截面图。(实施例2)
图17为表示陶瓷多层基板的制造工序的截面图。(实施例2)
图18为陶瓷多层基板的分割部分的照片。(实施例2)
符号的说明
10、10p、10q、10r:陶瓷多层基板,11:模块,12:陶瓷生片(陶瓷基材层),13:陶瓷层叠体,14:面内导体图案(导体图案),15:贯通导体图案(导体图案),17、17x:断开用图案,18、18x:空隙,20、22:收缩抑制用生片,30、32:表面安装型电子部件。
实施发明的最佳方式
以下,参照图1~图18对本发明的实施方式进行说明。
<实施例1>参照图1~图9对陶瓷多层基板的制造方法的实施例1进行说明。
首先,对陶瓷多层基板的制造方法的概要进行说明。
如图1的截面图所示,制备多块未烧成的陶瓷生片12和收缩抑制用生片20、22并以规定顺序层叠,如图2的截面图所示,形成使收缩抑制用生片20、22密合于未烧成陶瓷层叠体12的两面的复合层叠体。
未烧成陶瓷层叠体13包含1或2块份的形成陶瓷多层基板的部分。未烧成陶瓷层叠体13在层叠的多块未烧成的陶瓷生片12的层间形成有形成陶瓷多层基板的内部电极、内部配线、内藏元件等的面内导体图案14和沿陶瓷多层基板的边界(断开线)配置的断开用图案17。此外,陶瓷生片12上形成有贯通陶瓷生片12的与面内导体图案14连接的贯通导体图案15。
断开用图案17例如以缩丁醛类树脂等燃烧而消失的树脂或丙烯酸类树脂等达到高温后分解为单体的树脂为主要成分。如从层叠方向观察陶瓷生片12的主面12a的图9的平面图所示,断开用图案17连续地形成有横向延伸的部分17a和纵向延伸的部分17b,以断开用图案17a、17b划分成的各矩形部分为形成陶瓷多层基板的部分40。形成陶瓷多层基板的部分40在标斜线的区域相互邻接地配置。为了使陶瓷多层基板的品质基本一致,沿陶瓷生片的外缘12x、12y配置有不形成陶瓷多层基板的弃去部分、即边缘部42。
如图1所示,形成在与收缩抑制用生片20密合的陶瓷生片12k的主面的面内导体图案14k形成如图6的截面图所示露出于陶瓷多层基板10的一个主面10s的电极26、28。
此外,如图1所示,在收缩抑制用生片22上形成有与陶瓷生片12s的贯通导体图案15s连接的面内导体图案16。如图6的截面图所示,该面内导体图案16形成露出于陶瓷多层基板10的另一主面10t的电极24。
接着,以未烧成陶瓷层叠体13烧结而收缩抑制用生片20、22不会烧结的条件将复合层叠体烧成。这时,未烧成陶瓷层叠体13中,由于平面方向的收缩被收缩抑制用生片20、22抑制,因此如图3的截面图所示,以例如40~60%的程度在厚度方向(图中的上下方向)上大幅收缩。此外,通过烧成,未烧成陶瓷层叠体13中的断开用线17消失,在断开用线17原来所在的部分形成空隙18。
如图9所示,断开用图案17a、17b连续地形成,各自的两端达到陶瓷生片的外缘12x、12y,因此在烧成后的陶瓷层叠体13的侧面,断开用图案17a、17b消失而形成的空隙18开口。若如上所述,断开用图案17a、17b连续,断开用图案17a、17b的至少一端露出于未烧成陶瓷层叠体17的侧面,则陶瓷基材层12中的有机成分通过由于断开用图案17a、17b的消失而形成的空隙18飞散消失,所以可以不产生残留碳,高效地进行烧成。
未烧成陶瓷基材层12包含粘合剂树脂,断开用图案17以烧成时比粘合剂树脂12更早地消失的树脂为主要成分的情况下,陶瓷基材层12中的粘合剂树脂通过由于断开用图案17的消失而形成的空隙18飞散消失,因此可以特别高效地进行烧成。
接着,如图4的截面图所示,除去收缩抑制用生片20、22,取出已烧结的陶瓷层叠体13。
接着,将已烧结的陶瓷层叠体13弯折,形成通过空隙18的切断面而分割,如图5的截面图所示,取出陶瓷多层基板10a、10b、10c。
这时,如图6的放大截面图和图7的主要部位立体图所示,在陶瓷基板10的切断面10x露出空隙18被分割而成的凹状的空隙分割部18x和陶瓷基材层断裂而得的基本上平坦的陶瓷层断裂部13x。另外,形成陶瓷基材层的陶瓷粒子在空隙分割部18x仅产生晶界断裂,而在陶瓷层断裂部13x产生晶界断裂和粒内断裂。
另外,为了促进分割的开始,可以在未烧成陶瓷层叠体13的至少一个主面沿形成陶瓷多层基板的部分的边界预先形成沟。或者,也可以通过在陶瓷基材层和收缩抑制层间预先形成断开用图案,从而在已烧结的陶瓷层叠体的表面形成促进分割开始的沟。
陶瓷多层基板10中,如图8的截面图所示,露出于一个主面的电极26、28上通过回流焊接或凸点等连接层叠电容器或IC芯片等表面安装型电子部件30、32的端子,形成搭载了表面安装型电子部件30、32的模块11。模块11可以通过将陶瓷多层基板10的另一主面的电极24采用回流焊接等与外部电路连接,从而安装于外部电路。另外,如上所述,表面安装型电子部件的搭载较好是对于断开前的集合基板进行。
以下,对陶瓷多层基板的制作例进行说明。
首先,制备含陶瓷材料的陶瓷生片。
对于陶瓷生片,具体来说,使50~65wt%由CaO(10~55%)、SiO2(45~70%)、Al2O3(0~30wt%)、杂质(0~10wt%)、B2O3(0~20wt%)构成的组成的玻璃粉末与35~50wt%杂质为0~10wt%的Al2O3粉末形成的混合物分散于由有机溶剂、增塑剂等形成的有机介质中,调制浆料。接着,将所得的浆料通过刮刀涂布法或浇铸法成形为片状,制作未烧结玻璃陶瓷层(陶瓷生片)。
未烧结玻璃陶瓷层较好是通过上述的片成形法形成的陶瓷生片,但也可以是通过厚膜印刷法形成的未烧结的厚膜印刷层。此外,陶瓷粉末除了上述的绝缘体材料之外,还可以使用铁氧体等磁性体材料、钛酸钡等电介体材料,但由于陶瓷生片较好是在1050℃以下的温度下烧结的低温烧结陶瓷生片,因此上述的玻璃粉末具有750℃以下的软化点。
接着,通过冲孔加工等在前述未烧结玻璃陶瓷层上形成贯通孔,向其中填充将导电材料糊料化而成的导体糊料。形成面内导体图案14时,可以例举将导体材料糊料化而制成的糊料通过丝网印刷法或照相凹版印刷法等进行印刷或转印规定图案形状的金属箔等方法。
作为前述导体材料,较好是以作为低电阻且难氧化性的材料的Ag为主要成分的材料。此外,除了主要成分Ag以外,特别是需要与陶瓷的接合强度的情况下,可以添加至少1种以上的Al2O3等添加物。
导体糊料可以通过对于上述的主要成分粉末以规定的比例加入规定量的有机介质,搅拌,混匀来制成。但是,主要成分粉末、添加成分粉末、有机介质等的配合顺序没有特别限定。
此外,有机介质是混合粘合剂树脂和溶剂而得,作为粘合剂树脂,例如可以使用乙基纤维素、丙烯酸树脂、聚乙烯醇缩丁醛、甲基丙烯酸树脂等。
此外,作为溶剂,例如可以使用萜品醇、二氢萜品醇、二氢萜品醇乙酸酯、丁基卡必醇、丁基卡必醇乙酸酯、醇类等。
此外,可以根据需要添加各种分散剂、增塑剂、活性剂等。
此外,考虑到印刷性,导体糊料的粘度较好是50~700Pa·s。
另外,表面的导体图案也包括用于将上下层间的导体图案相互连接的通路孔导体和通孔导体等贯通导体图案15露出表面的部分。贯通导体图案15通过在以冲孔加工等形成于玻璃陶瓷生片的贯通孔中以印刷埋入上述糊料等方法形成。
断开用图案17所用的糊料可以使用上述导体糊料所含的有机介质,与上述导体糊料同样地印刷于陶瓷生片上。
另一方面,使在上述的未烧结玻璃陶瓷层的烧成温度下实质上不会烧结的氧化铝等陶瓷粉末分散于由有机粘合剂、有机溶剂、增塑剂等形成的有机介质中而制成浆料,将所得浆料通过刮刀涂布法或浇铸法成形为片状,制作收缩抑制用生片。收缩抑制用生片的烧结温度为例如1400~1600℃,在未烧结玻璃陶瓷层的烧成温度下实质上不会烧结。
另外,该收缩抑制用生片可以由一块构成,也可以通过层叠多块构成。在这里,收缩抑制用生片使用的陶瓷粉末的平均粒径较好是0.1~5.0μm。如果陶瓷粉末的平均粒径不足0.1μm,则与未烧结玻璃陶瓷层的表层附近所含的玻璃在烧成中剧烈反应,烧成后玻璃陶瓷层和收缩抑制用生片密合而无法去除收缩抑制用生片,或者由于粒径小,片中的粘合剂等有机成分在烧成中不易分解飞散,可能会在基板中产生分层剥离;另一方面,如果超过5.0μm,则烧成收缩的抑制力变小,存在基板过度地在x、y方向上收缩或弯曲的倾向。
此外,构成收缩抑制用生片的陶瓷粉末只要是在未烧结玻璃陶瓷层的烧成温度下实质上不会烧结的陶瓷粉末即可,除了氧化铝之外,还可以使用氧化锆或氧化镁等陶瓷粉末。但是,为了使未烧结玻璃陶瓷层的表面区域存在大量的玻璃,在表层与收缩抑制用生片接触的边界需要表层的玻璃对收缩抑制用生片良好地浸润,所以较好是与构成未烧结玻璃陶瓷层的陶瓷粉末同种的陶瓷粉末。
接着,将形成了面内导体图案、贯通导体图案和边界配置导体图案的陶瓷生片层叠而形成未烧成的陶瓷层叠体,在未烧成的陶瓷层叠体的两个主面分别重合收缩抑制用生片,在例如5~200MPa的压力下通过静液压挤压等压接,从而制成在陶瓷层叠体的两主面具有收缩抑制用生片的复合层叠体。
另外,收缩抑制用生片的厚度较好是25~500μm。如果收缩抑制用生片的厚度不足25μm,则烧成收缩的抑制力变小,存在基板过度地在x、y方向上收缩或弯曲的倾向。另一方面,如果超过500μm,则片中的粘合剂等有机成分在烧成中不易分解飞散,存在在基板中产生分层剥离的倾向。
接着,将该复合层叠体在公知的传送带式炉或分批炉中在未烧成的陶瓷层叠体的陶瓷生片的烧成温度、例如850~950℃进行烧成,使未烧成的陶瓷层叠体烧结。这时,未烧成的陶瓷层叠体由于收缩抑制用生片的约束作用,在平面方向上实质上不收缩而在厚度方向上大幅收缩。
接着,通过从烧成后的复合层叠体上除去收缩抑制用生片,取出包含多个形成陶瓷多层基板的部分的已烧结的陶瓷层叠体。
另外,烧成后的复合层叠体中,收缩抑制用生片实质上未烧结,且烧成前所含的有机成分飞散而形成多孔质状态,可以通过喷砂法、湿式喷砂法、超声波振动法等容易地除去。
通过将除去收缩抑制用生片而得的陶瓷层叠体沿陶瓷多层基板的边界分割,从而获得陶瓷多层基板。
分割烧成后的陶瓷层叠体时,应力集中于沿陶瓷多层基板的边界形成的空隙附近,发生龟裂,能够以所需尺寸获得具有平滑的切断面的陶瓷多层基板。切断面可以通过滚磨等平滑化处理而变得更平滑。
<变形例1>如从层叠方向观察陶瓷生片12的主面12a的图10的平面图所示,与实施例同样地,呈格子状形成有横向的断开用图案17s和纵向的断开用图案17t。与实施例不同,断开用图案17s、17t呈虚线状间断地形成。
<变形例2>如从层叠方向观察陶瓷生片12的主面12a的图11的平面图所示,呈格子状形成有横向的断开用图案17x和纵向的断开用图案17y。在标斜线的形成陶瓷多层基板的部分44间配置有不形成陶瓷多层基板的空白部分45。在空白部分45可以配置用于在取出前检查陶瓷多层基板的端子等。
<变形例3>如从层叠方向观察陶瓷生片12的主面12a的图12的平面图所示,断开用图案17k仅沿标斜线的形成陶瓷多层基板的部分46的边界形成。实施例和变形例1、2中,通过纵向的断开和横向的断开来取出陶瓷多层基板,而在变形例3中,可以仅通过冲切来取出形成陶瓷多层基板的部分46。
<实施例2>参照图13~图18对陶瓷多层基板的制造方法的实施例2进行说明。实施例2的陶瓷多层基板的制造方法与实施例1大致相同。以下,围绕与实施例1的不同点进行说明,对于与实施例1相同的构成部分使用相同的符号。
实施例2中,除了形成于未烧成的陶瓷生片12的层间的沿陶瓷多层基板的边界(断开线)配置的断开用图案17x使用特别的材料以外,通过与实施例1同样的方法制作陶瓷多层基板。
即,如图13的截面图所示,制备多块未烧成的陶瓷生片12和收缩抑制用生片20、22并以规定顺序层叠,形成使收缩抑制用生片20、22密合于未烧成陶瓷层叠体12的两面的复合层叠体。
与实施例1的图1同样,在层叠前的陶瓷生片12上形成有形成内部电极、内部配线、内藏元件等的面内导体图案14和沿陶瓷多层基板的边界(断开线)配置的断开用图案17x,还形成有贯通陶瓷生片12的与面内导体图案14连接的贯通导体图案15。在与收缩抑制用生片20密合的陶瓷生片主面形成有面内导体图案14k。在收缩抑制用生片22上形成有与陶瓷生片的贯通导体图案连接的面内导体图案16。
特别是实施例2中,断开用图案17x包含可在陶瓷层叠体烧成时于陶瓷生片的烧成最高温度附近消失的材料粉末,例如无机材料碳。
接着,以未烧成陶瓷层叠体13烧结而收缩抑制用生片20、22不会烧结的条件将复合层叠体烧成。烧成中,未烧成陶瓷层叠体13中,由于平面方向的收缩被收缩抑制用生片20、22抑制,因此如图14的截面图所示,以例如40~60%的程度在厚度方向(图中的上下方向)上大幅收缩。此外,通过烧成,未烧成陶瓷层叠体13中的断开用线17x消失,在断开用线17x原来所在的部分形成空隙18x。
特别是实施例2中,烧成后形成大的空隙18x,空隙18x间容易连通。
即,如果陶瓷生片的烧成收缩中断开用图案消失,则由于陶瓷生片在之后的烧成中收缩或陶瓷生片中的玻璃成分溶出到空隙内,断开用图案消失后形成的空隙变小,有时被填埋。空隙在烧成的越靠后的阶段形成,则空隙越不容易变小。实施例2的断开用图案17x包含可在陶瓷生片的烧成最高温度附近消失的材料粉末,所以烧成后形成大的空隙。
此外,如果断开用图案17x消失,则层叠方向(Z方向)上邻接的断开用图案17x间的区域的陶瓷生片于断开用图案17x消失而形成空隙18x后在面方向(XY方向)也收缩。另一方面,该区域周围的陶瓷生片的面方向的收缩继续受到约束层的抑制。因此,如果断开用图案17x消失而形成空隙18x,则在层叠方向上邻接的断开用图案17x间的区域的陶瓷生片上发生沿层叠方向延伸的龟裂,形成空隙18x连通的状态。
接着,如图15的截面图所示,除去收缩抑制用生片20、22,取出已烧结的陶瓷层叠体13x。这时,如果以龟裂不会达到最外层(空隙不连通)的条件选择例如最外层的陶瓷生片的厚度,则已烧结的陶瓷层叠体13x的搬运等处理变得容易。
接着,将已烧结的陶瓷层叠体13弯折,如图16的截面图所示,取出陶瓷多层基板10p、10q、10r。这时,空隙连通,所以不仅可以容易地分割,而且不会在其它方向上分割。
如图17的放大截面图所示,在分割得到的陶瓷基板10q的切断面10z露出空隙18x被分割而成的凹状的空隙分割部18z和陶瓷基材层断裂而得的基本上平坦的陶瓷基材层断裂部13z。
以下,对陶瓷多层基板的制作例进行说明。实施例2的制作例与实施例1的制作例仅仅是断开用图案17x所用的糊料不同。
首先,制备含陶瓷材料的陶瓷生片。
对于陶瓷生片,具体来说,使50~65wt%由CaO(10~55%)、SiO2(45~70%)、Al2O3(0~30wt%)、杂质(0~10wt%)、B2O3(0~20wt%)构成的组成的玻璃粉末与35~50wt%杂质为0~10wt%的Al2O3粉末形成的混合物分散于由有机溶剂、增塑剂等形成的有机介质中,调制浆料。接着,将所得的浆料通过刮刀涂布法或浇铸法成形为片状,制作未烧结玻璃陶瓷层(陶瓷生片)。
未烧结玻璃陶瓷层较好是通过上述的片成形法形成的陶瓷生片,但也可以是通过厚膜印刷法形成的未烧结的厚膜印刷层。此外,陶瓷粉末除了上述的绝缘体材料之外,还可以使用铁氧体等磁性体材料、钛酸钡等电介体材料,但由于陶瓷生片较好是在1050℃以下的温度下烧结的低温烧结陶瓷生片,因此上述的玻璃粉末具有750℃以下的软化点。
接着,通过冲孔加工等在前述未烧结玻璃陶瓷层上形成贯通孔,向其中填充将导电材料糊料化而成的导体糊料。形成面内导体图案14时,可以例举将导体材料糊料化而制成的糊料通过丝网印刷法或照相凹版印刷法等进行印刷或转印规定图案形状的金属箔等方法。
作为前述导体材料,较好是以作为低电阻且难氧化性的材料的Ag为主要成分的材料。此外,除了主要成分Ag以外,特别是需要与陶瓷的接合强度的情况下,可以添加至少1种以上的Al2O3等添加物。
导体糊料可以通过对于上述的主要成分粉末以规定的比例加入规定量的有机介质,搅拌,混匀来制成。但是,主要成分粉末、添加成分粉末、有机介质等的配合顺序没有特别限定。
此外,有机介质是混合粘合剂树脂和溶剂而得,作为粘合剂树脂,例如可以使用乙基纤维素、丙烯酸树脂、聚乙烯醇缩丁醛、甲基丙烯酸树脂等。
此外,作为溶剂,例如可以使用萜品醇、二氢萜品醇、二氢萜品醇乙酸酯、丁基卡必醇、丁基卡必醇乙酸酯、醇类等。
此外,可以根据需要添加各种分散剂、增塑剂、活性剂等。
此外,考虑到印刷性,导体糊料的粘度较好是50~700Pa·s。
另外,表面的导体图案也包括用于将上下层间的导体图案相互连接的通路孔导体和通孔导体等贯通导体图案15露出表面的部分。贯通导体图案15通过在以冲孔加工等形成于玻璃陶瓷生片的贯通孔中以印刷埋入上述糊料等方法形成。
断开用图案17所用的糊料可以通过在碳粉中混合上述导体糊料所含的有机介质来获得。将其与上述导体糊料同样地印刷于陶瓷生片上。
另一方面,使在上述的未烧结玻璃陶瓷层的烧成温度下实质上不会烧结的氧化铝等陶瓷粉末分散于由有机粘合剂、有机溶剂、增塑剂等形成的有机介质中而制成浆料,将所得浆料通过刮刀涂布法或浇铸法成形为片状,制作收缩抑制用生片。收缩抑制用生片的烧结温度为例如1400~1600℃,在未烧结玻璃陶瓷层的烧成温度下实质上不会烧结。
另外,该收缩抑制用生片可以由一块构成,也可以通过层叠多块构成。在这里,收缩抑制用生片使用的陶瓷粉末的平均粒径较好是0.1~5.0μm。如果陶瓷粉末的平均粒径不足0.1μm,则与未烧结玻璃陶瓷层的表层附近所含的玻璃在烧成中剧烈反应,烧成后玻璃陶瓷层和收缩抑制用生片密合而无法去除收缩抑制用生片,或者由于粒径小,片中的粘合剂等有机成分在烧成中不易分解飞散,可能会在基板中产生分层剥离;另一方面,如果超过5.0μm,则烧成收缩的抑制力变小,存在基板过度地在x、y方向上收缩或弯曲的倾向。
此外,构成收缩抑制用生片的陶瓷粉末只要是在未烧结玻璃陶瓷层的烧成温度下实质上不会烧结的陶瓷粉末即可,除了氧化铝之外,还可以使用氧化锆或氧化镁等陶瓷粉末。但是,为了使未烧结玻璃陶瓷层的表面区域存在大量的玻璃,在表层与收缩抑制用生片接触的边界需要表层的玻璃对收缩抑制用生片良好地浸润,所以较好是与构成未烧结玻璃陶瓷层的陶瓷粉末同种的陶瓷粉末。
接着,将形成了面内导体图案、贯通导体图案和边界配置导体图案的陶瓷生片层叠而形成未烧成的陶瓷层叠体,在未烧成的陶瓷层叠体的两个主面分别重合收缩抑制用生片,在例如5~200MPa的压力下通过静液压挤压等压接,从而制成在陶瓷层叠体的两主面具有收缩抑制用生片的复合层叠体。
另外,收缩抑制用生片的厚度较好是25~500μm。如果收缩抑制用生片的厚度不足25μm,则烧成收缩的抑制力变小,存在基板过度地在x、y方向上收缩或弯曲的倾向。另一方面,如果超过500μm,则片中的粘合剂等有机成分在烧成中不易分解飞散,存在在基板中产生分层剥离的倾向。
接着,将该复合层叠体在公知的传送带式炉或分批炉中在未烧成的陶瓷层叠体的陶瓷生片的烧成温度、例如850~950℃进行烧成,使未烧成的陶瓷层叠体烧结。这时,未烧成的陶瓷层叠体由于收缩抑制用层用生片的约束作用,在平面方向上实质上不收缩而在厚度方向上大幅收缩。
接着,通过从烧成后的复合层叠体上除去收缩抑制用生片,取出包含多个形成陶瓷多层基板的部分的已烧结的陶瓷层叠体。
另外,烧成后的复合层叠体中,收缩抑制用生片实质上未烧结,且烧成前所含的有机成分飞散而形成多孔质状态,可以通过喷砂法、湿式喷砂法、超声波振动法等容易地除去。
通过将除去收缩抑制用生片而得的烧成后的陶瓷层叠体沿陶瓷多层基板的边界分割,从而获得陶瓷多层基板。
分割时,通过使应力作用于沿陶瓷多层基板的边界形成的空隙附近,发生龟裂,所以能够获得具有所需尺寸和平滑的切断面的陶瓷多层基板。
图18是针对实施例2的制作例在陶瓷多层基板分割前拍摄陶瓷多层基板的最外层及其周围部分而得的照片。标虚线的部分为断开用线的印刷部分。确认空隙沿陶瓷多层基板的边界穿过数层连通至最外层之前。断开用线的宽度为50μm,空隙也为大致相同的宽度。如果减小断开用线的宽度,则可以进一步减小空隙的宽度。
以上说明的实施例2的制造方法由于在未烧成陶瓷生片上印刷断开用图案,利用烧成时断开用图案消失而形成的空隙,将陶瓷基板自己烧结的陶瓷层叠体取出,因此适合于准确且容易地制造陶瓷多层基板的情况。
即,如果在陶瓷生片上用有机物形成断开用线,则空隙在烧结时变小或被填埋。特别是对于利用玻璃的粘性流动控制烧结特性的玻璃陶瓷的生片,将有机物的断开用线细线化的情况下,该倾向显著。如果空隙变小或被填埋,则烧成后的基板分割时无法以所需的切断面的分割,容易产生不良的情况。
通过以作为无机物的碳形成断开用线,可以将断开用线因烧成而消失的温度提高至基板烧成时的最高温度附近。由此,可以抑制由陶瓷生片内的玻璃的粘性流动产生的空隙消失。
另外,烧成中,在面方向(XY方向)的收缩被约束层抑制的陶瓷生片的层间通过断开用线的消失产生空隙的情况下,约束力达不到与空隙邻接的部分,可能在面方向(XY方向)收缩。因此,陶瓷生片仅在空隙和空隙间的微小区域沿面方向(XY方向)收缩,所以该微小区域产生龟裂。由于该龟裂而形成空隙连通的状态,烧成后的陶瓷多层基板的分割变得容易。此外,分割时不会发生向其它方向分割的情况。
另外,作为断开用线所含的材料,碳不仅成本低,而且即使消失也不会对陶瓷多层基板产生不良影响,所以是理想的,但也可以使用其它材料。只要是烧成时可在温度达到陶瓷生片的烧成最高温度附近后消失的材料,可以是除碳以外的无机物,也可以是有机物。
<总结>如上所述,通过在未烧成陶瓷生片上印刷断开用图案,利用烧成时断开用图案消失而形成的空隙,将陶瓷基板自己烧结的陶瓷层叠体取出,可以准确且容易地制造陶瓷多层基板。
烧成后的陶瓷层叠体可以通过弯折来切断,所以不需要为了切断硬的陶瓷层叠体而使用特别的切断装置(激光加工机、切割机等)进行加工,可以简化工序。
另外,本发明并不局限于上述的实施方式,可以加以各种变更后实施。
例如,本发明并不局限于搭载表面安装型电子部件的模块(复合功能部件)的陶瓷多层基板的制造,还可以用于层叠电容器、层叠电感器、IC芯片等在陶瓷多层基板上不搭载其它部件的器件(单功能部件)的陶瓷多层基板的制造。
Claims (14)
1.陶瓷多层基板的制造方法,它是具备形成层叠多层未烧成的陶瓷基材层而成的未烧成陶瓷层叠体的第1工序、
将前述未烧成陶瓷层叠体烧成而使未烧成的前述陶瓷层烧结的第2工序、
将通过前述未烧成陶瓷层叠体的烧成而形成的已烧结的陶瓷层叠体断开来取出1块或2块以上的陶瓷多层基板的第3工序的陶瓷多层基板的制造方法,其特征在于,
在前述第1工序中所层叠的至少一层前述未烧成陶瓷基材层上,沿成为取出前述陶瓷多层基板时的边界线的断开线,预先形成可在前述第2工序的烧成时消失的断开用图案;
前述第2工序中,前述断开用图案消失,在前述已烧结的陶瓷层叠体的内部形成空隙;
前述第3工序中,在前述已烧结的陶瓷层叠体上形成通过前述空隙的切断面,取出1块或2块以上的陶瓷多层基板。
2.如权利要求1所述的陶瓷多层基板的制造方法,其特征在于,在未烧成的前述陶瓷基材层的主面设有用于抑制未烧成的前述陶瓷基材层的平面方向的烧成收缩的收缩抑制用层。
3.如权利要求2所述的陶瓷多层基板的制造方法,其特征在于,前述收缩抑制用层为由在前述第2工序的烧成时实质上不会烧结的陶瓷形成的收缩抑制用层。
4.如权利要求2或3所述的陶瓷多层基板的制造方法,其特征在于,前述收缩抑制用层设于前述未烧成陶瓷层叠体的至少一个主面,通过在烧成后除去前述收缩抑制用层,取出前述陶瓷多层基板。
5.如权利要求1~4中的任一项所述的陶瓷多层基板的制造方法,其特征在于,前述断开用图案为以可在前述烧成时消失的树脂为主要成分的树脂图案。
6.如权利要求1~4中的任一项所述的陶瓷多层基板的制造方法,其特征在于,前述断开用图案为包含可在前述第2工序中温度达到前述陶瓷层的烧成最高温度附近后消失的材料粉末的糊料。
7.如权利要求6所述的陶瓷多层基板的制造方法,其特征在于,前述材料粉末为碳。
8.如权利要求1~7中的任一项所述的陶瓷多层基板的制造方法,其特征在于,前述断开用图案的至少一端露出于前述未烧成陶瓷层叠体的侧面。
9.如权利要求8所述的陶瓷多层基板的制造方法,其特征在于,前述未烧成陶瓷基材层包含粘合剂树脂,前述断开用图案以烧成时比前述粘合剂树脂更早地消失的树脂为主要成分。
10.如权利要求9所述的陶瓷多层基板的制造方法,其特征在于,前述断开用图案形成为格子状,以划分多块前述陶瓷多层基板。
11.如权利要求10所述的陶瓷多层基板的制造方法,其特征在于,在相邻的前述陶瓷多层基板间配置有1条前述断开用图案。
12.如权利要求10所述的陶瓷多层基板的制造方法,其特征在于,在相邻的前述陶瓷多层基板间配置有2条以上的前述断开用图案。
13.如权利要求1~12中的任一项所述的陶瓷多层基板的制造方法,其特征在于,前述未烧成陶瓷基材层为以低温烧结陶瓷粉末为主要成分的未烧成低温烧结陶瓷层,前述未烧成陶瓷层叠体上设有以金、银或铜为主要成分的导体图案。
14.如权利要求1~13中的任一项所述的陶瓷多层基板的制造方法,其特征在于,还具备在前述已烧结的陶瓷层叠体的将取出前述陶瓷多层基板的部分或自前述已烧结的陶瓷层叠体取出了的前述陶瓷多层基板的至少一个主面上搭载表面安装型电子部件的工序。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006215046 | 2006-08-07 | ||
JP215046/2006 | 2006-08-07 | ||
JP064173/2007 | 2007-03-13 | ||
JP2007064173 | 2007-03-13 | ||
PCT/JP2007/061415 WO2008018227A1 (fr) | 2006-08-07 | 2007-06-06 | Procédé de production d'un substrat céramique multicouche |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101347058A true CN101347058A (zh) | 2009-01-14 |
CN101347058B CN101347058B (zh) | 2010-09-22 |
Family
ID=39032765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800009396A Expired - Fee Related CN101347058B (zh) | 2006-08-07 | 2007-06-06 | 陶瓷多层基板的制造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7833370B2 (zh) |
EP (1) | EP2051570B1 (zh) |
JP (1) | JP5090185B2 (zh) |
KR (1) | KR101011196B1 (zh) |
CN (1) | CN101347058B (zh) |
AT (1) | ATE492147T1 (zh) |
DE (1) | DE602007011286D1 (zh) |
WO (1) | WO2008018227A1 (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102271456A (zh) * | 2011-07-13 | 2011-12-07 | 东北大学 | 一种导热陶瓷基印刷电路板及其制备方法 |
CN102752960A (zh) * | 2011-04-19 | 2012-10-24 | 日本碍子株式会社 | 陶瓷基板的制造方法 |
CN103050281A (zh) * | 2011-10-12 | 2013-04-17 | 李文熙 | 利用抑制收缩烧结改善积层陶瓷组件电极连续性 |
CN103477722A (zh) * | 2011-04-20 | 2013-12-25 | 日本特殊陶业株式会社 | 配线基板、组合配线基板及其制造方法 |
CN104640344A (zh) * | 2015-02-16 | 2015-05-20 | 上海贺鸿电子有限公司 | 镀铜的陶瓷线路板及其制造方法 |
CN105098300A (zh) * | 2015-09-11 | 2015-11-25 | 禾邦电子(中国)有限公司 | 共模滤波器及其制造方法 |
US10763031B2 (en) | 2016-08-30 | 2020-09-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing an inductor |
CN114245926A (zh) * | 2019-08-23 | 2022-03-25 | 株式会社村田制作所 | 片状电子部件用夹具 |
CN114364141A (zh) * | 2022-01-04 | 2022-04-15 | 深圳中富电路股份有限公司 | 一种厚铜陶瓷基板及其制作方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602007011058D1 (de) * | 2006-05-29 | 2011-01-20 | Murata Manufacturing Co | Verfahren zur herstellung eines keramischen, mehrschichtsubstrats |
WO2009050974A1 (ja) * | 2007-10-17 | 2009-04-23 | Murata Manufacturing Co., Ltd. | キャビティ付きセラミック多層基板の製造方法 |
KR100887127B1 (ko) * | 2007-11-23 | 2009-03-04 | 삼성전기주식회사 | 적층 세라믹 기판의 제조방법 |
JP4873379B2 (ja) * | 2008-03-31 | 2012-02-08 | Tdk株式会社 | 積層セラミック電子部品の製造方法 |
KR101004843B1 (ko) | 2008-09-05 | 2010-12-28 | 삼성전기주식회사 | 세라믹 다층 회로 기판 및 그의 제조 방법 |
JP5197407B2 (ja) * | 2009-01-28 | 2013-05-15 | 京セラ株式会社 | 多数個取り配線基板 |
JP5798435B2 (ja) | 2011-03-07 | 2015-10-21 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板およびその製造方法 |
JP5777997B2 (ja) * | 2011-03-07 | 2015-09-16 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板およびその製造方法 |
JP5921074B2 (ja) * | 2011-03-17 | 2016-05-24 | 株式会社村田製作所 | 積層基板の製造方法 |
US9779874B2 (en) | 2011-07-08 | 2017-10-03 | Kemet Electronics Corporation | Sintering of high temperature conductive and resistive pastes onto temperature sensitive and atmospheric sensitive materials |
KR20140039736A (ko) * | 2012-09-25 | 2014-04-02 | 삼성전자주식회사 | 스택 패키지 및 그 제조 방법 |
JP2017526187A (ja) * | 2014-05-07 | 2017-09-07 | モーガン・アドヴァンスド・セラミックス・インコーポレイテッドMorgan Advanced Ceramics, Inc. | 大きい共焼成物品を製造するための改良された方法 |
US9583426B2 (en) | 2014-11-05 | 2017-02-28 | Invensas Corporation | Multi-layer substrates suitable for interconnection between circuit modules |
US10283492B2 (en) | 2015-06-23 | 2019-05-07 | Invensas Corporation | Laminated interposers and packages with embedded trace interconnects |
US9852994B2 (en) | 2015-12-14 | 2017-12-26 | Invensas Corporation | Embedded vialess bridges |
JP7140271B2 (ja) * | 2019-03-29 | 2022-09-21 | 株式会社村田製作所 | セラミック基板の製造方法及びセラミック基板 |
JP6962501B2 (ja) * | 2019-03-29 | 2021-11-05 | 株式会社村田製作所 | セラミック基板の製造方法及びセラミック基板 |
JP7180619B2 (ja) * | 2020-01-10 | 2022-11-30 | Tdk株式会社 | 電子部品及びその製造方法 |
JP7427966B2 (ja) | 2020-01-16 | 2024-02-06 | Tdk株式会社 | 電子部品 |
CN115475797B (zh) * | 2022-09-30 | 2024-04-05 | 肇庆绿宝石电子科技股份有限公司 | 一种叠层电容器及其制造方法、载条清洗液及制备方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4030004A (en) * | 1971-04-16 | 1977-06-14 | Nl Industries, Inc. | Dielectric ceramic matrices with end barriers |
US4353957A (en) * | 1973-09-24 | 1982-10-12 | Tam Ceramics Inc. | Ceramic matrices for electronic devices and process for forming same |
JPS6252917A (ja) * | 1985-08-30 | 1987-03-07 | 株式会社村田製作所 | 単板コンデンサの製造方法 |
DE4091418T1 (de) * | 1989-08-24 | 1997-07-31 | Murata Manufacturing Co | Mehrschichtkondensator und Verfahren zu seiner Herstellung |
JPH0438071U (zh) | 1990-07-27 | 1992-03-31 | ||
JPH0575262A (ja) | 1991-09-11 | 1993-03-26 | Matsushita Electric Ind Co Ltd | セラミツク多層配線基板の製造方法 |
US6252761B1 (en) * | 1999-09-15 | 2001-06-26 | National Semiconductor Corporation | Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate |
JP2001332857A (ja) * | 2000-05-22 | 2001-11-30 | Kyocera Corp | 配線基板の製造方法 |
JP2002270459A (ja) * | 2001-03-06 | 2002-09-20 | Taiyo Yuden Co Ltd | 積層セラミック電子部品の製造方法 |
JP4610114B2 (ja) | 2001-03-28 | 2011-01-12 | 京セラ株式会社 | セラミック配線基板の製造方法 |
JP2003017851A (ja) * | 2001-06-29 | 2003-01-17 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
US20060234021A1 (en) | 2003-10-17 | 2006-10-19 | Hirayoshi Tanei | Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same |
JP4470158B2 (ja) * | 2003-10-24 | 2010-06-02 | 日立金属株式会社 | 多層セラミック基板の製造方法および多層セラミック基板 |
JP4291187B2 (ja) * | 2004-03-24 | 2009-07-08 | Tdk株式会社 | 外部電極内蔵層の形成方法およびそれを使用する積層型電子部品の製造方法 |
JP4639801B2 (ja) * | 2004-04-14 | 2011-02-23 | 株式会社デンソー | セラミック板及びその製造方法 |
JP2005311225A (ja) | 2004-04-26 | 2005-11-04 | Tdk Corp | 積層型電子部品の製造方法 |
DE602007011058D1 (de) * | 2006-05-29 | 2011-01-20 | Murata Manufacturing Co | Verfahren zur herstellung eines keramischen, mehrschichtsubstrats |
-
2007
- 2007-06-06 DE DE602007011286T patent/DE602007011286D1/de active Active
- 2007-06-06 WO PCT/JP2007/061415 patent/WO2008018227A1/ja active Application Filing
- 2007-06-06 JP JP2007556187A patent/JP5090185B2/ja not_active Expired - Fee Related
- 2007-06-06 KR KR1020087004158A patent/KR101011196B1/ko active IP Right Grant
- 2007-06-06 CN CN2007800009396A patent/CN101347058B/zh not_active Expired - Fee Related
- 2007-06-06 EP EP07744760A patent/EP2051570B1/en not_active Not-in-force
- 2007-06-06 AT AT07744760T patent/ATE492147T1/de not_active IP Right Cessation
- 2007-12-06 US US11/951,842 patent/US7833370B2/en not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102752960A (zh) * | 2011-04-19 | 2012-10-24 | 日本碍子株式会社 | 陶瓷基板的制造方法 |
TWI488550B (zh) * | 2011-04-20 | 2015-06-11 | Ngk Spark Plug Co | 配線基板、多片式配線基板、及其製造方法 |
CN103477722A (zh) * | 2011-04-20 | 2013-12-25 | 日本特殊陶业株式会社 | 配线基板、组合配线基板及其制造方法 |
US8987604B2 (en) | 2011-04-20 | 2015-03-24 | Ngk Spark Plug Co., Ltd. | Wiring substrate, multi-piece wiring substrate, and method for producing same |
CN103477722B (zh) * | 2011-04-20 | 2016-06-01 | 日本特殊陶业株式会社 | 配线基板、组合配线基板及其制造方法 |
CN102271456A (zh) * | 2011-07-13 | 2011-12-07 | 东北大学 | 一种导热陶瓷基印刷电路板及其制备方法 |
CN103050281A (zh) * | 2011-10-12 | 2013-04-17 | 李文熙 | 利用抑制收缩烧结改善积层陶瓷组件电极连续性 |
CN104640344A (zh) * | 2015-02-16 | 2015-05-20 | 上海贺鸿电子有限公司 | 镀铜的陶瓷线路板及其制造方法 |
CN105098300A (zh) * | 2015-09-11 | 2015-11-25 | 禾邦电子(中国)有限公司 | 共模滤波器及其制造方法 |
US10763031B2 (en) | 2016-08-30 | 2020-09-01 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing an inductor |
US11600430B2 (en) | 2016-08-30 | 2023-03-07 | Samsung Electro-Mechanics Co., Ltd. | Inductor including high-rigidity insulating layers |
CN114245926A (zh) * | 2019-08-23 | 2022-03-25 | 株式会社村田制作所 | 片状电子部件用夹具 |
CN114245926B (zh) * | 2019-08-23 | 2024-04-19 | 株式会社村田制作所 | 片状电子部件用夹具 |
CN114364141A (zh) * | 2022-01-04 | 2022-04-15 | 深圳中富电路股份有限公司 | 一种厚铜陶瓷基板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101347058B (zh) | 2010-09-22 |
WO2008018227A1 (fr) | 2008-02-14 |
JP5090185B2 (ja) | 2012-12-05 |
ATE492147T1 (de) | 2011-01-15 |
US20080142147A1 (en) | 2008-06-19 |
DE602007011286D1 (de) | 2011-01-27 |
EP2051570B1 (en) | 2010-12-15 |
EP2051570A1 (en) | 2009-04-22 |
US7833370B2 (en) | 2010-11-16 |
JPWO2008018227A1 (ja) | 2009-12-24 |
KR20080037041A (ko) | 2008-04-29 |
EP2051570A4 (en) | 2009-11-25 |
KR101011196B1 (ko) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101347058B (zh) | 陶瓷多层基板的制造方法 | |
CN101341808B (zh) | 陶瓷多层基板的制造方法 | |
JP2002353624A (ja) | 多層セラミック基板およびその製造方法、未焼結セラミック積層体、ならびに電子装置 | |
JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
JP5229316B2 (ja) | セラミック基板の製造方法 | |
JP4110536B2 (ja) | 多層セラミック集合基板および多層セラミック集合基板の製造方法 | |
JP4888564B2 (ja) | キャビティ付きセラミック多層基板の製造方法 | |
EP1189495B1 (en) | Method of manufacturing multilayer ceramic substrate | |
JP4428853B2 (ja) | 大型回路基板 | |
JP2007221115A (ja) | 導体ペースト及び多層セラミック基板の製造方法 | |
JP2003204168A (ja) | 多層セラミック基板およびその製造方法 | |
JP2008172029A (ja) | 多層セラミック基板の製造方法 | |
CN101909837B (zh) | 陶瓷成形体的制造方法 | |
JP4645962B2 (ja) | 多層セラミック基板 | |
JP2002290040A (ja) | セラミック基板の製造方法 | |
JP5201903B2 (ja) | 多層配線基板およびその製造方法、並びにビアホール導体用組成物 | |
JP4517549B2 (ja) | 低温焼成セラミック基板の製造方法 | |
JP2004296721A (ja) | 複数個取り用大型基板 | |
JP2000138309A (ja) | 導体ペースト、並びに、セラミック多層基板及びその製造方法 | |
JPH05308193A (ja) | 多層セラミック基板の製造方法 | |
KR20090090718A (ko) | 무수축 세라믹 기판 및 그 제조 방법 | |
JPH0866911A (ja) | セラミック積層型電子部品の製造方法 | |
JP2003133745A (ja) | 多層セラミック基板用導体組成物 | |
JP2011233686A (ja) | 多層配線基板の製造方法および多層配線基板 | |
JP2001267707A (ja) | 導体ペースト |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100922 |